JPS5935518A

JPS5935518A - 電流差動リレ−

Info

Publication number: JPS5935518A
Application number: JP57143242A
Authority: JP
Inventors: 佐野　和汪; 康雄青木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-08-20
Filing date: 1982-08-20
Publication date: 1984-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は電流差動リレーに関し、特番〔、過渡時の誤動
作を防止することのできる電流差動リレーに関する。

送電線などの電力系統の生保ｌｌ！に装置は，従来位相
比較キャリヤリレーを主体に構成さわできた。

しかし、多端子系統の出現や、系統安定度のより一層の
向上要求鉦こ対処するＣこは、より高性能な差動保護１
こよる主保護リレーが望ま右る。

この目的で、例えば文献Ｉ（１−を力用ディジタル電流
差動リレー」、東芝レビュー第３４巻第２号：昭和５４
年２月号）ＩＣ述べられているようなＰＣＭｔ流差動主
差動キャリヤリレーされでいる。

このＰＣＭｔ流差動主差動キャリヤリレー各端子薔こお
いて、電流波形を相手端に伝送する必要があるため、各
端子電流をディジタル唱に変換し、ＰＣＭ方式（パルコ
ード変調力式）で相手端へ周期的に伝送する方法が採ら
れている。

また、前記リレーの保傅特性としては、大電流域ｔこお
けるＣＴ誤差を考慮して、第１図に示すような比率抑制
特性をもった方式が用いらねている。

第１図の保護特性は、大電流域特性と小成流域特性とＩ
Ｃ分かねている。すなわち、小電流域ではＣ’Ｔ飽和を
伴う外部事故に対しても十分不動作となり、一方、多端
子系統で＋（＆障電流が流出するような内部事故をも確
実に検出できる特性としている。

このためＩＣ５例えば、前記文献による記載例では、流
出１流和／流入電流和＝１／３までを考慮している。

その動作アルゴリズムは、電流差動リレーの適用対象が
第２図ｔこ示ず如き３端子系統の場合を例にとわばつぎ
のとおりである。なお、第２図に力いて、ＩＡ　　＋　
　ＩＢ　ｒ　　５ｃ１１、そわぞわＡ端、Ｂ端。

Ｃ端での流入電流をあられしている。

良く知られているように、電流差動リレーの動作力（ズ
、各端子における瞬時電流値）Ａ　””’　）Ｃのベク
トル和ＩＩｄｌであり、一方、抑制力は、こわら電流値
のスカラ和ΣＩＩＩであるので、そわぞわつぎの（１）
式であられされる。

そわ故に、酌記小電流域での電流差動リレーの動作判定
式は（２）式。

ｌ　Ｉｄ　ｌ≧　ｋｌｌ□・（１ｉＡｌ：＋１ｉＢｌ＋
口。ｌ）＋に、２　　・・・・・・・・・（２）であら
れさね、また大電流域での動作判定式は（３）式％式％（３）なお、義を記（２１（３１式において、ｋ８１　”ｌ’
ｌ□、しＬ＋、ｋＬｘは、系統の状態すどに応じで、予
め決めらねる定数ま晃は整定値である。そして、前記ｆ
２１＋３１式が、共１ｃ成立するとき、動作と判定さ仕
ている。

（２）式及び（３）式は、送電線の各端子に於て９例え
ば１／６００　Ｈ７の間隔で、同時ＩＣサンプリングさ
れたデータを用いて　マイク「ｊコンピュータで演算処
理されることができる。

＠３図は、前述のＰＣ’Ｍｆｉ流差動リレーの一相分の
構成のみを、ブロック図で表現したものである。同図昏
こ於て、ＩＡ　ｒ　ＩＢ　ｔ　ｊ（Ｈは各端子に於ける
電流瞬時値のサンプリング値をディジタル変換した値で
ある。

また、例えばＡ端子に設置されるリレーについてみると
、ＩＡ　ｊｆｉ自端子でのサンプリング値であるが、一
方、％８　　＃　　’Ｃは夫々Ｂ端子、Ｃ端子＋Ｃおい
てサンプリングされ、ＰＣＭ回線を用いて伝送されでき
た受信電流情報である。そして、もちろん、ＩＢ　　お
よび１゜は、ＩＡ　　と同時刻にサンプリングされたデ
ータである（この技術についても、前記文献に示されで
いる）。

第３図の１，２および３は、夫々の電流−＋１Ｂｔ１ｃ
　　の捩幅の絶対値、すなわち、スカラ量１１，１　。

１ＩＢｌ、１ｘｃｌ　　を演算する処理ブロックである
。この演算には、例えば文献Ｍ（「ディジタル形保護継
電装置」１日立評論第６１巻第１１号：昭和５４年１１
月号）で述べられた整流積分演算方式などを用いる。こ
とができる。

一方、４は、サンプリング電流ＩＡＩ　ｊＢ＋　ｌ（Ｈ
の各瞬時値の大きさをベクトル的昏こ加算し、（４）式
％式％（４）であられされる差電流、すなわらベクトル和　Ｉｄを求
める演算ブロックである。

５（プ、ベクトル和演算ブロック４の出力を入力とし、
その振幅値１Ｉｄｌ、すなわち動作力を求める演算ブロ
ックであるーこの演Ｎ、　ｉｔ−前記スカラ陳演算ブロ
ック１〜３におけるものと同様の内容のものである。

また、６は、前記スカラ量演算プロ゛ツクｌ〜３の出力
を供給され、こわらのスカラ陸の和、すなわち前記（１
）式の抑制力ΣｌＩｌ’ｅ演算する処理ブロックである
３、７および８は共番こリレー、判＞ド回路である。

すなわち−７は、前記（２）式で示した小電流域の比率
特性を得るための演算処理を、別途、整定値もしくは定
数としてメモリ等に格納した値に８１’ｋＢＱを用いて
実行する小電流成用すレー刊定回路である。

一方の８は、前記１３）式で示した大電流域の比率特性
を得るための演算処理を、別途与えられる定数に８、ｌ
、ｋＬ２”用いて実行する大電流域用リレー判定回路で
ある。

９は、論理積判定ブロックで、小電流域および大電流域
用リレー判定回路７および８の、判定処理結果のアンド
条件が成立したときだけ、つまり、前１１８（１１式お
よび（２）式が成立し、小電流域および大電流域の双方
でのリレー判定が、共に動作判定となったときだけ、ト
リップ指令をその出力端子より発生する。

前記した第３図の如き処理ブロックの構成１ｃおいて、
第１図の比率特性上で、動作力ＩＩｄｌと抑制力ΣＩＩ
Ｉの関係が、内部事故等の発生で、例えば系統平常時の
Ｐ点から事故後の８点）移る場合の動作を第４図のタイ
ムチャートを参照して説明する。

時刻　ｔ　　Ｉｎおいて、内部事故が発生すると、各端
子電流　ＩＡ　ｒ　ＩＢ　　＋　Ｉｃ　が急増する。そ
わ故ＩＣ１こ第１ら電流のベクトル和Ｉｄが、第４図の
波形（５）のように立上り、こねに応じて、その絶対値
−すなわち動作力ＩＩｄｌおよびスカラ和　−すなわち
抑制力ΣＩＩ＋も、そわぞわ予定の時定数なも−ノて、
同図の（ＢＩ　Ｃ’）のように、増加する。その際、動
作力１Ｉｄｌの増加率および大きさは、共＋ｃ、抑制力
ΣＩＩＩのそわよりも大きい。

したが−）て、時刻ｔ、＋ｃｒｘると、前記（１）式お
よび（２）式が共に成立するようになる。その結果、論
理積判定ブロック９が、第４図の波形（口のよう昏こ出
力を生じ、トリップ指令が発生される。

時刻ｔ、ｌにおいて、事故がクリアされる七、各端子電
流　ＩＡ　＋　　ＩＢ　　ｐ　Ｉｃ　　のベクトル和お
よびスカラ和は０　＋Ｃ向って減衰する。その結果、時
刻ｔ。

において、論理積判定ブロック９の出、力が消滅する。

つぎに、外部事故発生等で、例えば第１図のＰ点からＱ
点へ移る（もしくは、Ｑ点からＰ点へ戻る）ときの動作
を第５図に示すタイムチャートを参照して説明する。

時刻ｔ１こおいて、外部事故が発生すると、内部事故の
場合と同様に、かつ第５図の波形（４）（Ｂ１　（Ｃ）
で示すように、矢張り各端子電流のベクトル和Ｉｄ（し
たがって、その絶対値ＩＩａｌ’）　　およびスカラ和
ΣＩｌ＋　　が増加する。

この場合は、ベクトル和ＩｄすなわちＨｒｂ作力１Ｉｄ
ｌの増加量は、スカラ和すなわち抑制力Σ１ニレＣ比べ
て小さい。しかし、その増加率は動作力の方が大きい。

このために、時刻ｔ　以後、動作力ＩＩｄｌ　の方が急
速に増加し、事故発生直後の時刻１．　　の時点で、前
記（１）式および（２）式が共に成立するようになリ、
論理積判定ブロックが出力を生じてしまう。

その後、動作力１　工ａ　１　ｔｉｔ飽和してしまうの
Ｉｎ、抑制力ΣＩＩ＋　　はさらに増大するので、時刻
ｔ２において、前記（１１％および（２）式の少なくと
も一方が不成立となり、論理積判定ブロック９の出力は
消滅する。

つぎＩｃ、時刻ｔ、　ｔｃおいて、事故がクリアされる
と、事故発生時とは逆ＩＣ５第７図の波形（Ｃ）のよう
に、抑制力ΣＩＩＩ　　の方が急速に減少するので、再
びリレー判定が成立するよう１こなり、時刻ｔ４豪こお
いて、論理積判定ブロック９が出力を生ずる。

前記出力は、時刻ｔ５までのごく短時間持続した後に消
滅する。

以上の説明から明らかなようφこ、第３図の如き処理ブ
ロックにより、第１図ＩＣ斜線を施して示した比率特性
（静特性）をも−ノたｐｃＭ＝流差動主差動キャリヤリ
レーできる。

しかし　第３図の従来０＞　ｉｖ、流差動リレー装置で
は、第５図のタイムチャー１Ｃ関連しで前述したよう暑
こ、外部事故の場合に、事故発生直後および外部事故が
クリアさねた直後に、リレーが誤動作出力を発生してし
まうという欠点がある。

本発明の目的は、前述の従来の電流差動リレーの欠点を
除去改善し、外部事故時には確実）こ抑制力がかかり、
しかも内部事故時にＣマ、抑制力が強すぎて引外しを妨
げることがないような、過渡応答性１ｃずぐｔまた電流
差動リレーを提供することＦＣある。

以下に、図面を参照しながら本発明の詳細な説明する。

第６図は、本発明の一実施例を示４″ブロック図であり
、同図において第３図と同一の符号は同一部分をあられ
している。第３図との対比から明らかなように　この実
施例は、第３図の従来例に、遅延回路５０．６１および
高値選択回路６２を付加したものである。

遅延゛回路５ｏおよび６１　は、デジタル式リレーの１
）合には、そわそわｍ段およびｎ段のシフトレジスタで
構成することができる。ただし、ｍはｎより小さく選ば
わなけわばならない。

この実施例の動作を、第７図のタイムチャートを参照し
て説明する。

外部事故の場合には、各端子の瞬時電流＋ｉ　１　１＾ｉＢ、　ｉｃ　の変化にともなって、こわら電流のベク
トル和Ｉｄ、その絶対値ＩＩｄｌ、およびスカラ和ΣＩ
ＩＩ　　は、第５図の場合と同様１ｃ、そわぞわ第７図
の波形Ｗ）１）３）（：’）のように変化１−る。

ベクトル和の絶対値１１ｄｌｆｔ、遅延回路５０＋こ供
給さイア、そこで第７図の波形ｔｌ）ｌで示すようＩＣ
ｍだけ遅延さねて、小電流域用および尺畦流域用の各リ
レ・−判定回路７，８に供給さ１１る。

一方、スカラ和Σ１ｉｔ−ツーｒ、ｒわち、４Ｉ７図の
成形（Ｃ１で示す信号は、遅延回路６１および高値選択
回路６２＋Ｃ供給さ相る。遅延回路６１　　に供給さイ
また信号は、そこで、第７図の波形（力で示すように、
ｎだけ遅延され、高値選択回路６２に供給される。

高値選択回路６２は、抑制力演算ブロック６からの出力
ΣＩＩＩ　　および遅延回路６１　からの出力のうちの
大きい方を、その出力として、Ｊ（’！流域用リレー判
定回路７および大電流域用リレー判定回路８に供給する
。第７図の波形（Ｂ＋　（Ｅ）の比較から明らかなよう
に、高値選択回路６２の出力波形は、同図（ト）のよう
−こなる。

事故発生の時刻ｔ。の直後においては、高値選択回路６
２の出力（すなわち、リレー判定式における抑制力）の
方が、遅延回路５０の出力（すなわちｌＪ凶　同定式に
おける動作力）よりも早く立ち上り、かつその値も大き
い。

そ第１故に、事故発生の直後に、前述のリレー判定式（
１）および（２）が共豪こ成立することｃオ防止される
。

また、時刻ｔ８において事故がクリアさ君た場合には、
こわからｍだけ遅ねて、波形＋１３で示す動作力（すな
わち、遅延回路５りの出力）が減衰しはじめる。こねに
対して、波形（１って示す抑制力は、さらにそわから（
ｎ−ｍ）だけ遅わて減杖しはじめる。

す１ｊわち、事故のクリア時１（おいても、動作力より
抑制力の方が優勢を保つので、前記（１）式および（２
）式では成立せず、論理積判定ブロック９はトリップ指
令を出力しない。

以上の説明から明らかなよう怪Ｃ１本発明ＩＣよりば、
事故の発生時には、動作力に先立−〕で抑制力が立上り
、また事故のクリア時瘉こは、１劾作力の減衰よりおく
わで抑制力が減衰するので、過渡時における電流差動リ
レーの誤出力、誤動作を完全ｆＣ防止することができる
。

なお、以上では本発明を）’　ＣＭ　？ｌｉ流差動キャ
リヤリレーに適用した場合について説明したが、本発明
は、翳にＰ　ＣＭＷ流差動キャリヤリレーばかりでなく
、演Ｗ処理によって実現されるデジタル電流差動リレー
にはもちろん、アナログ式の′Ｍ１流差動リレー―こも
広く適用できることは、以上の実施例の説、明より容易
に推測できるであろう。

【図面の簡単な説明】

第１図は４．流差動す１／−の一般的な検数特性を示す
図、第２図は３端子系統の概念図、第３図は３端子系統
ＩＣ適用した従来の電流差動リレーの、−相分の構成を
示すブロック図、第４図は、系統の内部事故時（Ｃおけ
る。第３図の電流差動リレーの動作を説明するためのタ
イムチャー　ト、第５図（ｉ系統の外部事故時に百ける
第３図の電流差動リレーの動作を説明するためのタイム
チャート、第６図は本発明の一実施例のブロック図、第
７図は系統の外部事故時における′、Ｒ６崗の電流差Ｈ
’Ｊｌ’　ＩＪシレー動作を説明するためのタイムチャ
ートである。１〜３・・・スカラ礒演算ブロック、４・・・ベクトル
和演算ブロック、５・・・動作力演算プロ゛ノグ、７・
・・小電流成用すレーＦ４１定回路、８・・・大電流カ
碇用リレー判定回路、９・・・論理積１１１定プロ゛ツ
ク、５１１、（：ｌ・・・遅延回路、６２・・・高１１
＃選択［Ｅｊｌ路代理人弁理士　平　木　道　人オ　　１　　図第２図Ｃ塙２′３図ｔ１ｔ５２５図才６図

Claims

【特許請求の範囲】

（１）複数端子系統の各端子における同一時刻の瞬時電
流値のスカラ和を得る手段と、前記瞬時電流値のベクト
ル和の絶対値を得る手段と、前記ベクトル和の絶対値を
第１予定時間だけ遅延させる第１遅延手段と、前記スカ
ラ和を第２予定時間だけ遅延させる第２遅延手段と、前
記スカラ和および第２遅延手段の出力のうち、大きい方
を選択出力する高値選択手段と、第１遅延手段の出力を
動作力とし　かつ高値選択手段の出力を抑制力として、
そわぞれ小電流域および大電流域に対する予定のリレー
動作判定を実行し、両方の判定が成立するとき＋ｃ　ト
リップ指令を発生するリレー判定手段とを具備し、第１
Ｍ延時間が第２遅延時間よりも短かく選ばわたことを特
徴とする電流差動リレー。
（２）各端子電流がデジタル量として取込ま第１、こわ
から得られる前記スカラ和およびベクトル和がデジタル
量であり、リレー判定手段ＩＣおけるリレー動作判定が
デジタル演算によって実行されることを特徴とする特許電流差動リレー。