JPS593610A - Ｉｐｌリトライ処理方式 - Google Patents
Ｉｐｌリトライ処理方式Info
- Publication number
- JPS593610A JPS593610A JP57113328A JP11332882A JPS593610A JP S593610 A JPS593610 A JP S593610A JP 57113328 A JP57113328 A JP 57113328A JP 11332882 A JP11332882 A JP 11332882A JP S593610 A JPS593610 A JP S593610A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- retry
- access
- specifying
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はＩＰＬリトライ処理力式、特にアクセス・パス
が２重化された直接アクセス装置からのイニシャル・プ
ログラム・ロード（ＩＰＬ）処理を、１つのアクセス・
パスが固定障害であっても他のアクセス・パスから自動
的に任意回数実行できるようにし、システムの可用性を
高めたＩＰＬ（２） 背景と問題点 一般に、直接アクセス装置（ＤＡ８Ｄ）サブシステムへ
のアクセス・パスの二重化は、王として性能向上、並び
にパス障害に対する救済対策を目的として装備されてい
る。
が２重化された直接アクセス装置からのイニシャル・プ
ログラム・ロード（ＩＰＬ）処理を、１つのアクセス・
パスが固定障害であっても他のアクセス・パスから自動
的に任意回数実行できるようにし、システムの可用性を
高めたＩＰＬ（２） 背景と問題点 一般に、直接アクセス装置（ＤＡ８Ｄ）サブシステムへ
のアクセス・パスの二重化は、王として性能向上、並び
にパス障害に対する救済対策を目的として装備されてい
る。
第１図はＤＡＳＤサブシステムのパス２重化の例を示す
。図中、ｌは中央処理装置（ＣＰＵＩ、２−１．２−２
はチャネル装置、３．３−１．３−２はディスク制御装
置、４−１ないし４−３は磁気ディスク装置を表わす。
。図中、ｌは中央処理装置（ＣＰＵＩ、２−１．２−２
はチャネル装置、３．３−１．３−２はディスク制御装
置、４−１ないし４−３は磁気ディスク装置を表わす。
アクセス・パスの２重化は、例えは第１図（Ａ）図示の
如く、ディスク制御装置３に対して、２台のチャネル装
置２−１．２−２を接続する場合や、第１図（Ｂ）図示
の如く、チャネル装置２−１とディスク制御装置３−１
、またチャネル装置２−２とディスク制御装置３−２と
をそれぞれ接続して構成する場合がある。磁気ディスク
装置４−１等へのアクセスは、いずれの場合も第１のア
クセス・パス（ＰＡＴＨｌ）および第２のアクセス・パ
ス（ＰＡＴＨ２）の双方から可能である。アクセス・パ
スは、通常チャネル番号、コントローラ番号、ユニット
番号に関連づけられた機番によって決定される。
如く、ディスク制御装置３に対して、２台のチャネル装
置２−１．２−２を接続する場合や、第１図（Ｂ）図示
の如く、チャネル装置２−１とディスク制御装置３−１
、またチャネル装置２−２とディスク制御装置３−２と
をそれぞれ接続して構成する場合がある。磁気ディスク
装置４−１等へのアクセスは、いずれの場合も第１のア
クセス・パス（ＰＡＴＨｌ）および第２のアクセス・パ
ス（ＰＡＴＨ２）の双方から可能である。アクセス・パ
スは、通常チャネル番号、コントローラ番号、ユニット
番号に関連づけられた機番によって決定される。
システムの運転開始にあたっては、先ずシステム運転の
ための各種状態の初期設定を行う必要がある。ＣＰＵ
１は主記憶上の命令を逐次フェッチしては実行するが、
特に最初にその実行すべき命令を主記憶上にローディン
グする必要がある。このローディングは、イニシャル・
プログラム・ロード（ＩＰＬ）と呼ばれ、磁気ディスク
装置等の直接アクセス装置にマウントされた特定のシス
テム常駐ボリュームから行われる。システムの初期設定
が完了した後には、磁気ディスク装置４−１等に対する
入出力は、オペレーティング・システムの入出力制御部
が既に主記憶上に用意されているので、上記２つのアク
セス・パスのいずれからのアクセスも可能であり、また
いずれかが障害になっていれば、自動的に他のアクセス
・パスからの入出力処理が実行される。しかし、ＩＰＬ
時には、上記入出力制御部等は主記憶上に用意されてい
ないので、従来、指定されたメインのアクセス・パスで
のみＩＰＬを実施し、失敗した場合には交代バスを使用
することなく終了するようにされていた。
ための各種状態の初期設定を行う必要がある。ＣＰＵ
１は主記憶上の命令を逐次フェッチしては実行するが、
特に最初にその実行すべき命令を主記憶上にローディン
グする必要がある。このローディングは、イニシャル・
プログラム・ロード（ＩＰＬ）と呼ばれ、磁気ディスク
装置等の直接アクセス装置にマウントされた特定のシス
テム常駐ボリュームから行われる。システムの初期設定
が完了した後には、磁気ディスク装置４−１等に対する
入出力は、オペレーティング・システムの入出力制御部
が既に主記憶上に用意されているので、上記２つのアク
セス・パスのいずれからのアクセスも可能であり、また
いずれかが障害になっていれば、自動的に他のアクセス
・パスからの入出力処理が実行される。しかし、ＩＰＬ
時には、上記入出力制御部等は主記憶上に用意されてい
ないので、従来、指定されたメインのアクセス・パスで
のみＩＰＬを実施し、失敗した場合には交代バスを使用
することなく終了するようにされていた。
従って、ＩＰ’Ｌ時にはアクセス・パスの２重化が意味
を持たず、特に無人運転システム等においては、メイン
・パスに障害があった場合に、システムを立ち上げるこ
とができないので、その損失は大きかった。
を持たず、特に無人運転システム等においては、メイン
・パスに障害があった場合に、システムを立ち上げるこ
とができないので、その損失は大きかった。
（８） 発明の目的と構成
本発明は上記問題点の解決を図シ、予めＩＰＬ用の４つ
のアクセス・パスおよびＩＰＬ処理の再試行回数を指定
できるようにし、自動的に指定された第１のアクセス・
パスからの再試行および第２のアクセス・パスからの再
試行を繰り返して、メイン・パスが固定障害の時にも交
代パスからのＩＰＬを可能とすることを目的としている
。そのため、本発明のＩ Ｐ Ｌ リ）ライ処理方式ね
、アクセス・パスが２重化された直接アクセス装置上の
システム常駐ボリュームをそなえ、該システム常駐ボリ
ュームからＩＰＬを行うデータ処理システムの始動処理
力式において、上記アクセス・パスの第１のパスおよび
第２のパスの各々についてＩＰＬ機番を指定するＩＰＬ
機番設定手段と、ＩＰＬ処理が不成功である場合に繰シ
返すＩＰＬ処理の再試行回数を指定するりトライ回数設
定手段と、上記ＩＰＬ機番設定手段が指示する第１のパ
スめＩＰＬ機番および第２のパスのＩＰＬ機番の各々に
ついてＩＰＬ処理が正常終了するまで上記リトライ回数
設定手段が指示する回数だけＩＰＬ処理を再試行するり
トライ処理手段とをそなえたことを特徴としている。以
下図面を参照しつつ実施例にもとづいて説明する。
のアクセス・パスおよびＩＰＬ処理の再試行回数を指定
できるようにし、自動的に指定された第１のアクセス・
パスからの再試行および第２のアクセス・パスからの再
試行を繰り返して、メイン・パスが固定障害の時にも交
代パスからのＩＰＬを可能とすることを目的としている
。そのため、本発明のＩ Ｐ Ｌ リ）ライ処理方式ね
、アクセス・パスが２重化された直接アクセス装置上の
システム常駐ボリュームをそなえ、該システム常駐ボリ
ュームからＩＰＬを行うデータ処理システムの始動処理
力式において、上記アクセス・パスの第１のパスおよび
第２のパスの各々についてＩＰＬ機番を指定するＩＰＬ
機番設定手段と、ＩＰＬ処理が不成功である場合に繰シ
返すＩＰＬ処理の再試行回数を指定するりトライ回数設
定手段と、上記ＩＰＬ機番設定手段が指示する第１のパ
スめＩＰＬ機番および第２のパスのＩＰＬ機番の各々に
ついてＩＰＬ処理が正常終了するまで上記リトライ回数
設定手段が指示する回数だけＩＰＬ処理を再試行するり
トライ処理手段とをそなえたことを特徴としている。以
下図面を参照しつつ実施例にもとづいて説明する。
（４） 発明の実施例
第２図は本発明の一実施例構成、第３図は本発明に係る
ＩＪ ）ライ処理部の処理説明図を示す。
ＩＪ ）ライ処理部の処理説明図を示す。
図中、符号１ないし４−２は第１図に対応し、５はサー
ビス・プロセッサ（ＳＶＰ）、６はディスプレイ・コン
ソール、７および８はＩＰＬ機番設定レジスタ、９はリ
トライ回数レジスタ、１０はＩＪ ）ライ処理部、１１
は交代バス実行カウンタ、１２はプラス１回路、１３は
フロッピー・ディスク、１４はリトライ・カウンタを表
わす。
ビス・プロセッサ（ＳＶＰ）、６はディスプレイ・コン
ソール、７および８はＩＰＬ機番設定レジスタ、９はリ
トライ回数レジスタ、１０はＩＪ ）ライ処理部、１１
は交代バス実行カウンタ、１２はプラス１回路、１３は
フロッピー・ディスク、１４はリトライ・カウンタを表
わす。
サービス・プロセッサ５は、中央処理装置（ＣＰＵ）ｌ
とは独立した１ｌｌｆｆｉのプロセッサを持つサブシス
テムで、ＣＰＵ１等によって構成されるシステムの監視
、操作、制御を一括して行うことができるものである。
とは独立した１ｌｌｆｆｉのプロセッサを持つサブシス
テムで、ＣＰＵ１等によって構成されるシステムの監視
、操作、制御を一括して行うことができるものである。
サービス・プロセッサ５専用ノテイスプレイ・コンソー
ル６、フロッピー−ディスク１３等の装置を持っている
。その他サービス・プロセッサ５の一般的機能・構成は
、周知であるので説明を省略する。
ル６、フロッピー−ディスク１３等の装置を持っている
。その他サービス・プロセッサ５の一般的機能・構成は
、周知であるので説明を省略する。
例えば、磁気ディスク装置４−１にはシステム常駐ボリ
ュームがマウントされており、このシステム常駐ボリュ
ームに当該システムのＩＰＬレコードが設けられている
とする。このＩＰＬレコードには、オペレーティング・
システムの核を主記憶上にローディングするだめのプロ
グラムが格納されており、ＩＰＬの操作によって、最初
にＩＰＬレコードが主記憶装置に読み出されることにな
る。
ュームがマウントされており、このシステム常駐ボリュ
ームに当該システムのＩＰＬレコードが設けられている
とする。このＩＰＬレコードには、オペレーティング・
システムの核を主記憶上にローディングするだめのプロ
グラムが格納されており、ＩＰＬの操作によって、最初
にＩＰＬレコードが主記憶装置に読み出されることにな
る。
磁気ディスク装置４−１に対するアクセスは、チャネル
装置２−１を経由する第１のアクセス・ノ（スまたはチ
ャネル装置２−２を経由する第２のアクセス・パスを介
して行うことができる。
装置２−１を経由する第１のアクセス・ノ（スまたはチ
ャネル装置２−２を経由する第２のアクセス・パスを介
して行うことができる。
ＩＰＬ機’！設定レジスタ７には、上記第１のアクセス
・パスを指定するＩＰＬ機番が設定され、ＩＰＬ機番設
定レジスタ８には、上記第２のアクセス・パスを指定す
るＩＰＬ機番が設定される。
・パスを指定するＩＰＬ機番が設定され、ＩＰＬ機番設
定レジスタ８には、上記第２のアクセス・パスを指定す
るＩＰＬ機番が設定される。
これらのＩＰＩ、機番設定レジスタ７および８への機番
の設定は、ディスプレイ・コンソール６からのコマンド
投入によって行われる。また、この内容はフロッピー・
ディスク１３に格納され、無人運転システム等、自動的
にＩＰＬを実行する場合には、フロッピー・ディスク１
３から読み出されて設定される。
の設定は、ディスプレイ・コンソール６からのコマンド
投入によって行われる。また、この内容はフロッピー・
ディスク１３に格納され、無人運転システム等、自動的
にＩＰＬを実行する場合には、フロッピー・ディスク１
３から読み出されて設定される。
リトライ回数レジスタ９は、磁気ディスク装置４−１か
らのＩＰＬレコードの入力処理がうまく行かなかった場
合に、再試行すべき回数が設定されるレジスタである。
らのＩＰＬレコードの入力処理がうまく行かなかった場
合に、再試行すべき回数が設定されるレジスタである。
Ｉ２５機番設定レジスタ７．８の場合と同様、ディスプ
レイ・コンソール６またはフロッピー・ディスク１３か
らの入力情報によって設定される。例えばアクセス・）
（ス上の障害が、固定的な永久障害である場合には、同
じアクセス・パスからの再試行によっても入力処理は回
復しないが、ノイズ等による間欠的障害の場合には、同
じアクセス・パスからの入力処理によって回復すること
がある。
レイ・コンソール６またはフロッピー・ディスク１３か
らの入力情報によって設定される。例えばアクセス・）
（ス上の障害が、固定的な永久障害である場合には、同
じアクセス・パスからの再試行によっても入力処理は回
復しないが、ノイズ等による間欠的障害の場合には、同
じアクセス・パスからの入力処理によって回復すること
がある。
交代パス実行カウンタ１１は、「０」のときは第１のア
クセス・パスからの入力処理の実行、ｒｌＪのときは第
２のアクセス・パスからの入力処理の実行、「２」のと
きは終了を示すカウンタである。リトライ・カラ／り１
４は、再試行回数をカウントするカウンタであって、再
試行゛するごとにプラス１回路１２が動作する。リトラ
イ処理部ＩＯは、実際にＩＰＬのリトライを実行するも
ので、第３図図示の如く処理する。
クセス・パスからの入力処理の実行、ｒｌＪのときは第
２のアクセス・パスからの入力処理の実行、「２」のと
きは終了を示すカウンタである。リトライ・カラ／り１
４は、再試行回数をカウントするカウンタであって、再
試行゛するごとにプラス１回路１２が動作する。リトラ
イ処理部ＩＯは、実際にＩＰＬのリトライを実行するも
ので、第３図図示の如く処理する。
サービス・プロセッサ５に対してＩＰＬ要求が出される
と、リトライ処理部ｌＯが起動される。
と、リトライ処理部ｌＯが起動される。
リトライ処理部１０は、まず第３図図示処理２０によっ
て、交代パス実行カウンタ１１をゼロ・クリアする。そ
して、処理２１によってリトライ・カウンタ１４をゼロ
・クリアし、処理２２によって、交代パス実行カウンタ
１１がゼロであるかどうかを調べる。最初はゼロである
ので、処理２３によって、第１のアクセス・パスを選択
し、Ｉ２５機番設定レジスタ７からのＩＰＬ機番「××
×」をセットして、処理２５によって、チャネル装置２
−１、ディスク制御装置３を経由して、磁気ディスク装
置４−１に対する入出力命令を実行する０すなわち、Ｉ
ＰＬレコードを主記憶装置に読み上げる。処理２６によ
って、処理２５０入出力処理が成功したかどうかを判定
する。成功した場合には、正常終了としてＣＰＵ１に制
御を移行する。
て、交代パス実行カウンタ１１をゼロ・クリアする。そ
して、処理２１によってリトライ・カウンタ１４をゼロ
・クリアし、処理２２によって、交代パス実行カウンタ
１１がゼロであるかどうかを調べる。最初はゼロである
ので、処理２３によって、第１のアクセス・パスを選択
し、Ｉ２５機番設定レジスタ７からのＩＰＬ機番「××
×」をセットして、処理２５によって、チャネル装置２
−１、ディスク制御装置３を経由して、磁気ディスク装
置４−１に対する入出力命令を実行する０すなわち、Ｉ
ＰＬレコードを主記憶装置に読み上げる。処理２６によ
って、処理２５０入出力処理が成功したかどうかを判定
する。成功した場合には、正常終了としてＣＰＵ１に制
御を移行する。
異常終了の場合、従来はそこで処理を中止していたが、
本発明においては、さらに次のように処理を続行する。
本発明においては、さらに次のように処理を続行する。
処理２７によって、プラス１回路１２を動作させ、リト
ライ・カウンタ１４の値を１カウント・アップする。そ
して、処理２８によってリトライ・カウンタ１４の内容
が、リトライ回数レジスタ９の内容と等しくなったかど
うかを判定する。等しくない場合には、先はどの処理２
２に戻り、同様に処理を繰り返す。従って、正常終了し
なければ、処理２５によって、第１のアクセス・パスか
らのＩＰＬ処理が、リトライ回数レジスタ９．の値だけ
再試行されることになる。
ライ・カウンタ１４の値を１カウント・アップする。そ
して、処理２８によってリトライ・カウンタ１４の内容
が、リトライ回数レジスタ９の内容と等しくなったかど
うかを判定する。等しくない場合には、先はどの処理２
２に戻り、同様に処理を繰り返す。従って、正常終了し
なければ、処理２５によって、第１のアクセス・パスか
らのＩＰＬ処理が、リトライ回数レジスタ９．の値だけ
再試行されることになる。
処理２８での判定が等しければ、固定障害とみなして、
処理２９によって、エラー情報を収集し、フロッピー・
ディスク１３に格納する。次に処理３０によって、交代
パス実行カウンタ１１をプラス１だけカウント・アップ
する。そして、処理３１によって、交代パスからの実行
が終了したかどうかを判定する。もし、交代バス実行カ
ウンタ１１の値が「２」になっていれば終了と判定する
。交代パス実行カウンタ１１は、最初は「Ｏ」から「１
」にカウント・アップされただけであるから、「２」に
なっていない。従って、処理２１に戻シ、同様に処理を
繰り返す。しかし、処理２２における判定は「ＮＯ」で
あるので、今度は、処理２４によって、第２のアクセス
・バスの１ＰＬｉ番［ＹＹＹＪがＩＰＬ、機番設定レジ
スタ８がら読み出されてセットされ、チャネル装置２−
２側のバスから磁気ディスク装置４−１に対する入出力
が実行されることとなる。この第２のアクセス・バスに
ついても、正常終了しなければ、ＩＪ ）ライ回数レジ
スタ９に設定された回数だけ再試行され、エラー情報が
収集された後、処理３０によって、交代パス実行カラン
）１１が「ｌ」から「２」へカウント・アンプされる。
処理２９によって、エラー情報を収集し、フロッピー・
ディスク１３に格納する。次に処理３０によって、交代
パス実行カウンタ１１をプラス１だけカウント・アップ
する。そして、処理３１によって、交代パスからの実行
が終了したかどうかを判定する。もし、交代バス実行カ
ウンタ１１の値が「２」になっていれば終了と判定する
。交代パス実行カウンタ１１は、最初は「Ｏ」から「１
」にカウント・アップされただけであるから、「２」に
なっていない。従って、処理２１に戻シ、同様に処理を
繰り返す。しかし、処理２２における判定は「ＮＯ」で
あるので、今度は、処理２４によって、第２のアクセス
・バスの１ＰＬｉ番［ＹＹＹＪがＩＰＬ、機番設定レジ
スタ８がら読み出されてセットされ、チャネル装置２−
２側のバスから磁気ディスク装置４−１に対する入出力
が実行されることとなる。この第２のアクセス・バスに
ついても、正常終了しなければ、ＩＪ ）ライ回数レジ
スタ９に設定された回数だけ再試行され、エラー情報が
収集された後、処理３０によって、交代パス実行カラン
）１１が「ｌ」から「２」へカウント・アンプされる。
従って、処理３１の判定によって、エラー終了とされる
。
。
（５） 発明の詳細
な説明した如く本発明によれば、任意回数の再試行が、
二重化されたバスの各々について自動的に実行され、間
欠的障害、および一方のアクセス・バスの固定障害を救
済することができる。特に無人運転システム等において
、上記障害が発生しても、オペレータの介在なしにシス
テムを立ち上げることができるので、効果が太きい。
二重化されたバスの各々について自動的に実行され、間
欠的障害、および一方のアクセス・バスの固定障害を救
済することができる。特に無人運転システム等において
、上記障害が発生しても、オペレータの介在なしにシス
テムを立ち上げることができるので、効果が太きい。
【図面の簡単な説明】
第１図はＤＡＳＤサブシステムのバス２重化の例、第２
図は本発明の一実施例構成、第３図は本発明に係るリト
ライ処理部の処理説明図を示す０図中、ｌばＣＰＵ、２
−１および２−２はチャネル装置、３はディスク制御装
置、４−１は磁気ディスク装置、５はサービス・プロセ
ッサ、６はディスプレイ・コンソール、７および８はＩ
ＰＬ機番設定レジスタ、９はリトライ回数レジスタ、１
０はリトライ処理部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）才１１￥］ 千３図
図は本発明の一実施例構成、第３図は本発明に係るリト
ライ処理部の処理説明図を示す０図中、ｌばＣＰＵ、２
−１および２−２はチャネル装置、３はディスク制御装
置、４−１は磁気ディスク装置、５はサービス・プロセ
ッサ、６はディスプレイ・コンソール、７および８はＩ
ＰＬ機番設定レジスタ、９はリトライ回数レジスタ、１
０はリトライ処理部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）才１１￥］ 千３図
Claims (1)
- アクセス・パスが２重化された直接アクセス装置上のシ
ステム常駐ボリュームをそなえ、該システム常駐ボリュ
ームからＩＰＬを行うデータ処理システムの始動処理方
式において、上記アクセス・パスの第１のパスおよび第
２のパスの各々についてＩＰＬ機番を指定するＩＰＬ機
番設定手段と、ＩＰＬ処理が不成功である場合に繰り返
すＩＰＬ処理の再試行回数を指定するりトライ回数設定
手段と、上記ＩＰＬ機番設定手段が指示する第１のパス
のＩＰＬ機番および第２のパスのＩＰＬ機番の各々につ
いてＩＰＬ処理が正常終了するまで上記リトライ回数設
定手段が指示する回数だけＩＰＬ処理を再試行するりト
ライ処理手段とをそなえたことを特徴とする■ＰＬリト
ライ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113328A JPS593610A (ja) | 1982-06-30 | 1982-06-30 | Ｉｐｌリトライ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113328A JPS593610A (ja) | 1982-06-30 | 1982-06-30 | Ｉｐｌリトライ処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593610A true JPS593610A (ja) | 1984-01-10 |
| JPS6215897B2 JPS6215897B2 (ja) | 1987-04-09 |
Family
ID=14609450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113328A Granted JPS593610A (ja) | 1982-06-30 | 1982-06-30 | Ｉｐｌリトライ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593610A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349862A (ja) * | 1986-08-19 | 1988-03-02 | Fujitsu Ltd | Ｉｐｌ交替パス切替え制御方式 |
| JPS63149750A (ja) * | 1986-12-12 | 1988-06-22 | Fujitsu Ltd | イニシャルプログラムロード方法 |
| JPH01217656A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 初期プログラムロード方式 |
| US8762776B2 (en) | 2012-01-05 | 2014-06-24 | International Business Machines Corporation | Recovering from a thread hang |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528194A (en) * | 1978-08-21 | 1980-02-28 | Omron Tateisi Electronics Co | Initial program load system |
-
1982
- 1982-06-30 JP JP57113328A patent/JPS593610A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528194A (en) * | 1978-08-21 | 1980-02-28 | Omron Tateisi Electronics Co | Initial program load system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349862A (ja) * | 1986-08-19 | 1988-03-02 | Fujitsu Ltd | Ｉｐｌ交替パス切替え制御方式 |
| JPS63149750A (ja) * | 1986-12-12 | 1988-06-22 | Fujitsu Ltd | イニシャルプログラムロード方法 |
| JPH01217656A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 初期プログラムロード方式 |
| US8762776B2 (en) | 2012-01-05 | 2014-06-24 | International Business Machines Corporation | Recovering from a thread hang |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6215897B2 (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69126498T2 (de) | Wiederherstellungsverfahren und Gerät für eine Pipeline-Verarbeitungseinheit eines Multiprozessor-systems | |
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPS593610A (ja) | Ｉｐｌリトライ処理方式 | |
| JP2823230B2 (ja) | 処理の継続実行方法 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2746796B2 (ja) | ハードウェアシステム試験のｉ／ｏ管理システムと、そのｉ／ｏ管理方法 | |
| JP3334174B2 (ja) | 障害処理検証装置 | |
| JPH0214734B2 (ja) | ||
| JPS63654A (ja) | プロセッサ間の通信制御方法 | |
| JP2936170B2 (ja) | 障害処理方式 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPH09282291A (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JP2831480B2 (ja) | 情報処理装置の障害検知方法 | |
| JP2026068171A (ja) | レジスタセット制御システム、レジスタセット制御方法、プログラム、及び論理回路 | |
| JPS60173654A (ja) | マルチプロセツサシステム | |
| JPH0255816B2 (ja) | ||
| JPH0411890B2 (ja) | ||
| JPH0341528A (ja) | 計算機における診断装置 | |
| JP2757054B2 (ja) | 情報処理装置における周辺装置の使用状況確認方式 | |
| JPH0118460B2 (ja) | ||
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPH02245848A (ja) | 主記憶診断方式 | |
| JPH03105540A (ja) | 入出力制御方式 | |
| JPH03269735A (ja) | マイクロプロセッサボードのテスト処理方式 |