JPS593779A - 磁気バブルチツプの実装方法 - Google Patents

磁気バブルチツプの実装方法

Info

Publication number
JPS593779A
JPS593779A JP57112386A JP11238682A JPS593779A JP S593779 A JPS593779 A JP S593779A JP 57112386 A JP57112386 A JP 57112386A JP 11238682 A JP11238682 A JP 11238682A JP S593779 A JPS593779 A JP S593779A
Authority
JP
Japan
Prior art keywords
chip
magnetic bubble
magnetic
bubble chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57112386A
Other languages
English (en)
Inventor
Itaru Otake
大竹　格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57112386A priority Critical patent/JPS593779A/ja
Publication of JPS593779A publication Critical patent/JPS593779A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は磁気バブルチップ実装方法の改良に関するもの
である。
従来技術の問題点 従来の磁気バブルチップの実装要領を第１図に示す。図
中、１は磁気バブルチップ搭載用の１Ｊｉ２を有する基
板、３は約１０１０Ｘ１０程度のサイズの磁気ハブルチ
ソプである。磁気バブルチップの実装に際しては、あら
かじめ基板１の溝２の底面に熱硬化性接着剤４を塗布し
ておいて溝２内に磁気バブルチップ３を搭載して接着剤
４により基板１に固定し接着剤４を熱硬化させた後、該
磁気バブルチップ３と基板１の基板端子５とをワイヤボ
ンディングにより接続して実装を行なっている。
この場合、チップ固定時にチップ傾きを一定にしないと
ホールド磁界が不安定になる。第２図はこのことを説明
するもので、第２図（ａｌは磁気バブルチップ３が傾い
て固定された状態を示し、第２図（ｂｌは磁気バブルチ
ップ３が正しく固定された状態（チソフＤのみを示す）
を示している。バイアス磁界Ａに対する実際のバイアス
磁界は、第２図（ｂｌの場合がＢであるのに対し第２図
ｆａｌの場合はＢ′になる。ｃ、ｃ’はホールド磁界で
ある。この両者のチップ特性を第２図（Ｃ１に示す。実
線の曲線は第２図ｆｂｌの場合の特性を示し、点線の曲
線は第２図（ａｌの場合を示している。
この問題を解決するためには、第３図に示すように、磁
気バブルチップ３を基板ｌの溝２内に接着剤４を介し搭
載した後、磁気ハブルチソプ３を操作する真空ビンセッ
ト６に矢印方向に押圧力を与えて該磁気バブルチップ３
を十分圧着し傾きなく仮固定する必要がある。
ところが、このようにすると、接着剤４が第４図に示す
ように磁気パブルチンプ３と溝２の側壁との間の間隙７
からはみ出して磁気バブルチップ３のボンディング用端
子８に付着するため、接着剤熱硬化後のワイヤボンディ
ングが困難になる。
また、このように接着剤４がはみ出す問題をなくすため
に、第５図に示すように搭載する磁気バブルチップ３の
裏面の一部に対応する部分に接着剤４を少な目に塗布す
ると、接着剤硬化時に接着剤周辺部付近に圧縮歪あるい
は引張歪が生じ、磁気バブルチップ３の磁気特性が第６
図に示すように容易に劣化する。第６図に実線で示す曲
線は接着剤硬化前の特性を示し、第６図に点線で示す曲
線は接着剤硬化ｆ＆（１２０°ｃ、３０分）の磁気特性
を示している。
発明の目的 本発明は上述の各種の問題を解決するためのもので、基
板に対する磁気ハブルチソプの実装をその特性を劣化さ
せずに容易に実装することのできる磁気バブルチップの
実装方法を提供することを目的としている。
発明の実施例 以下、第７図乃至第９図に関連して本発明の詳細な説明
する。
本発明は、磁気ハブルチ・７プを軽く固定しておくだけ
でワイヤボンディングが可能なことを利用して実装を行
なうようにしたもので、その詳細は次の通りである。
まず、第７図ｆａｌに示すように、真空ビンセット６に
保持される磁気バブルチップ３を基板１の溝２にじかに
搭載し、ワイヤボンディングに影響を与えない側（ワイ
ヤボンディングを行なわない側）の間隙７に第７図ｆｂ
）に示すように少量の速乾性の接着剤１１を塗布して磁
気バブルチップ３を仮固定する。この接着剤１１として
は、例えば写真用セメダインを用いることができるが、
チップのバブル素子を腐蝕させるＣＩ！等の元素子が含
まれないの Ｃ宅あればその他のものを用いても良い。この場合、接
着剤１１は速乾性であるため、短時間で仮固定を行なう
ことができ、かつこの際に得られる接着力は、ワイヤボ
ンディングに支障のない程度でありしかもチップに圧縮
または引っ張りの歪を与えない程度である。従って、接
着剤１１が多少チップ表面にかぶってもチップの磁気特
性が変化することはない。この作業完了時における平面
図を第８図に示す。図示のように、接着剤１１は間隙７
の一部に付着させる程度で充分である。
次に第７図（Ｃ１に示すようにワイヤ１２により端子間
のボンディング接続を行なう。なお第７図ｆｃ）は端子
側の断面図である。
最後に第７図（ｄ）に示すように、端子接続および磁気
バブルチップ３を覆って高純度のシリコーン樹脂１３を
塗布し熱硬化させて実装が完了する。第９図は実装完了
状態における端子のない側の断面図を示している。熱硬
化の温度２時間は、１５０’Ｃ。
２〜３時間である。このシリコーン樹脂硬化完了時点で
は、磁気バブルチップ３は接着剤１１の他にシリコーン
樹脂により確実に固定される。
発明の効果 以上述べたように、本発明によれば、′次のような各種
の優れた効果を奏することが可能である。
（１）チップを基板に正しい姿勢で（傾斜がない）搭載
して仮固定することができ、しかも仮固定する接着剤硬
化時にチップに歪を生じないため、チップの磁気特性低
化を防止することができる。
（２）仮固定用接着剤をチップのボンディングを行なわ
ない側に塗布することにより、端子間のボンディング接
続を支障なく行なうことができる。
（３）仮固定用接着剤として速乾性のものを使用するた
め、仮固定を短時間で行なうことが可能である。
（４）シリコーン樹脂を用いて表面保護およびチップ固
定を同時に行なうことができるため、パンケージング工
程の簡略化およびパンケージレベルでの歩留り向上が期
待できる。
【図面の簡単な説明】
第１図は従来の磁気バブルチップ実装要領を示す斜視図
、第２図ｔａＬ　ｆｂ）、　ｆｃ）は従来の実装方法に
よるチップの磁気特性低下発生説明図、第３図は従来の
方法による実装時のチップ加圧要領図、第４図は従来の
方法による実装時の接着剤はみ出し発生説明図、第５図
は従来の方法による実装時の接着剤の他の塗布要領図、
第６図は第５図の場合に起るチップの磁気特性低下を示
すグラフ、第７図乃至第９図は本発明に係る磁気ハブル
チソプ実装方法の実施例を示すもので、第７図（ａｌ〜
（ｄｌは実装工程図、第８図は第７図（ｂ）の工程完了
状態を示す平面図、第９図は第７図（ｄｌの工程完了状
態における端子のない側の断面図である。 図中、１は基板、２は磁気バブルチップ搭載用間隙、１
１は速乾性接着剤、１２はワイヤ、１３はシリコーン樹
脂である。 特許出願人　冨士通株式会社 代理人弁理士　玉蟲久五部 （外３名） 第２図 第３図 第５図　　　　　　　第６図 第７図 第８図 ３ 第９図

Claims (1)

    【特許請求の範囲】
  1. 基板に設けられた磁気バブルチップ搭載用溝に磁気バブ
    ルチップを搭載し、該磁気ハブルチソプのワイヤボンデ
    ィングを行なわない側と前記溝側壁との間隙の一部に速
    乾性の接着剤を塗布して該磁気バブルチップを仮固定し
    た後、該磁気バブルチップの端子と前記基板の端子とを
    ワイヤによりボンディング接続し、最後に前記磁気バブ
    ルチップおよび前記端子の接続部を覆いシリコーン樹脂
    を塗布し熱硬化させることを特徴とする磁気ハブルチソ
    プの実装方法。
JP57112386A 1982-06-29 1982-06-29 磁気バブルチツプの実装方法 Pending JPS593779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57112386A JPS593779A (ja) 1982-06-29 1982-06-29 磁気バブルチツプの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57112386A JPS593779A (ja) 1982-06-29 1982-06-29 磁気バブルチツプの実装方法

Publications (1)

Publication Number Publication Date
JPS593779A true JPS593779A (ja) 1984-01-10

Family

ID=14585375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57112386A Pending JPS593779A (ja) 1982-06-29 1982-06-29 磁気バブルチツプの実装方法

Country Status (1)

Country Link
JP (1) JPS593779A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232709B2 (en) 2003-12-19 2007-06-19 Nitto Denko Corporation Process for producing a semiconductor device
KR100730259B1 (ko) * 1992-03-27 2007-06-20 가부시끼가이샤 히다치 세이사꾸쇼 반도체 집적 회로 장치
JP2008205195A (ja) * 2007-02-20 2008-09-04 Nitto Denko Corp 半導体装置の製造方法
US9153556B2 (en) 2006-09-08 2015-10-06 Nitto Denko Corporation Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730259B1 (ko) * 1992-03-27 2007-06-20 가부시끼가이샤 히다치 세이사꾸쇼 반도체 집적 회로 장치
KR100753750B1 (ko) * 1992-03-27 2007-08-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 집적 회로 장치의 제조 방법
USRE43443E1 (en) 1992-03-27 2012-06-05 Renesas Electronics Corporation Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two
US7232709B2 (en) 2003-12-19 2007-06-19 Nitto Denko Corporation Process for producing a semiconductor device
US9153556B2 (en) 2006-09-08 2015-10-06 Nitto Denko Corporation Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP2008205195A (ja) * 2007-02-20 2008-09-04 Nitto Denko Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI270707B (en) Module for optical devices, and manufacturing method of module for optical devices
US4482781A (en) Stabilization of semiconductor device package leads
US7276394B2 (en) Large area flat image sensor assembly
JPS593779A (ja) 磁気バブルチツプの実装方法
JPS616833A (ja) 実装体の製造方法
US4332636A (en) Method of bonding an optical element to a support
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JP2867954B2 (ja) チップ型半導体装置の製造方法
KR970072337A (ko) 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
US6524891B1 (en) Method of pressure curing for reducing voids in a die attach bondline and applications thereof
JPH0969585A (ja) 電子部品搭載装置およびその気密封止方法
JP3013656B2 (ja) 樹脂封止型半導体装置のパッケージ組立構造
JPH1050775A (ja) 半導体装置用両面接着絶縁テープ及びこれを用いたリードフレーム
JP2634249B2 (ja) 半導体集積回路モジュール
US20040157359A1 (en) Method for planarizing bumped die
JP3207020B2 (ja) 光パッケージ
JPS6214100B2 (ja)
KR200152651Y1 (ko) 리드프레임
JPH08306744A (ja) 電子部品
JPS6342530Y2 (ja)
JP3004085B2 (ja) 半導体装置
JP2002231878A (ja) 半導体装置及びその製造方法
JPH07115146A (ja) 半導体装置
JPH0340949B2 (ja)
JPH0379044A (ja) 半導体素子の樹脂封止方法