JPH0340949B2 - - Google Patents
Info
- Publication number
- JPH0340949B2 JPH0340949B2 JP57111021A JP11102182A JPH0340949B2 JP H0340949 B2 JPH0340949 B2 JP H0340949B2 JP 57111021 A JP57111021 A JP 57111021A JP 11102182 A JP11102182 A JP 11102182A JP H0340949 B2 JPH0340949 B2 JP H0340949B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive
- tape
- protective film
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法、詳しくはセラ
ミツクパツケージに内蔵される半導体集積回路の
保護膜を形成する方法に関する。
ミツクパツケージに内蔵される半導体集積回路の
保護膜を形成する方法に関する。
(2) 技術の背景
セラミツクパツケージにおいて、セラミツクに
含まれるウラン、トリウム等の放射性元素からα
線が放射され、このα線がセラミツクパツケージ
の内蔵された半導体チツプ（以下チツプと略称す
る）のメモリまたはビツト線を通ると、通つた跡
に＋と−の電荷が発生し、それによつて蓄えられ
た情報が逆転するソフトエラーは知られている。
含まれるウラン、トリウム等の放射性元素からα
線が放射され、このα線がセラミツクパツケージ
の内蔵された半導体チツプ（以下チツプと略称す
る）のメモリまたはビツト線を通ると、通つた跡
に＋と−の電荷が発生し、それによつて蓄えられ
た情報が逆転するソフトエラーは知られている。
かかるソフトエラー防止するには、チツプ上に
なんらかの物を配置し、その物によつてα線をブ
ロツク（阻止）するしかない。そのために現在と
られている方法を説明すると、第１図に示される
如く、セラミツクベース基体１のキヤビテイ２内
に付着されたチツプ３上にポリイミド（以下PI
と略記する）溶液を滴下し（ドロツピング）、そ
れをチツプ全面上に拡げた後硬化させて（キユア
して）形成した保護膜４によつてチツプをα線か
ら保護する。なお同図において５はボンデイング
ワイヤを示す。
なんらかの物を配置し、その物によつてα線をブ
ロツク（阻止）するしかない。そのために現在と
られている方法を説明すると、第１図に示される
如く、セラミツクベース基体１のキヤビテイ２内
に付着されたチツプ３上にポリイミド（以下PI
と略記する）溶液を滴下し（ドロツピング）、そ
れをチツプ全面上に拡げた後硬化させて（キユア
して）形成した保護膜４によつてチツプをα線か
ら保護する。なお同図において５はボンデイング
ワイヤを示す。
上記の如くにして形成されたPIの保護膜４は、
上に凸に（山なり）に形成され、チツプの端の部
分（チツプの周縁の近くの部分）で保護膜は薄く
なる。その結果、チツプの端の部分でメモリ等が
α線に対し十分に保護されない。
上に凸に（山なり）に形成され、チツプの端の部
分（チツプの周縁の近くの部分）で保護膜は薄く
なる。その結果、チツプの端の部分でメモリ等が
α線に対し十分に保護されない。
かくして、チツプの端部分においても十分な厚
さの保護膜を設けるために、PIテープを用いる
技術が開発され、併せてPIテープをいかなる接
着剤を用いてチツプ上にはり付けるかが研究され
た。
さの保護膜を設けるために、PIテープを用いる
技術が開発され、併せてPIテープをいかなる接
着剤を用いてチツプ上にはり付けるかが研究され
た。
第１図に示すセラミツクパツケージを完成する
には、480℃程度の温度でガラス封止（ガラス接
着剤を用いるキヤツプのろう付け）をなす。この
480℃程度の温度に耐えうる有機ポリマーはPIし
かないので、PIテープの接着にPI接着剤を用い
ることがなされる。
には、480℃程度の温度でガラス封止（ガラス接
着剤を用いるキヤツプのろう付け）をなす。この
480℃程度の温度に耐えうる有機ポリマーはPIし
かないので、PIテープの接着にPI接着剤を用い
ることがなされる。
かくして、現在とられている耐α線保護膜の形
成方法においては、PI接着剤を少量チツプ上に
ドロツピングし、それをチツプ上に拡げ、次いで
PIテープを接着剤の上におき、加熱してPI接着
剤をキユアし、PIテープをはり付ける。
成方法においては、PI接着剤を少量チツプ上に
ドロツピングし、それをチツプ上に拡げ、次いで
PIテープを接着剤の上におき、加熱してPI接着
剤をキユアし、PIテープをはり付ける。
(3) 従来技術と問題点
上記の加熱キユアにおいて、PI接着剤とチツ
プの接着剤が強すぎるため、PI接着剤の硬化収
縮時に接着剤とチツプの接着が不安定になること
が製品の最終検査で見出された例がある。しか
し、現在セラミツクパツケージの製造には480℃
前後でのガラス封止は不可欠であるので、PIに
代る接着剤が見出されるまではそれを用いざるを
えない状況にある。
プの接着剤が強すぎるため、PI接着剤の硬化収
縮時に接着剤とチツプの接着が不安定になること
が製品の最終検査で見出された例がある。しか
し、現在セラミツクパツケージの製造には480℃
前後でのガラス封止は不可欠であるので、PIに
代る接着剤が見出されるまではそれを用いざるを
えない状況にある。
(4) 発明の目的
本発明は上記従来の問題点に鑑み、PIテープ
とPI接着剤とを用いチツプのための耐α線保護
膜を形成する方法において、チツプと接着剤との
間に安定した接着力を発生させうる保護膜の形成
方法を提供することを目的とする。
とPI接着剤とを用いチツプのための耐α線保護
膜を形成する方法において、チツプと接着剤との
間に安定した接着力を発生させうる保護膜の形成
方法を提供することを目的とする。
(5) 発明の構成
そしてこの目的は本発明によれば、PIテープ
上にPI接着剤を塗布した後にチツプ上にはり付
け、加熱加圧によりPIテープをチツプ上に接着
する方法を提供することによつて達成される。ま
た、上記工程において、チツプ上に予めなんらか
の材料で保護膜を形成しておいてもよい。
上にPI接着剤を塗布した後にチツプ上にはり付
け、加熱加圧によりPIテープをチツプ上に接着
する方法を提供することによつて達成される。ま
た、上記工程において、チツプ上に予めなんらか
の材料で保護膜を形成しておいてもよい。
(6) 発明の実施例
以下本発明の実地例を図面によつて詳述する。
第２図に本発明の方法を実施する工程における
セラミツクパツケージの要部が断面で示され、同
図および次の第３図において既に図示した部分と
同じ部分は同一符号を付して表示する。
セラミツクパツケージの要部が断面で示され、同
図および次の第３図において既に図示した部分と
同じ部分は同一符号を付して表示する。
セラミツクベース基体１のキヤビテイ２にはチ
ツプ３が付着され、ボンデイングワイヤ５が接着
されるまでは、従来技術における工程と同様であ
る。他方、PIテープを用意し、その上に液状の
PI接着剤を塗布し、取り扱い中に接着剤が作業
者の指等によつてぬぐわれることのないよう暫時
放置して接着剤に含まれる溶剤を部分的に発揮さ
せる。この状態で、接着剤は若干べたつくが、テ
ープから剥がれることはない。
ツプ３が付着され、ボンデイングワイヤ５が接着
されるまでは、従来技術における工程と同様であ
る。他方、PIテープを用意し、その上に液状の
PI接着剤を塗布し、取り扱い中に接着剤が作業
者の指等によつてぬぐわれることのないよう暫時
放置して接着剤に含まれる溶剤を部分的に発揮さ
せる。この状態で、接着剤は若干べたつくが、テ
ープから剥がれることはない。
次にPIテープをチツプにはり付ける。第２図
にはチツプ３上にはり付けられたテープ７をPI
接着剤６（誇張的に図示される）と共に示す。
にはチツプ３上にはり付けられたテープ７をPI
接着剤６（誇張的に図示される）と共に示す。
次いで、480℃程度の温度でキユアし、100ｇ／
mm2程度の力でPIテープ７をチツプ３に向けて圧
着して保護膜を形成する。この圧着によつて、チ
ツプのデバイスを損傷することがなく、PIテー
プはチツプ３上に均一にはり付けられる。かかる
保護膜を検査したところ、チツプ３とPIテープ
との間に安定した接着力が得られたことが確認さ
れた。なお、上記したPIテープ、PI接着剤は市
販の製品を用いる。
mm2程度の力でPIテープ７をチツプ３に向けて圧
着して保護膜を形成する。この圧着によつて、チ
ツプのデバイスを損傷することがなく、PIテー
プはチツプ３上に均一にはり付けられる。かかる
保護膜を検査したところ、チツプ３とPIテープ
との間に安定した接着力が得られたことが確認さ
れた。なお、上記したPIテープ、PI接着剤は市
販の製品を用いる。
本発明の他の実施例においては、上記したPI
テープのはり付けの前に、チツプ３上に、PI、
りん・シリケートガラス（PSG）、二酸化シリコ
ン等のウエハコーテイング８を通常の技術で形成
しておく。かくすることによつて、チツプ上に既
に形成されたPSG膜等が前記したPIの硬化収縮
から保護されることが確認された。
テープのはり付けの前に、チツプ３上に、PI、
りん・シリケートガラス（PSG）、二酸化シリコ
ン等のウエハコーテイング８を通常の技術で形成
しておく。かくすることによつて、チツプ上に既
に形成されたPSG膜等が前記したPIの硬化収縮
から保護されることが確認された。
なお以上説明した実施例において、PI接着剤
の塗布のときの膜厚を５〜20μｍ、PIテープの厚
さを50〜125μｍ、ウエハコーテイングの膜厚を
５〜15μｍに設定して良好な結果を得た。
の塗布のときの膜厚を５〜20μｍ、PIテープの厚
さを50〜125μｍ、ウエハコーテイングの膜厚を
５〜15μｍに設定して良好な結果を得た。
(7) 発明の効果
以上、詳細に説明したように、本発明の方法に
よるときは、チツプをα線から守る保護膜が、安
定した接着力でもつてチツプに形成され、セラミ
ツクパツケージの信頼性向上に効果大である。
よるときは、チツプをα線から守る保護膜が、安
定した接着力でもつてチツプに形成され、セラミ
ツクパツケージの信頼性向上に効果大である。
第１図は従来技術によりPI接着剤をキユアし
たときのセラミツクパツケージの要部の断面図、
第２図と第３図とは本発明の方法を実施する工程
におけるセラミツクパツケージの要部の断面図で
ある。 １……セラミツクベース基体、２……キヤビテ
イ、３……半導体チツプ、４，６……PI接着剤、
７……PIテープ、８……ウエハコーテイング。
たときのセラミツクパツケージの要部の断面図、
第２図と第３図とは本発明の方法を実施する工程
におけるセラミツクパツケージの要部の断面図で
ある。 １……セラミツクベース基体、２……キヤビテ
イ、３……半導体チツプ、４，６……PI接着剤、
７……PIテープ、８……ウエハコーテイング。
Claims (1)
- １ パツケージに内蔵される半導体チツプ上に保
護膜を形成する方法において、ポリイミド接着剤
を塗布したポリイミドテープを前記半導体チツプ
上に置き、加熱圧着によつて前記ポリイミドテー
プを半導体チツプにはり付けることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111021A JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111021A JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592353A JPS592353A (ja) | 1984-01-07 |
| JPH0340949B2 true JPH0340949B2 (ja) | 1991-06-20 |
Family
ID=14550376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111021A Granted JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592353A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
-
1982
- 1982-06-28 JP JP57111021A patent/JPS592353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592353A (ja) | 1984-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409014B2 (ja) | 半導体装置の製造方法 | |
| US5945733A (en) | Structure for attaching a semiconductor wafer section to a support | |
| TW201127930A (en) | Adhesive film with dicing sheet and fabricating method thereof | |
| JPH01299884A (ja) | ダイボンディング接着テープ | |
| JPH0513382B2 (ja) | ||
| GB2164794A (en) | Method for encapsulating semiconductor components mounted on a carrier tape | |
| JPH07263382A (ja) | ウェーハ固定用テープ | |
| JPH0340949B2 (ja) | ||
| CN214693974U (zh) | 柔性芯片粘接膜和柔性芯片的封装结构 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JP4271544B2 (ja) | 半導体装置の製造方法 | |
| JPS5828860A (ja) | 半導体装置及びその製造方法 | |
| JP7845190B2 (ja) | 硬化性樹脂フィルム、半導体装置製造用フィルム材、半導体装置製造用硬化性樹脂組成物、及び、半導体装置を製造する方法 | |
| JPH02209739A (ja) | 半導体装置の製造方法 | |
| JPS5848950A (ja) | 半導体装置およびその製造方法 | |
| JPS6214100B2 (ja) | ||
| JPH04107523A (ja) | 液晶パネルの製造方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| JPS60178651A (ja) | 半導体装置 | |
| JPS593779A (ja) | 磁気バブルチツプの実装方法 | |
| JPS62150859A (ja) | 半導体装置 | |
| JPS6235633A (ja) | 半導体部品に部品接合接着剤層を形成する方法 | |
| JPS63190345A (ja) | 半導体ペレツトの樹脂接着方法 | |
| JPS5860545A (ja) | 半導体装置の製造方法 |