JPS5937897Y2 - 実効値演算回路 - Google Patents
実効値演算回路Info
- Publication number
- JPS5937897Y2 JPS5937897Y2 JP11766478U JP11766478U JPS5937897Y2 JP S5937897 Y2 JPS5937897 Y2 JP S5937897Y2 JP 11766478 U JP11766478 U JP 11766478U JP 11766478 U JP11766478 U JP 11766478U JP S5937897 Y2 JPS5937897 Y2 JP S5937897Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- diode
- output
- voltage
- effective value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は、掛算器と積分器を使用して入力信号の実効値
を演算により直流電圧に変換する実効値演算回路に関す
るもので、その目的は入力零付近の特性を改善したもの
である。
を演算により直流電圧に変換する実効値演算回路に関す
るもので、その目的は入力零付近の特性を改善したもの
である。
第1図は掛算器と積分器を使用した従来の実効値演算回
路の回路図である。
路の回路図である。
第1図において、Mは掛算器、■Gは積分器で、掛算器
Mはこれに与えられる信号をXl 、X2 、Yl 、
Y2とすると(XI X2)X(Y1+Y2)= −
(X、2−Y22)で表わされる信号2を出力し、積分
器IGはこの2信号を積分するようになっている。
Mはこれに与えられる信号をXl 、X2 、Yl 、
Y2とすると(XI X2)X(Y1+Y2)= −
(X、2−Y22)で表わされる信号2を出力し、積分
器IGはこの2信号を積分するようになっている。
Eiは被変換の入力信号、Eoは積分器IGの出力電圧
、■VはEoの極性を反転するゲインが1の反転増幅器
である。
、■VはEoの極性を反転するゲインが1の反転増幅器
である。
このような構成の実効値演算回路においては、掛算器M
の出力電圧2は−(Ei2−Eo”)となり、この電圧
2が積分器IGで積分される。
の出力電圧2は−(Ei2−Eo”)となり、この電圧
2が積分器IGで積分される。
積分器IGは交流成分を充分減衰させる時定数を持って
いるので、出力電圧Eoは入力電圧2のうちの直流成分
の積分値となる。
いるので、出力電圧Eoは入力電圧2のうちの直流成分
の積分値となる。
したがってE。はE i2およびEo のうちの直流成
分が異なる間は変化し続け、−(Ei2−EO”)=0
になったときに変化をとめ、安定となる。
分が異なる間は変化し続け、−(Ei2−EO”)=0
になったときに変化をとめ、安定となる。
安定状態においてはEO=±p (1)
となり、出力電圧EOは入力信号Eiの実効値に応じた
直流電圧となる。
直流電圧となる。
ところで、上式から明らかなように、EOを求める解が
士の両方出て来るが、実際の製品回路においてはこのう
ちの一方の根は虚根として出力しないようにする必要が
ある。
士の両方出て来るが、実際の製品回路においてはこのう
ちの一方の根は虚根として出力しないようにする必要が
ある。
第1図の回路においては、積分器IGの人、出力端子間
に接続したダイオードD1により負極性の積分器出力、
即ち第(1)式に示す一方の根−Eo>oをクランプし
て出力しないようにしている。
に接続したダイオードD1により負極性の積分器出力、
即ち第(1)式に示す一方の根−Eo>oをクランプし
て出力しないようにしている。
しかし、ダイオードD1の順方向電圧降下はほぼ−0,
4Vあるため、第1図の回路においては入力信号Eiが
Ovのときにおいても積分器IGは一〇、4■の電圧を
出力し、これが出力電圧Eoとなって現われる。
4Vあるため、第1図の回路においては入力信号Eiが
Ovのときにおいても積分器IGは一〇、4■の電圧を
出力し、これが出力電圧Eoとなって現われる。
本考案はこの点にかんがみてなされたもので、クランプ
用ダイオードD1の電圧降下が出力に現われないように
したものである。
用ダイオードD1の電圧降下が出力に現われないように
したものである。
第2図は本考案の実効値演算回路の一実施例を示す回路
図である。
図である。
第2図において、Mは掛算器IGは積分器、■■は反転
増幅器で、積分器IGの構成以外は第1図の回路と同じ
である。
増幅器で、積分器IGの構成以外は第1図の回路と同じ
である。
第2図の積分器IGにおいて、Uは高ゲインの直流増幅
器、R1は入力抵抗、Cは積分キャパシタ、Dlは片方
の極性の出力をクランプするダイオード、D2はクラン
プ用ダイオードの順方向電圧降下の影響を打消すために
設けた補償用ダイオード、R2は補償用ダイオードのバ
イアス抵抗である。
器、R1は入力抵抗、Cは積分キャパシタ、Dlは片方
の極性の出力をクランプするダイオード、D2はクラン
プ用ダイオードの順方向電圧降下の影響を打消すために
設けた補償用ダイオード、R2は補償用ダイオードのバ
イアス抵抗である。
増幅器Uの反転入力端(へ)は抵抗R1を介して掛算器
Mの出力端に接続され、非反転入力端(→はコモンに接
続されている。
Mの出力端に接続され、非反転入力端(→はコモンに接
続されている。
キャパシタCの一端とダイオードD1のアノードは増幅
器Uの←)入力端に接続されている。
器Uの←)入力端に接続されている。
キャパシタCの他端はダイオードD2のアノードに接続
され、D20カンードとダイオードD10カソードは増
幅器Uの出力端子1に接続されている。
され、D20カンードとダイオードD10カソードは増
幅器Uの出力端子1に接続されている。
+VCCは正の電源で、この電源は抵抗R2を介してキ
ャパシタCとダイオードD2の接続点2に接続され、ま
たこの接続点2は掛算器MのY2入力端に接続され、更
に反転増幅器IVを介してX2入力端に接続されるとと
もに、出力端子Toに接続されている。
ャパシタCとダイオードD2の接続点2に接続され、ま
たこの接続点2は掛算器MのY2入力端に接続され、更
に反転増幅器IVを介してX2入力端に接続されるとと
もに、出力端子Toに接続されている。
このような構成の積分器IGをもつ第2図回路において
も掛算器Mは−(Ei2−Eo2)で表わす電圧Zを出
し、この電圧が積分器ICに加えられる。
も掛算器Mは−(Ei2−Eo2)で表わす電圧Zを出
し、この電圧が積分器ICに加えられる。
積分器IGに与えられる電圧Zが(へ)〜Oの場合には
、ダイオードD1は逆バイアスされてカントオフになっ
ている。
、ダイオードD1は逆バイアスされてカントオフになっ
ている。
一方、ダイオードD2はバイアス用の抵抗R2を介して
電源電圧+VCCにより順方向にバイアスされている。
電源電圧+VCCにより順方向にバイアスされている。
このため、電圧z1即ち、入力信号EiはR15Cで定
まる時定数で積分され、その積分出力EOは入力信号E
iの実効値に対応した直流電圧として出力端子Toより
取出される。
まる時定数で積分され、その積分出力EOは入力信号E
iの実効値に対応した直流電圧として出力端子Toより
取出される。
掛算器Mの出力Zが0〜(ト)の場合、ダイオードD!
は順方向にバイアスされる。
は順方向にバイアスされる。
このため直流増幅器Uの出力端子1の電圧はダイオード
D1の順方向電圧降下分だけOVより下がる。
D1の順方向電圧降下分だけOVより下がる。
しか1−、ダイオードD2も順方向にバイアスされてい
るので、接続点2の電圧は増幅器Uの出力よりダイオー
ドD2の順方向電圧降下ぶんだけ高いものとなる。
るので、接続点2の電圧は増幅器Uの出力よりダイオー
ドD2の順方向電圧降下ぶんだけ高いものとなる。
したがって、DlとD2の順方向電圧降下の値が等しけ
れば、Dlの順方向電圧降下はダイオードD2の順方向
電圧によって打消され、接続点2の電圧EO%即ち出力
端子Toの電圧はOvとなる。
れば、Dlの順方向電圧降下はダイオードD2の順方向
電圧によって打消され、接続点2の電圧EO%即ち出力
端子Toの電圧はOvとなる。
このように第2図の回路における積分器IGにおいては
、負極性の積分器出力をクランプするクランプ用ダイオ
ードD1の順方向電圧降下を補償用ダイオードD2の順
方向電圧降下で補償するように構成したので、積分器I
Gの入力、即ち入力信号EiがOの場合には積分器IG
の出力もOとなり、このため本考案によれば極めて信頼
性の高い実効値演算回路を得ることができる。
、負極性の積分器出力をクランプするクランプ用ダイオ
ードD1の順方向電圧降下を補償用ダイオードD2の順
方向電圧降下で補償するように構成したので、積分器I
Gの入力、即ち入力信号EiがOの場合には積分器IG
の出力もOとなり、このため本考案によれば極めて信頼
性の高い実効値演算回路を得ることができる。
なお、第2図の回路において入力信号Eiが小さくなり
、積分器IGのループゲインが見かけ上減少した場合に
は積分器IGにおいてダイオードD1の順方向電圧降下
を打消すだけの帰還がかからなくなる可能性がある。
、積分器IGのループゲインが見かけ上減少した場合に
は積分器IGにおいてダイオードD1の順方向電圧降下
を打消すだけの帰還がかからなくなる可能性がある。
綿3図はこの点を改良したものである。
なお、第3図において、第2図と相違するところは積分
器IGのみであり、その積分器が第2図の積分器と相違
するところは第2図の積分器にダイオードD3と抵抗R
3及び負電源−Vccを付加した点にある。
器IGのみであり、その積分器が第2図の積分器と相違
するところは第2図の積分器にダイオードD3と抵抗R
3及び負電源−Vccを付加した点にある。
付加した抵抗R3の一端はダイオードD1sD2の接続
点1に接続され、他端は負電源−VCCに接続されてい
る。
点1に接続され、他端は負電源−VCCに接続されてい
る。
ダイオードD3はそのアノード電極が直流増幅器Uの出
力端に接続され、カソードは接続点1に接続されている
。
力端に接続され、カソードは接続点1に接続されている
。
このような構成の積分器IGを持つ第3図の回路におい
ては、積分器IGの入力ZfJ′−に)〜Oの場合、第
1図及び第2図で説明した如く出力電圧Eoは入力信号
Eiの実効値に対応した直流信号となる。
ては、積分器IGの入力ZfJ′−に)〜Oの場合、第
1図及び第2図で説明した如く出力電圧Eoは入力信号
Eiの実効値に対応した直流信号となる。
一方、zb:o〜(利の場合には接続点1はOvよりダ
イオードD1の電圧降下ぷんだけ下がった電圧となる。
イオードD1の電圧降下ぷんだけ下がった電圧となる。
ダイオードD1とD3の電圧降下が等しい場合、増幅器
Uの出力電圧はOvとなる。
Uの出力電圧はOvとなる。
ターイオードD2は電源上VCCによって順方向向にバ
イアスされているので、接続点2の電圧は接続点1より
ダイオードD2の順方向電圧降下分だけ高くなる。
イアスされているので、接続点2の電圧は接続点1より
ダイオードD2の順方向電圧降下分だけ高くなる。
したがってターイオードD2の順方向電圧降下の値がD
lのそれと等しくなるように合わせれば、接続点2の電
圧、即ち出力EoをOVにすることができる。
lのそれと等しくなるように合わせれば、接続点2の電
圧、即ち出力EoをOVにすることができる。
ダイオードD2の順方向電圧は例えば抵抗R3の値によ
り任意に可変することができる。
り任意に可変することができる。
このように、(直流増幅器の出力)コ(積分器の出力)
になるように構成した積分器IGをもつ第3図の回路に
おいては、直流増幅器Uのループゲインに頼らずにクラ
ンプ用ダイオードDIの順方向電圧が出力におよぼす影
響を除去することができる。
になるように構成した積分器IGをもつ第3図の回路に
おいては、直流増幅器Uのループゲインに頼らずにクラ
ンプ用ダイオードDIの順方向電圧が出力におよぼす影
響を除去することができる。
以上説明した如く、本考案によれば簡単な構成により入
力零付近の特性が改善された実効値演算回路が実現でき
る。
力零付近の特性が改善された実効値演算回路が実現でき
る。
第1図は従来の実効値演算回路の一例の回路図、第2図
及び第3図はそれぞれ本考案の積分器の実施例の回路図
である。 M・・・・・・掛算器、IV・・・・・・反転増幅器、
IG・・・・・・積分器、U・・・・・・直流増幅器、
C・・・・・・積分キャパシタ、R1−R3・・・・・
・抵抗、D1〜D3・・・・・・ダイオード、±Vcc
・・・・・・電源。
及び第3図はそれぞれ本考案の積分器の実施例の回路図
である。 M・・・・・・掛算器、IV・・・・・・反転増幅器、
IG・・・・・・積分器、U・・・・・・直流増幅器、
C・・・・・・積分キャパシタ、R1−R3・・・・・
・抵抗、D1〜D3・・・・・・ダイオード、±Vcc
・・・・・・電源。
Claims (2)
- (1)人、出力端子間に片極性クランプ用のダイオード
が接続されると共に積分キャパシタと順方向にバイアス
されている補償用ダイオードの直列回路が接続された直
流増幅器より構成され前記積分キャパシタと補償用ダイ
オードの接続点より出力電圧を取り出すようにした積分
器と、入力信号と前記積分器の出力電圧の和を1つの入
力とし、入力信号と積分器の出力電圧の差を他の入力と
する掛算器と、 を具備し、この掛算器の出力を前記積分器で積分し、こ
の積分器の出力電圧を入力信号の実効値に対応した直流
電圧として得るようにした実効値演算回路。 - (2)前記クランプ用のダイオードの一端と、積分キャ
パシタと補償用ダイオードよりなる直列回路の一端とを
第3のダイオードを介して前記積分器を構成する直流増
幅器の出力端子に接続すると共に、前記補償用夕”イオ
ードを正、負の電源電圧により順方向にバイアスしてな
る実用新案登録請求範囲第(1)項記載の実効値演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766478U JPS5937897Y2 (ja) | 1978-08-28 | 1978-08-28 | 実効値演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766478U JPS5937897Y2 (ja) | 1978-08-28 | 1978-08-28 | 実効値演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5535650U JPS5535650U (ja) | 1980-03-07 |
| JPS5937897Y2 true JPS5937897Y2 (ja) | 1984-10-20 |
Family
ID=29071312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11766478U Expired JPS5937897Y2 (ja) | 1978-08-28 | 1978-08-28 | 実効値演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937897Y2 (ja) |
-
1978
- 1978-08-28 JP JP11766478U patent/JPS5937897Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5535650U (ja) | 1980-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866396A (en) | Temperature stabilized RF detector | |
| JPS6217043Y2 (ja) | ||
| JPH04212070A (ja) | 入力電気信号のレベル測定回路 | |
| JPS6111546B2 (ja) | ||
| JPS5937897Y2 (ja) | 実効値演算回路 | |
| US4524334A (en) | Triangle waveform generator | |
| JPH0315859B2 (ja) | ||
| RU2093842C1 (ru) | Измерительный преобразователь переменного тока в постоянный (варианты) | |
| JPH0666602B2 (ja) | オフセツト補正回路 | |
| US5541502A (en) | Level measuring set for low-frequency signals | |
| JPH0831783B2 (ja) | 波形整形回路 | |
| JPS62266470A (ja) | ピ−ク値検出回路 | |
| JPH0345940B2 (ja) | ||
| JPH03286605A (ja) | 光受信回路 | |
| JPS58205312A (ja) | 光受信回路 | |
| JPS622547Y2 (ja) | ||
| JPS61202124A (ja) | 測光回路 | |
| SU1201992A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| JPS6234283B2 (ja) | ||
| JPS5812141Y2 (ja) | 交流信号ピ−クレベル検出回路 | |
| JPS6041483B2 (ja) | 検波回路 | |
| JPH0321054Y2 (ja) | ||
| JPH0251144B2 (ja) | ||
| KR900008263Y1 (ko) | 잡음 전압 제거 회로 | |
| JPS62183612A (ja) | 検波回路 |