JPS593847B2 - 電子ビ−ム露光方法 - Google Patents
電子ビ−ム露光方法Info
- Publication number
- JPS593847B2 JPS593847B2 JP51133580A JP13358076A JPS593847B2 JP S593847 B2 JPS593847 B2 JP S593847B2 JP 51133580 A JP51133580 A JP 51133580A JP 13358076 A JP13358076 A JP 13358076A JP S593847 B2 JPS593847 B2 JP S593847B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- substrate
- exposure method
- beam exposure
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
この発明は、電子ビーム直接露光方式による被処理基体
の微細加工法の改良に関まるものである。
の微細加工法の改良に関まるものである。
第1図は従来の電子ビーム露光、特に半導体基体に対す
る直接露光方法を示す模式断面図である。図において、
1は電子ビーム、2は電子線に対して高感度な電子線用
のレジスト膜、3は絶縁被膜である例えばシリコン酸化
膜(SiO2膜)、4はシリコン基板、5はシリコン基
板4およびSiO25膜3よりなる半導体基体にレジス
ト膜2が被着された試料を載置する試料保持台である。
第1図により従来の電子ビーム直接露光方法の一例を説
明する。
る直接露光方法を示す模式断面図である。図において、
1は電子ビーム、2は電子線に対して高感度な電子線用
のレジスト膜、3は絶縁被膜である例えばシリコン酸化
膜(SiO2膜)、4はシリコン基板、5はシリコン基
板4およびSiO25膜3よりなる半導体基体にレジス
ト膜2が被着された試料を載置する試料保持台である。
第1図により従来の電子ビーム直接露光方法の一例を説
明する。
まず、所定のパターンに従い、電子線用のレジスト膜2
が電子ビーム1により露10光され、つづいて現像工程
において、レジスト膜2に所定のパターンが形成される
。次に、所定のパターンが形成されたレジスト膜2をマ
スクとして、エッチング法によりSiO2膜3が上記の
パターンに従つて除去される。15これが一般的な電子
ビーム直接露光方法の標準プロセスであるが、10kv
程度の加速電圧で加速された電子線は、レジスト膜2を
通過後、下地のSiO2膜3にまで到達する。
が電子ビーム1により露10光され、つづいて現像工程
において、レジスト膜2に所定のパターンが形成される
。次に、所定のパターンが形成されたレジスト膜2をマ
スクとして、エッチング法によりSiO2膜3が上記の
パターンに従つて除去される。15これが一般的な電子
ビーム直接露光方法の標準プロセスであるが、10kv
程度の加速電圧で加速された電子線は、レジスト膜2を
通過後、下地のSiO2膜3にまで到達する。
Si023は上記のような電子線照射により損傷を受け
、トラツズセ20 シダが生じ、このトラップにホール
がトラップされて、正の空間電荷層が形成される。この
ような欠陥は、例えばMOS形半導体装置の電気特性に
重大な影響を与える場合が多い。かつ、このような欠陥
の除去には、通常、高温(150〜400■5 ℃)ア
ニーリングが必要である。つまり、室温附近においては
、欠陥は安定であり、数か月にわたつても、減少する正
の荷電粒子数は、たかだか1×1011/cwl程度で
ある。そこで、実際には、SiO2膜3を高温でアニー
リングし、電子線照射荀 に起因する欠陥を除去してい
る。このように、従来の方法には、アニーリングによる
欠陥の除去という繁雑な工程が必要であるという欠点が
あつた。この発明は、上記の点に鑑みてなされたもので
、電子線照射に起因する被処理基体の損傷を軽減し、’
15かつ電子線照射前の前処理時間を短縮した電子ビー
ム露光方法を提供することを目的としたものである。
、トラツズセ20 シダが生じ、このトラップにホール
がトラップされて、正の空間電荷層が形成される。この
ような欠陥は、例えばMOS形半導体装置の電気特性に
重大な影響を与える場合が多い。かつ、このような欠陥
の除去には、通常、高温(150〜400■5 ℃)ア
ニーリングが必要である。つまり、室温附近においては
、欠陥は安定であり、数か月にわたつても、減少する正
の荷電粒子数は、たかだか1×1011/cwl程度で
ある。そこで、実際には、SiO2膜3を高温でアニー
リングし、電子線照射荀 に起因する欠陥を除去してい
る。このように、従来の方法には、アニーリングによる
欠陥の除去という繁雑な工程が必要であるという欠点が
あつた。この発明は、上記の点に鑑みてなされたもので
、電子線照射に起因する被処理基体の損傷を軽減し、’
15かつ電子線照射前の前処理時間を短縮した電子ビー
ム露光方法を提供することを目的としたものである。
第2図はこの発明による電子ビーム露光方式の一実施例
を示す模式断面図である。
を示す模式断面図である。
第2図において、6は試料保持台5の内部に組み込まし
たヒータ、7はヒータ6による加熱温度を制御する温度
精密制御装置である。実施例の方法によれば、ヒータ6
}よび温度精密制御装置7VCより、試料温度は150
〜400℃の温度範囲に卦ける所定の高温度に保たれる
。
たヒータ、7はヒータ6による加熱温度を制御する温度
精密制御装置である。実施例の方法によれば、ヒータ6
}よび温度精密制御装置7VCより、試料温度は150
〜400℃の温度範囲に卦ける所定の高温度に保たれる
。
このようにして、高温に保たれた試料に電子ビーム1が
照射され加工が行われる。この場合、試料が高温に保た
れているため、電子ビーム1により生じた欠陥は、生じ
た直後にアニーリングにより除去される。前述の正の空
間電荷層にシリコンまたはSiO2の伝導帯にある電子
がトラツプされ、正の電荷は消滅するわけである。また
半導体装置製造に卦ける電子ビーム露光は、通常、50
kv以下で行われるため、シリコンまたはSiO2内に
電子ビーム照射による直接の原子変位は起こらず、従つ
て、高温イオン注入時に見られるような、格子不整の集
中による熱焼鈍効率の低下はない。このように、この発
明の方法によれば、欠陥除去のための特別の熱焼工程は
必要なくなるわけである。また、従来の方式では、電子
ビーム露光に必要な前処理として、プリペーキング工程
をおき、電子線用高感度レジスト中の溶剤の除去を行つ
ていた。
照射され加工が行われる。この場合、試料が高温に保た
れているため、電子ビーム1により生じた欠陥は、生じ
た直後にアニーリングにより除去される。前述の正の空
間電荷層にシリコンまたはSiO2の伝導帯にある電子
がトラツプされ、正の電荷は消滅するわけである。また
半導体装置製造に卦ける電子ビーム露光は、通常、50
kv以下で行われるため、シリコンまたはSiO2内に
電子ビーム照射による直接の原子変位は起こらず、従つ
て、高温イオン注入時に見られるような、格子不整の集
中による熱焼鈍効率の低下はない。このように、この発
明の方法によれば、欠陥除去のための特別の熱焼工程は
必要なくなるわけである。また、従来の方式では、電子
ビーム露光に必要な前処理として、プリペーキング工程
をおき、電子線用高感度レジスト中の溶剤の除去を行つ
ていた。
しかし、この発明の方法によれば、試料を試料保持台に
載置した段階で、溶剤のベーキングによる除去が可能で
あり、しかも高真空中であるため、従来のペリベーキン
グ時間に比較して、極端に短い時間にベーキングが完了
し、従つて、電子ビーム照射の前処理時間は、高真空到
達時間がやや遅くなるにせよ、大幅に短縮できる。さら
に、この発明の方法の他の効用としては、レジストの感
度を増加させる働きがある。
載置した段階で、溶剤のベーキングによる除去が可能で
あり、しかも高真空中であるため、従来のペリベーキン
グ時間に比較して、極端に短い時間にベーキングが完了
し、従つて、電子ビーム照射の前処理時間は、高真空到
達時間がやや遅くなるにせよ、大幅に短縮できる。さら
に、この発明の方法の他の効用としては、レジストの感
度を増加させる働きがある。
電子ビーム露光というのは、簡単に言えば、電子線で高
分子鎖を切断し、それによつて高分子レジスト内に分子
量の異なる領域を形成せしめ、分子量の違いによる溶解
度の差を利用して低分子量領域のみを除去し、その結果
により、パターンを形成するものである。ところで、高
分子鎖は一般に高温であるほど切断され易い、従つて、
高温で電子線を照射した場合、低温のときより遥に少な
いドーズ量で高分子鎖が切断できる。言い換えれば、レ
ジストの感度が増加したことになる。この場合、電子線
用レジストの分解能の若干の低下があるにせよ、同一の
パターンを得るのに、ドーズ量を下げ得ること、例えば
、露光時間を短縮できることなどは、電子ビーム露光方
法を大幅に改良するものである。上記の実施例11C}
いては、被処理基体がシリコン基板に絶縁被膜としての
シリコン酸化膜を被膜したものである場合について述べ
たが、シリコン基板に限られるわけでなく、他の半導体
基板であつてもよい。
分子鎖を切断し、それによつて高分子レジスト内に分子
量の異なる領域を形成せしめ、分子量の違いによる溶解
度の差を利用して低分子量領域のみを除去し、その結果
により、パターンを形成するものである。ところで、高
分子鎖は一般に高温であるほど切断され易い、従つて、
高温で電子線を照射した場合、低温のときより遥に少な
いドーズ量で高分子鎖が切断できる。言い換えれば、レ
ジストの感度が増加したことになる。この場合、電子線
用レジストの分解能の若干の低下があるにせよ、同一の
パターンを得るのに、ドーズ量を下げ得ること、例えば
、露光時間を短縮できることなどは、電子ビーム露光方
法を大幅に改良するものである。上記の実施例11C}
いては、被処理基体がシリコン基板に絶縁被膜としての
シリコン酸化膜を被膜したものである場合について述べ
たが、シリコン基板に限られるわけでなく、他の半導体
基板であつてもよい。
また、絶縁被膜もシリコン窒化膜、アルミナ膜などであ
つてもよい。また、絶縁被膜が被着されていない半導体
基板そのものを被処理基体としてもよい。
つてもよい。また、絶縁被膜が被着されていない半導体
基板そのものを被処理基体としてもよい。
さらに、半導体基板に限らず、所定のパターンの電子線
用レジスト膜をマスクとしてエツチングなどを行う他の
材料による被処理基体であつてもよい。
用レジスト膜をマスクとしてエツチングなどを行う他の
材料による被処理基体であつてもよい。
以上詳述したように、この発明による電子ビーム露光方
法においては、被処理基体に電子線用レジスト膜を被着
させた試料を高温に保ちながら上記電子線用レジスト膜
に電子ビームを照射するので、電子ビーム照射時に被処
理基体が受けた損傷が、電子ビーム照射時に軽減される
。
法においては、被処理基体に電子線用レジスト膜を被着
させた試料を高温に保ちながら上記電子線用レジスト膜
に電子ビームを照射するので、電子ビーム照射時に被処
理基体が受けた損傷が、電子ビーム照射時に軽減される
。
従つて特別のアニーリング工程を必要としない。また、
プリペーキング時間を短縮することができる。さらに、
電子線用レジストの感度が増大するので、電子ビーム照
射時間を短縮することができる。それに伴つて、被処理
基体が受ける悪影響を軽減することができる。
プリペーキング時間を短縮することができる。さらに、
電子線用レジストの感度が増大するので、電子ビーム照
射時間を短縮することができる。それに伴つて、被処理
基体が受ける悪影響を軽減することができる。
第1図は従来の電子ビーム露光方法を示す模式断面図、
第2図はこの発明による電子ビーム露光方法の一実施例
を示す模式断面図である。 図において、1は電子ビーム、2は電子線用レジスト膜
、3はSiO2膜、4はシリコン基板、5は試料保持台
、6はヒータ、7は温度精密制御装置である。
第2図はこの発明による電子ビーム露光方法の一実施例
を示す模式断面図である。 図において、1は電子ビーム、2は電子線用レジスト膜
、3はSiO2膜、4はシリコン基板、5は試料保持台
、6はヒータ、7は温度精密制御装置である。
Claims (1)
- 【特許請求の範囲】 1 被処理基体に電子線用レジスト膜が被着された試料
の上記電子線用レジスト膜に電子ビームを照射し現像す
ることにより上記電子線用レジスト膜に所定のパターン
を形成する方法において、上記試料を150〜400℃
の温度範囲における所定温度に保ちながら電子ビームを
照射することを特徴とする電子ビーム露光方法。 2 被処理基体が半導体基板であることを特徴とする特
許請求の範囲第1項記載の電子ビーム露光方法。 3 被処理基体が半導体基板に絶縁被膜が被着されたも
のであり上記絶縁被膜に電子線用レジスト膜が被着され
ていることを特徴とする特許請求の範囲第1項記載の電
子ビーム露光方法。 4 絶縁被膜がシリコン酸化膜であることを特徴とする
特許請求の範囲第3項記載の電子ビーム露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51133580A JPS593847B2 (ja) | 1976-11-05 | 1976-11-05 | 電子ビ−ム露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51133580A JPS593847B2 (ja) | 1976-11-05 | 1976-11-05 | 電子ビ−ム露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5357974A JPS5357974A (en) | 1978-05-25 |
| JPS593847B2 true JPS593847B2 (ja) | 1984-01-26 |
Family
ID=15108122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51133580A Expired JPS593847B2 (ja) | 1976-11-05 | 1976-11-05 | 電子ビ−ム露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593847B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534478A (en) * | 1978-09-01 | 1980-03-11 | Nec Corp | Forming pattern |
| JP2506800B2 (ja) * | 1987-07-31 | 1996-06-12 | 松下電子工業株式会社 | レジストパタ−ンの形成方法 |
-
1976
- 1976-11-05 JP JP51133580A patent/JPS593847B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5357974A (en) | 1978-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106713B1 (ja) | イオン注入フォトレジストを除去するための方法 | |
| JPS6338859B2 (ja) | ||
| JPH0257334B2 (ja) | ||
| JP2000012481A (ja) | イオン注入方法 | |
| WO2017115633A1 (ja) | 感光性樹脂組成物及び半導体デバイス製造方法 | |
| US5858623A (en) | Method for attenuating photoresist layer outgassing | |
| JPS59104127A (ja) | 微細パタ−ン形成方法 | |
| JPS593847B2 (ja) | 電子ビ−ム露光方法 | |
| JP2546690B2 (ja) | 電子ビーム近接効果補償方法 | |
| JPH0546091B2 (ja) | ||
| US4717641A (en) | Method for passivating a semiconductor junction | |
| JPH0210824A (ja) | 電子線レジスト現像方法 | |
| JPS62175739A (ja) | パタ−ン形成方法 | |
| JPS6013432B2 (ja) | Al又はAl合金パタ−ンの形成方法 | |
| JP2001230175A (ja) | パターン形成方法及び電子線露光装置 | |
| JP2782357B2 (ja) | イオン注入方法 | |
| JP2002057151A (ja) | 改質膜の形成方法および形成装置 | |
| JPS6327063A (ja) | 半導体装置の製造方法 | |
| JPH0691185B2 (ja) | 無機誘電薄層の形成方法 | |
| US4954424A (en) | Pattern fabrication by radiation-induced graft copolymerization | |
| JPS6181621A (ja) | 半導体素子の製造装置 | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JPS5984422A (ja) | 半導体装置の製造方法 | |
| JPS5856365A (ja) | 半導体装置の製造方法 | |
| JPS61163635A (ja) | 半導体不純物添加装置 |