JPS593962A - 半導体装置の拡散抵抗の製造方法 - Google Patents
半導体装置の拡散抵抗の製造方法Info
- Publication number
- JPS593962A JPS593962A JP57111503A JP11150382A JPS593962A JP S593962 A JPS593962 A JP S593962A JP 57111503 A JP57111503 A JP 57111503A JP 11150382 A JP11150382 A JP 11150382A JP S593962 A JPS593962 A JP S593962A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffused
- oxide film
- oxidation
- diffused resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体結晶内に不純物の拡散によって作り込
才れた拡散抵抗に関するものであり、バイポーラＩＣ（
集積回路）などの半導体装ＩＷの拡散抵抗の製造方法に
関するものである。
才れた拡散抵抗に関するものであり、バイポーラＩＣ（
集積回路）などの半導体装ＩＷの拡散抵抗の製造方法に
関するものである。
（２）従来技術と間頑点
拡Ｍ、ｌｆ、抗はバイポーラＩＣのバイポーラトランジ
スタを形成する工程を利用して作られておシ、ベース拡
散又はエミッタ拡散のときに拡散抵抗領域が半導体基板
（エヒリキシャル層）内に同時に形成される。
スタを形成する工程を利用して作られておシ、ベース拡
散又はエミッタ拡散のときに拡散抵抗領域が半導体基板
（エヒリキシャル層）内に同時に形成される。
ウォールドエミッタ（ｗａ目ｅｄ ＠ｍ１ｔｔｅｒ ）
タイプのバイポーラトランジスタを製造する場合に、電
極窓を多結晶シリコン膜の遺沢酸化によりセルファライ
ン方式で形成する方法が従来採用されている。このこと
は、例えば、特公昭５５−３８０６３号において提案さ
れている。この製造方法においてもバイポーラトランジ
スと共に拡散抵抗が作られるわけであるが、電極闇以外
の多結晶シリコン膜を酸化する際に、過剰酸化処理を行
なうためにエピタキシャル層内に形成された拡散抵抗領
域にまでＶ累が拡散して一部酸化されてしまう。すなわ
ち、多結晶シリコン膜の選択酸化前の拡散抵抗の状態（
第１図および第２図）がｊ簀化後には第３図に示すよう
になる。第１図において、半導体基板のｎ型エピタキシ
ャル層１内にＰ型拡散抵抗領域２がベース拡散時に形成
されており、このエビタキシャル層１が電極コンタクト
区域Ａ、Ｂ（第２図）を除いて絶縁膜である酸化膜６に
よって被覆され、その上に全面にわたって多結晶シリコ
ン膜４が成形されている。そして、耐酸化膜である窒化
膜５が第２図のように電極コンタクト区域Ａ。
タイプのバイポーラトランジスタを製造する場合に、電
極窓を多結晶シリコン膜の遺沢酸化によりセルファライ
ン方式で形成する方法が従来採用されている。このこと
は、例えば、特公昭５５−３８０６３号において提案さ
れている。この製造方法においてもバイポーラトランジ
スと共に拡散抵抗が作られるわけであるが、電極闇以外
の多結晶シリコン膜を酸化する際に、過剰酸化処理を行
なうためにエピタキシャル層内に形成された拡散抵抗領
域にまでＶ累が拡散して一部酸化されてしまう。すなわ
ち、多結晶シリコン膜の選択酸化前の拡散抵抗の状態（
第１図および第２図）がｊ簀化後には第３図に示すよう
になる。第１図において、半導体基板のｎ型エピタキシ
ャル層１内にＰ型拡散抵抗領域２がベース拡散時に形成
されており、このエビタキシャル層１が電極コンタクト
区域Ａ、Ｂ（第２図）を除いて絶縁膜である酸化膜６に
よって被覆され、その上に全面にわたって多結晶シリコ
ン膜４が成形されている。そして、耐酸化膜である窒化
膜５が第２図のように電極コンタクト区域Ａ。
Ｂの上方に形成されている。酸化処理を施こすと、窒化
膜５に看われてい斤い多結晶シリコン膜が酸化されて二
酸化シリコン膜となり第１図での酸化膜３と一体とかっ
た酸化膜６（第３図）となる。
膜５に看われてい斤い多結晶シリコン膜が酸化されて二
酸化シリコン膜となり第１図での酸化膜３と一体とかっ
た酸化膜６（第３図）となる。
この多結晶シリコンの酸化処理が、多結晶シリコン膜の
膜厚のバラツキを考慮して未酸化のないようにするため
に必ず過剰酸化となっており、第５図に示したように抵
抗拡散領域２の一部が酸化されることになる。このため
に、拡散抵抗の抵抗、値が変動（即ち、上昇）したり、
生産ロット内であるいＣロット間での抵抗値のバラツキ
が生じたりする。
膜厚のバラツキを考慮して未酸化のないようにするため
に必ず過剰酸化となっており、第５図に示したように抵
抗拡散領域２の一部が酸化されることになる。このため
に、拡散抵抗の抵抗、値が変動（即ち、上昇）したり、
生産ロット内であるいＣロット間での抵抗値のバラツキ
が生じたりする。
（３）発明の目的
本発明の目的は、拡散抵抗の抵抗値の変動およびバラツ
キがないようにすることである。
キがないようにすることである。
本発明の別の目的は、拡散抵抗領域の不所望の酸化を防
１卜して拡散抵抗を製造する方法を提案することである
。
１卜して拡散抵抗を製造する方法を提案することである
。
（４）発明の構成
上述の目的が半導体基板内に拡散抵抗領域を形成し、電
極コンタクト区域を除いて酸化膜を形成し、耐酸化膜を
利用して選択酸化によシミ極コンタクトを形成すること
を含んでなる半導体装置の拡散抵抗の製造方法において
、耐酸化膜を少なくとも拡散抵抗領域全体を覆うように
形成する工程を含むことを特徴とする半導体装置の拡散
抵抗の製造方法を提案することによって達成される。
極コンタクト区域を除いて酸化膜を形成し、耐酸化膜を
利用して選択酸化によシミ極コンタクトを形成すること
を含んでなる半導体装置の拡散抵抗の製造方法において
、耐酸化膜を少なくとも拡散抵抗領域全体を覆うように
形成する工程を含むことを特徴とする半導体装置の拡散
抵抗の製造方法を提案することによって達成される。
（５）発明の実施態様
以下添付図に間座し、た実施態様によって本発明をより
眸しく説明する。
眸しく説明する。
第４図、第６図および第７図は本発明に係る製造方法の
工程を説明する拡散抵抗の概略断面図であわ、第、５図
は第４図の平面図である。
工程を説明する拡散抵抗の概略断面図であわ、第、５図
は第４図の平面図である。
第４図に示すように、ｐ （％ｌ、１半導体（シリコン
）基板（図示せず）上に形成したｎ型エピタキシャル層
１１内にＰ型不純物（例えば、砒素）をイオン注入法又
は熱拡散法によって選択的に導入して拡散抵抗領域１２
を形成する。この不純物導入工程は場合によっては図示
していないノ（イボーラ（ＮＰＮ型）トランジスタのベ
ース領域形成のための不純物導入工程でもおる。エピタ
キシャル層１１の上に酸化膜１３を形Ｆｌ！２． Ｌ、
通常のホトエツチング法によりて電極窓を開けて電極コ
ンタクト領域Ｃ，Ｄ（第５図）を表出する。たお、酸化
膜１３ａが比軟的厚いフィールド膜化夛であυ、一方酸
化膜１５ｂが、例えば、イオン注入後のアニールを酸化
性雰囲気で行かったエピタキシャル層１１の熱酸化膜で
あってもよい。酸化膜１５および電極コンタクト領域Ｃ
，Ｄの上にＣＶＤ法によって多結晶シリコン膜１４を形
成する。次に、多結晶シリコン嗅１４を選択酸化するた
めに、耐酸化膜１５をＣＶＤ法で形成し、ホトエツチン
グにて第４図および第５図のようにする。この耐酸化膜
１５は窒化（８１３Ｎ４）膜又はオキシナイトライド（
ＳＩＯＮ）膜であって、少なくとも抵抗拡散領域に全体
を覆う。
）基板（図示せず）上に形成したｎ型エピタキシャル層
１１内にＰ型不純物（例えば、砒素）をイオン注入法又
は熱拡散法によって選択的に導入して拡散抵抗領域１２
を形成する。この不純物導入工程は場合によっては図示
していないノ（イボーラ（ＮＰＮ型）トランジスタのベ
ース領域形成のための不純物導入工程でもおる。エピタ
キシャル層１１の上に酸化膜１３を形Ｆｌ！２． Ｌ、
通常のホトエツチング法によりて電極窓を開けて電極コ
ンタクト領域Ｃ，Ｄ（第５図）を表出する。たお、酸化
膜１３ａが比軟的厚いフィールド膜化夛であυ、一方酸
化膜１５ｂが、例えば、イオン注入後のアニールを酸化
性雰囲気で行かったエピタキシャル層１１の熱酸化膜で
あってもよい。酸化膜１５および電極コンタクト領域Ｃ
，Ｄの上にＣＶＤ法によって多結晶シリコン膜１４を形
成する。次に、多結晶シリコン嗅１４を選択酸化するた
めに、耐酸化膜１５をＣＶＤ法で形成し、ホトエツチン
グにて第４図および第５図のようにする。この耐酸化膜
１５は窒化（８１３Ｎ４）膜又はオキシナイトライド（
ＳＩＯＮ）膜であって、少なくとも抵抗拡散領域に全体
を覆う。
多結晶シリコン膜１４の熱酸化を行なうと、第６図に示
すように耐酸化膜１５に覆われた部分はそのままで、覆
われていなかった部分が酸化膜となυ、その下の酸化膜
１３と一体となって酸化膜１６となる。次に、耐酸化膜
１５をエツチング除失する。
すように耐酸化膜１５に覆われた部分はそのままで、覆
われていなかった部分が酸化膜となυ、その下の酸化膜
１３と一体となって酸化膜１６となる。次に、耐酸化膜
１５をエツチング除失する。
電極および配線となる金属層（好ましくはアルミニウム
ＷＩ）１７を公知の方法（＊空蒸着法、スパン”クリン
グ法など）によって残っている多結晶シリコン１１１４
および酸化膜１６上の全面に形成し、ホトエツチング法
によってＰ′ＪＴ定パターンの電極計よび配線１７にす
る（第７図）。次に、多結晶シリコン膜１４のエツチン
ク除去を行々って電極および配線１７の下のみを残こす
（第７図）。
ＷＩ）１７を公知の方法（＊空蒸着法、スパン”クリン
グ法など）によって残っている多結晶シリコン１１１４
および酸化膜１６上の全面に形成し、ホトエツチング法
によってＰ′ＪＴ定パターンの電極計よび配線１７にす
る（第７図）。次に、多結晶シリコン膜１４のエツチン
ク除去を行々って電極および配線１７の下のみを残こす
（第７図）。
このようにして製作した拡散抵抗は従未方法で間顆とな
った拡散抵抗領域の不ｈ１望の酸化がないので抵抗値の
変動やバラツキがない。
った拡散抵抗領域の不ｈ１望の酸化がないので抵抗値の
変動やバラツキがない。
尚、ウォールドエミッタを形成する為には必ずしも前述
したｐｏｌｙβ１は必要ではない。即ち、べ−ス領域の
バルクＳ１ 単結晶を直接選択酸化してもかまわない
からである。μ体重にはエミッタが酸化膜でとり囲まれ
たいわゆるＯ Ｓ Ｅ（ｏｘｉｄｅｓｕｒｏｕｎｄｅｄ
ｅｍｉｔｔｅｒ ）構造を呈する場合である。
したｐｏｌｙβ１は必要ではない。即ち、べ−ス領域の
バルクＳ１ 単結晶を直接選択酸化してもかまわない
からである。μ体重にはエミッタが酸化膜でとり囲まれ
たいわゆるＯ Ｓ Ｅ（ｏｘｉｄｅｓｕｒｏｕｎｄｅｄ
ｅｍｉｔｔｅｒ ）構造を呈する場合である。
この場合もベース領域の基板Ｓ１ を選択酸化すると
き拡散抵抗上に耐酸化防止膜で保護し不所望の粗化を防
ぐことが必要であり、本発明が有効となる別の実施例を
与えるものである。
き拡散抵抗上に耐酸化防止膜で保護し不所望の粗化を防
ぐことが必要であり、本発明が有効となる別の実施例を
与えるものである。
第１図および第６図は従来の製清工程を説明する拡散抵
抗の概略断面Ｖであり、 第２図は第１図の平面メであゆ、 第４図、爾６図および第７図は本発明にしたがった小、
！造丁捏全訳明する拡散抵抗の概略断面Ｖであり、 第５図は第４図の平面Ｈｖｊである。 １・・・子導体基板゛のエピタキシャル層、２・・・拡
散抵抗領土φ、４・多結晶シリコン換、５・・耐酸化膜
、６・・酸（１１，１１・エピタキシャル層、１２・・
・拡散抵抗領土、１６・・酸化膜、１４・・・多１１９
晶シリコン換、１５・・・耐酸化膜、１６・・酸化膜、
１７・・・電極および配線。 特ｗ！Ｆｌ＋１願人 富士通株式会社 特許Ｌｂ瑣代理人 弁理士 青 木 朗 弁理士西作和之 弁理士内田幸男 弁理士山口昭之 第１図 第３図 第４図 第６図 第７図 ″
抗の概略断面Ｖであり、 第２図は第１図の平面メであゆ、 第４図、爾６図および第７図は本発明にしたがった小、
！造丁捏全訳明する拡散抵抗の概略断面Ｖであり、 第５図は第４図の平面Ｈｖｊである。 １・・・子導体基板゛のエピタキシャル層、２・・・拡
散抵抗領土φ、４・多結晶シリコン換、５・・耐酸化膜
、６・・酸（１１，１１・エピタキシャル層、１２・・
・拡散抵抗領土、１６・・酸化膜、１４・・・多１１９
晶シリコン換、１５・・・耐酸化膜、１６・・酸化膜、
１７・・・電極および配線。 特ｗ！Ｆｌ＋１願人 富士通株式会社 特許Ｌｂ瑣代理人 弁理士 青 木 朗 弁理士西作和之 弁理士内田幸男 弁理士山口昭之 第１図 第３図 第４図 第６図 第７図 ″
Claims (1)
- １ 半導体基板内に拡散抵抗領域を形成し、電極コンタ
クト区間を除いて噛化膜を形成し、耐１−ツ化嘆を利用
して選択ｌ護化によシミ極コンタクトを形成することを
含んで斤る半導体装置の拡散抵抗の製造方法において、
前記耐酸化膜を少なくとも前記拡散抵抗領域全体を覆う
ように形成する工程を含むことを特徴とする半導体装置
の拡散抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111503A JPS593962A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の拡散抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111503A JPS593962A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の拡散抵抗の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593962A true JPS593962A (ja) | 1984-01-10 |
| JPH0325944B2 JPH0325944B2 (ja) | 1991-04-09 |
Family
ID=14562943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111503A Granted JPS593962A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の拡散抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621259A (ja) * | 1985-06-26 | 1987-01-07 | Sharp Corp | 半導体抵抗素子の形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157240A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Semiconductor device |
-
1982
- 1982-06-30 JP JP57111503A patent/JPS593962A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157240A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621259A (ja) * | 1985-06-26 | 1987-01-07 | Sharp Corp | 半導体抵抗素子の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325944B2 (ja) | 1991-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497106A (en) | Semiconductor device and a method of manufacturing the same | |
| US5966606A (en) | Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode | |
| JPH0231504B2 (ja) | ||
| US4039359A (en) | Method of manufacturing a flattened semiconductor device | |
| US4085499A (en) | Method of making a MOS-type semiconductor device | |
| JPS593962A (ja) | 半導体装置の拡散抵抗の製造方法 | |
| US4410375A (en) | Method for fabricating a semiconductor device | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| US5256589A (en) | Method of improving the flatness of wiring layer | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| JP2850639B2 (ja) | 半導体装置 | |
| JPS60195972A (ja) | 半導体装置の製造方法 | |
| JP3219676B2 (ja) | 半導体集積回路、ｍｉｓ型コンデンサの製造方法および半導体集積回路の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS61271871A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS59130469A (ja) | 半導体装置およびその製造方法 | |
| JPS6056284B2 (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH05129427A (ja) | 半導体装置 | |
| JPS6217862B2 (ja) | ||
| JPH0371770B2 (ja) |