JPS6056284B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6056284B2
JPS6056284B2 JP50092874A JP9287475A JPS6056284B2 JP S6056284 B2 JPS6056284 B2 JP S6056284B2 JP 50092874 A JP50092874 A JP 50092874A JP 9287475 A JP9287475 A JP 9287475A JP S6056284 B2 JPS6056284 B2 JP S6056284B2
Authority
JP
Japan
Prior art keywords
substrate
oxide film
region
forming
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50092874A
Other languages
English (en)
Other versions
JPS5216975A (en
Inventor
猛 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP50092874A priority Critical patent/JPS6056284B2/ja
Publication of JPS5216975A publication Critical patent/JPS5216975A/ja
Publication of JPS6056284B2 publication Critical patent/JPS6056284B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特にシリコン半導体基
板表面の酸化膜形成方法に関する。
集積回路等では第1図に示すようにシリコン半。導体基
板(詳しくは該基板上に成長したエピタキシャル層)1
に不純物を拡散してベース領域1aおよびエミッタ領域
lbを形成し、基板1の表面の二酸化ケイ素絶縁膜2に
電極窓2a、2bをあけ、アルミニウムを蒸着してエミ
ッタ電極配線3およびベース電極配線4等を形成すると
いう作業がしばしば行なわれる。絶縁膜2の厚みは厚い
方が配線の耐圧および分布容量などの点で好ましい。し
カル絶縁膜2が厚いと、エッチングして窓開きするとき
第2図に示すようにサイドエッチングにより窓が大きく
なり、またアルミニウムを蒸1着して電極配線を形成す
るとき、絶縁膜2と基板1の表面との間の段差が大きい
ので第3図に示すようにその角部で断線をを生じやすい
。なおRはレジスト膜である。そこで第4図に示すよう
に窓を2段構造にすることが考えられ、この方式だと各
段の段差は半減するので蒸着アルミニウム膜3に断線が
生じにくくなるが、この方式ては窓を2段形状にするた
め大開口および小開口を持つマスク2枚を用いて2度フ
ォトエッチングを行なう必要があり、また小開口を持つ
マスクでの2度目のエッチングのときは最初のエッチン
グにより下地にくぼみができているのでマスクの密着性
が悪く、所望通りの形状の窓を開けにくい等の難点があ
る。
多段構造の代りに窓部にテーパを付ける方法もあるが、
再現性に問題がある。本発明はかゝる点を改善し、厚み
が厚くてしかも上述の如き欠点を持たない半導体装置の
製造方法、特にその絶縁膜の形成方法を提案するもので
ある。
本発明の半導体装置の製造方法は略平らな一導電型半導
体基板表面に選択的にベース拡散用の反対導電型不純物
をデポジットしベース領域を形成する工程と、該基板上
に薄い酸化膜を形成する工程と、該酸化膜上にシリコン
窒化膜を形成しエッチングして該ベース領域上のエミッ
タ電極領域とベース電極領域及びベース領域に隣接する
コレクタ電極領域に該シリコン窒化膜を残す工程と、該
基板を酸化性雰囲気で熱処理し該シリコン窒化膜で覆わ
れない基板表面部分に基板内及び前記ベース領域の基板
表面への垂直方向の接合部に食い込みかつ基板表面上に
盛上る酸化膜を形成する工程と、該シリコン窒化膜を除
去する工程と、該エミッタ電極領域を介してベース領域
中に一導電型不純物を導入し前記酸化膜にぶつかる接合
面を有するエミッタ領域を形成する工程と、前記電極領
域の基板上にコレクタ、ベース、エミッタ電極を形成す
る工程とを含むことを特徴とするが、次に実施例を参照
しながらこれを詳細に説明する。第5図〜第7図に示す
本発明の一実施例では、先ず第5図に示すように、半導
体基板1にベース拡散用p型不純物をデポジットし、次
いで酸化性雰囲気で熱処理する。
11は不純物をデポジットした基板部分を示し、また1
2は熱処理で生成した酸化膜を示す。次にCVD法など
によりシリコン窒化膜(Sl3N4)113を酸化膜1
2上に成長させ、かつこれをフォトエッチングによりパ
タニングして電極窓開きすべき部分の窒化膜を残して他
の部分を除去する。次に再び酸化性雰囲気で熱処理し、
ベース拡散のランニングを兼ねて酸化を行なう。周知の
ように窒化膜は酸化阻止機能を持ち、従つての窒化膜で
覆われた部分のシリコン半導体基板は酸化性雰囲気で熱
処理されても酸化せず、窒化膜で覆われない他の部分の
みが酸化される。またシリコン(Si)が酸化されると
二酸化シリコン(SlO2)が生じるが、このSi<5
Si02の大よその割合はSiが1食われてSiO2が
2生じるといつた関係にあり、この結果第6図に示す如
くSiO2は基板内に食い込んだ長さLとほS゛同じ長
さLだけ基板上へ盛り上る。酸化膜14が第6図に示す
如く基板内へ半分食い込み、基板上へ半分突出して形成
されるということは、前述の絶縁膜を厚くしかも蒸着金
属膜に断線を生じさせないようにするのに極めて好都合
である。
即ち図面から明らかなように絶縁膜の厚みはユてあるの
に対し電極窓部の段差はその半分のLで済み、従つて断
線に対しては第4図に示した2段型のものと同様であり
、しかも第4図のもののようにフォトエッチングを2度
行ない、2度目のエッチングではマスクを密着させにく
く、かつ電極窓部が広くなつて集積度が落ちるという様
な問題はない。酸化膜14を第6図に示すように形成し
たら次は煮沸燐酸によりエッチングして窒化膜13を除
き、然るのち酸化膜を全面にわたつてエッチングして基
板表面が露出するまで窒化膜13の下の酸化膜12を除
去する。
こうして第7図に示す状態になり、電極窓開きされた酸
化膜14の該窓14a,14b,14cから基板1の表
面が露出する。次はエミッタ拡散工程に入り、窓14c
を通してn型不純物を拡散してエミッタ領域1bを作り
、この拡散工程で生じた表面酸化膜を除き、アルミニウ
ム膜15をパタニングしてコレクタ、ベース、エミッタ
各電極およびその配線部を形成する。
第5図に示す工程で基板表面に酸化膜 (SiO2)12を形成したのは、窒化膜13を基板1
の表面に直接被着させるとこれを除去するとき基板表面
にダメージを与えるので、これを防止するためである。
従つて酸化膜12はダメージ防止が可能な程度に薄くて
よく、例えば500〜1000A程度でよい。なお窒化
膜13の厚みは1500〜2500A程度、酸化膜14
の厚みは5000Aで段差つまり基板表面からの突出高
さは2000A程度である。また窒化膜(Si3N,)
13のエッチング液には既知の熱リン酸を、酸化膜(S
iO2)12のエッチング液にはフッ酸を用いる。以上
の説明から明らかなように本発明ではシリコン半導体基
板表面の酸化膜つまり絶縁膜を、その半分は基板内に食
い込ませ、残りの半分のみをノ基板上に突出させて形成
するので、電極窓部の段差が半減して電極配線の断線を
防止でき、しかも絶縁膜それ自体は厚いので該絶縁膜上
の配線の耐圧向上および分布容量の減少を図ることがで
きる。
上記実施例で窒化膜13は酸化阻止機能を持つマスク層
として用いられている。
また酸化膜14を成長させる工程は単独で行なつてもよ
いが、上記実施例のようにベース拡散などの他の工程を
兼ねて行なうと工程を簡素化することができる。
【図面の簡単な説明】 第1図は代表的な集積回路の一部を示す断面図、第2図
はサイドエッチングの説明用断面図、第3図は断線を説
明する断面図、第4図はこれを防止する二段構造の窓部
の断面図、第5図〜第7図は本発明の製造方法を説明す
る工程図である。

Claims (1)

    【特許請求の範囲】
  1. 1 略平らな一導電型半導体基板表面に選択的にベース
    拡散用の反対導電型不純物をデポジットしベース領域を
    形成する工程と、該基板上に薄い酸化膜を形成する工程
    と、該酸化膜上にシリコン窒化膜を形成しエッチングし
    て該ベース領域上のエミッタ電極領域とベース電極領域
    及び該ベース領域に隣接するコレクタ電極領域に該シリ
    コン窒化膜を残す工程と、該基板を酸化性雰囲気で熱処
    理し該シリコン窒化膜で覆われない基板表面部分に基板
    内及び前記ベース領域の基板表面への垂直方向の接合部
    に食い込みかつ基板表面上盛上る酸化膜を形成する工程
    と、該シリコン窒化膜を除去する工程と、該エミッタ電
    極領域を介してベース領域中に一導電型不純物を導入し
    前記酸化膜にぶつかる接合面を有するエミッタ領域を形
    成する工程と、前記電極領域の基板上にコレクタ、ベー
    ス、エミッタ電極を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
JP50092874A 1975-07-30 1975-07-30 半導体装置の製造方法 Expired JPS6056284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50092874A JPS6056284B2 (ja) 1975-07-30 1975-07-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50092874A JPS6056284B2 (ja) 1975-07-30 1975-07-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5216975A JPS5216975A (en) 1977-02-08
JPS6056284B2 true JPS6056284B2 (ja) 1985-12-09

Family

ID=14066574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50092874A Expired JPS6056284B2 (ja) 1975-07-30 1975-07-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6056284B2 (ja)

Also Published As

Publication number Publication date
JPS5216975A (en) 1977-02-08

Similar Documents

Publication Publication Date Title
JPS6347337B2 (ja)
US5966606A (en) Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode
JPS5836499B2 (ja) 2層マスクを用いた半導体デバイスの製造方法
EP0078501A2 (en) Transistor-like semiconductor device and method of producing the same
JPS5852339B2 (ja) 半導体装置の製造方法
US4696095A (en) Process for isolation using self-aligned diffusion process
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JP2668528B2 (ja) 半導体装置の製造方法
JPH0313745B2 (ja)
JP3236929B2 (ja) 半導体装置およびその製造方法
JPH0230124A (ja) 半導体装置の製造方法
JPS6037614B2 (ja) 半導体装置の製造方法
JPH04142777A (ja) ゲート電極又は配線の形成方法
JPS5942979B2 (ja) 半導体装置の製造方法
JPS6117143B2 (ja)
JP2849287B2 (ja) 半導体装置の製造方法
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPH061785B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPH05175220A (ja) 半導体装置,およびその製造方法
JPS63170922A (ja) 配線方法
JPS5882537A (ja) 半導体装置
JPS5980968A (ja) 半導体集積回路装置の製造方法
JPH0267728A (ja) 素子分離用酸化膜の形成方法
JPS61124149A (ja) 半導体装置およびその製造方法