JPS594015A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS594015A JPS594015A JP57113144A JP11314482A JPS594015A JP S594015 A JPS594015 A JP S594015A JP 57113144 A JP57113144 A JP 57113144A JP 11314482 A JP11314482 A JP 11314482A JP S594015 A JPS594015 A JP S594015A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- silicon
- forming
- electrode window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置及びその製造方法にががり、特に金
属電極と半導体領域とのコンタクトの改良に関する。
属電極と半導体領域とのコンタクトの改良に関する。
（２）技術の背景
一般に半導体装置及びその製造方法においてシリコン基
板上に形成した半導体領域と金属電極（配線）間のコン
タクトは絶縁層に形成した電極窓に直接アルミニウム（
Ａ１）等の金属配線を蒸着またはスパツクしている。
板上に形成した半導体領域と金属電極（配線）間のコン
タクトは絶縁層に形成した電極窓に直接アルミニウム（
Ａ１）等の金属配線を蒸着またはスパツクしている。
いま、絶縁層としてＰＳＧを用いて電極窓を構成し、そ
の電極窓内にＡβを直接パターニングする場合に電極窓
の形状が滑らかでないと金属配線とのコンタクトが悪く
なるだけでなく、ＰＳＧ中のＰを基板に拡散させる必要
からメルト工程を設けて上記二つの問題を解決していた
。
の電極窓内にＡβを直接パターニングする場合に電極窓
の形状が滑らかでないと金属配線とのコンタクトが悪く
なるだけでなく、ＰＳＧ中のＰを基板に拡散させる必要
からメルト工程を設けて上記二つの問題を解決していた
。
しかし、このような二つのファクタを１つのメルト工程
で同時にコントロールすることばＰＳＧのＰ濃度等の問
題から難しくこれらを簡単にコントロールできるような
半導体装置及びその製造方法が要望されていた。
で同時にコントロールすることばＰＳＧのＰ濃度等の問
題から難しくこれらを簡単にコントロールできるような
半導体装置及びその製造方法が要望されていた。
（３）従来技術と問題点
第１図（Δ）〜（１）は従来の半導体装置及び３その製
造方法を示すものである。
造方法を示すものである。
第１図（Δ）において、■は例えばＰ型のシリコン基板
で該基板上に初期の二酸化シリコン層（ＳｉＯ２）２が
形成される。
で該基板上に初期の二酸化シリコン層（ＳｉＯ２）２が
形成される。
次いで（Ｂ）に示すように窒化シリコン（ＳｉＮ）層３
をＣＶ Ｄ （Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐ
ｏｓｉｔｉｏｎ）で形成し、マスク状のパターンに従っ
てフォトリソグラフィ技術で選択的にＳｉＮ層３を除去
し、（Ｃ）に示すようにフィルド酸化がなされてＳｉＮ
層３の除去された部分に厚い二酸化シリコン１ｉ（Ｓｉ
０２）を約７０００八属に形成される。
をＣＶ Ｄ （Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐ
ｏｓｉｔｉｏｎ）で形成し、マスク状のパターンに従っ
てフォトリソグラフィ技術で選択的にＳｉＮ層３を除去
し、（Ｃ）に示すようにフィルド酸化がなされてＳｉＮ
層３の除去された部分に厚い二酸化シリコン１ｉ（Ｓｉ
０２）を約７０００八属に形成される。
次に（Ｄ＞に示すように厚いＳｉＯ２層のみを残しゲー
ト酸化膜８を形成して例えばホウ素等のＰ型ドーパント
がイオン注入（Ｉ Ｉ）されてゲート酸化膜８上を通り
抜けてホウ素がシリコン基板に導入される。
ト酸化膜８を形成して例えばホウ素等のＰ型ドーパント
がイオン注入（Ｉ Ｉ）されてゲート酸化膜８上を通り
抜けてホウ素がシリコン基板に導入される。
次に（Ｅ）に示すようにソース、ドレインの半導体領域
６．７部分のゲート酸化膜８を除去してＮ型の不純物を
拡散させるために残ったゲート酸化膜８上に多結晶シリ
コン９を堆積させてパターン形成する。
６．７部分のゲート酸化膜８を除去してＮ型の不純物を
拡散させるために残ったゲート酸化膜８上に多結晶シリ
コン９を堆積させてパターン形成する。
次に（Ｆ）のようにゲート酸化膜８上の多結晶シリコン
９を酸化させて二酸化シリコン屓１ｏを形成する。
９を酸化させて二酸化シリコン屓１ｏを形成する。
更に（Ｇ）に示すようにＰ Ｓ Ｇ１１ｌを全面に堆積
させてソース、ドレインの半導体領域６．７の上部に電
極窓１２．１３を形成する。
させてソース、ドレインの半導体領域６．７の上部に電
極窓１２．１３を形成する。
この部分の拡大側断面図を（Ｈ）に示すが電極窓１２．
１３は（′Ｈ）に示すようにＰＳＧ層表面から半導体領
域６，７までを急峻に形成すると次の工程（Ｉ）で形成
するアルミニウム（Ａｌ）１４のスパッタ等で半導体領
域での接触が悪くなり、Ａｌと金属配線のなじみを悪く
する。そこでメルト工程を付加して（Ｈ）の電極窓１２
． １３に点線で示すようにＰＳＧ層ＩＩを溶解させて
スロープを滑らかにすることが要求される。しかし、こ
のメルト工程はＰＳＧｉｉを溶解させてスロープを滑ら
かにするときＰＳＧ中に含まれるＰの濃度に大きく左右
され、Ｐの濃度を高くしないと滑らかなスロープが得に
くく、Ｐの濃度を高めるとΔρの配線１４がＰによって
腐食される。
１３は（′Ｈ）に示すようにＰＳＧ層表面から半導体領
域６，７までを急峻に形成すると次の工程（Ｉ）で形成
するアルミニウム（Ａｌ）１４のスパッタ等で半導体領
域での接触が悪くなり、Ａｌと金属配線のなじみを悪く
する。そこでメルト工程を付加して（Ｈ）の電極窓１２
． １３に点線で示すようにＰＳＧ層ＩＩを溶解させて
スロープを滑らかにすることが要求される。しかし、こ
のメルト工程はＰＳＧｉｉを溶解させてスロープを滑ら
かにするときＰＳＧ中に含まれるＰの濃度に大きく左右
され、Ｐの濃度を高くしないと滑らかなスロープが得に
くく、Ｐの濃度を高めるとΔρの配線１４がＰによって
腐食される。
さらに、メルト工程でＰを拡散させる機能も合せ持つた
めにＰ濃度とメルト時間を上手にコントロールして拡散
層へのＰの拡散量とメルトの形状を定めなければならず
ｐＨ度を厳密に規定しなりればならずメルト時間もＰ濃
度に応じた時間を定めなければならないのでこれらの規
定が難しい欠点を有していた。
めにＰ濃度とメルト時間を上手にコントロールして拡散
層へのＰの拡散量とメルトの形状を定めなければならず
ｐＨ度を厳密に規定しなりればならずメルト時間もＰ濃
度に応じた時間を定めなければならないのでこれらの規
定が難しい欠点を有していた。
（４）発明の目的
本発明は上記従来の欠点に鑑み、電極窓のステップ形状
をスロープ状にすることなく、且つ拡散層のＰの深さコ
ントロールを電極窓のステップ型状を考慮に入れずに条
件出しができるようにした半導体装置及びその製造方法
を提供することを目的とするものである。
をスロープ状にすることなく、且つ拡散層のＰの深さコ
ントロールを電極窓のステップ型状を考慮に入れずに条
件出しができるようにした半導体装置及びその製造方法
を提供することを目的とするものである。
（５）発明の構成
そしてこの目的は本発明によれば、シリコン基板に半導
体領域を形成し、該半導体領域上に形成した絶縁層に電
極窓を設は該電極窓内に多結晶シリコンを単結晶化した
シリコンを設け、該単結晶シリコンを介してアルミニウ
ム等の金属電極を設けてなることを特徴とする半導体装
置を提供することによって達成される。
体領域を形成し、該半導体領域上に形成した絶縁層に電
極窓を設は該電極窓内に多結晶シリコンを単結晶化した
シリコンを設け、該単結晶シリコンを介してアルミニウ
ム等の金属電極を設けてなることを特徴とする半導体装
置を提供することによって達成される。
（６）発明の実施例
以下本発明の実施例を第１図の（Ａ）〜（Ｇ）。
（ｈ）、 （ｉ）、 （ｊ）について説明する。
第１図の（Ａ）〜（Ｇ）は従来の工程と同一であるので
重複説明を省略するも（Ｇ）に示すようにＰＳＧ層１１
に形成した電極窓１２．１３上に〔第１図（ｈ）に拡大
図を示す〕多結晶シリコン層１５をＣＶＤ方等で（ｉ）
１７）如＜ ４０００−５０００人厚ニへ属し、該多
結晶シリコン層１５上よりレーザ（１０〜１５Ｗの連続
波アルゴンレーザ）を照射して多結晶シリコン層をメル
トさせることで電極窓１２． １３内に多結晶シリコン
１５が熔解して流れ込むと同時に基板１に接した面から
単結晶化が進んで第１図（ｊ）に示すように電極窓１２
． １３内に単結晶シリコン１７゜１７が形成される。
重複説明を省略するも（Ｇ）に示すようにＰＳＧ層１１
に形成した電極窓１２．１３上に〔第１図（ｈ）に拡大
図を示す〕多結晶シリコン層１５をＣＶＤ方等で（ｉ）
１７）如＜ ４０００−５０００人厚ニへ属し、該多
結晶シリコン層１５上よりレーザ（１０〜１５Ｗの連続
波アルゴンレーザ）を照射して多結晶シリコン層をメル
トさせることで電極窓１２． １３内に多結晶シリコン
１５が熔解して流れ込むと同時に基板１に接した面から
単結晶化が進んで第１図（ｊ）に示すように電極窓１２
． １３内に単結晶シリコン１７゜１７が形成される。
次に単結晶シリコン１７． １７を介してＡ７！の金属
配線１８をスパッタまたは蒸着等で形成することで単結
晶シリコン１７． １７とＡｊｌ！の金属配線は合金化
されて良くコンタクトをとることができる。
配線１８をスパッタまたは蒸着等で形成することで単結
晶シリコン１７． １７とＡｊｌ！の金属配線は合金化
されて良くコンタクトをとることができる。
また、上記実施例では多結晶シリコン１５をノンドープ
で説明したがドープした結晶シリコンを用いれば抵抗を
小さく選択して置けば結晶化した単結晶シリコン１７．
１７部分の抵抗も小さく選択出来て抵抗値を１５〜１
７Ω程度に選ぶことも出来る。
で説明したがドープした結晶シリコンを用いれば抵抗を
小さく選択して置けば結晶化した単結晶シリコン１７．
１７部分の抵抗も小さく選択出来て抵抗値を１５〜１
７Ω程度に選ぶことも出来る。
更に、金属配線を施す工程の・前に従来技術のようなメ
ルト工程を入れれば拡散層へのＰの深さのコントロール
のみを行うようにして電極窓のステップ形状を考慮に入
れる必要がなくなる。また、本発明は上記した実施例の
ＭＯ３型ＦＥＴのみに限らず他の半導体装置に適用し得
ることは明らかである。
ルト工程を入れれば拡散層へのＰの深さのコントロール
のみを行うようにして電極窓のステップ形状を考慮に入
れる必要がなくなる。また、本発明は上記した実施例の
ＭＯ３型ＦＥＴのみに限らず他の半導体装置に適用し得
ることは明らかである。
（７）発明の効果
以上、詳細に説明したように本発明によれば、ＰＳＧ等
の絶縁層に形成した電極窓に埋め込まれた単結晶シリコ
ンが直接Ａｎ配線と接するために電極窓のステップ形状
をスロープとする必要がないのでメルト工程ではＰの拡
散層の深さコントロールのみを行うようにすればよいの
で制御が極めて容易になる特徴を有する。
の絶縁層に形成した電極窓に埋め込まれた単結晶シリコ
ンが直接Ａｎ配線と接するために電極窓のステップ形状
をスロープとする必要がないのでメルト工程ではＰの拡
散層の深さコントロールのみを行うようにすればよいの
で制御が極めて容易になる特徴を有する。
第１図の（Ａ）乃至（Ｉ）は従来の半導体装置の製造工
程を示ず側断面図、第１図の（Ａ）乃至（Ｇ）、及び（
ｈ）〜（ｊ）は本発明の半導体装置の製造工程を示す側
断面図である。 １・・・基板、 ２・・・二酸化シリコン層、４・・・
フィルド酸化膜、 ６２．７・・・半導体領域、 ８・
・・ゲート酸化膜、 １１・・・ＰＳＧ層、 １２．１
３・・・電極窓、 １５・・・多結晶シリコン層、 １
７・・・単結晶シリコン。 特許出願人 富士通株式会社 ７ 手続補正書（方式） 昭和５７年ｌＯ月λｇ日 １、事件の表示 昭和５７年 特 許 願 第１１３１４，１号２、発明
の名称 半導体装置及びその製造方法 ３、補正をする者 事件との関係 特許出願人 １フ７τ ン １１ハう り ｌＩ ブ ？” Ｉｊ住
所 神奈川県用崎市中原区上小田中１０１５番地名称
ｉ午菰株式会社 代表者 山本卓眞 ４、代理人の２１１ ｍ ＜ ｏ４４＞ ７７７−１１
１１ ＜内線２６３０）住所 神奈川県用崎市中原区
上小田中１０１５番地昭和５７年９月９日（発送日 昭
和５７年９月２８日）明 ｍ 書 １、発明の名称 半導体装置及びその製造方法 ２、特許請求の範囲 （１）シリコン基板に半導体領域を形成し該半導体領域
上に形成した絶縁層に電極窓を設け、該電極窓内に多結
晶シリコンを単結晶化したシリコンを設け、該単結晶シ
リコンを介してアルミニウム等の金属電極を設けてなる
ことを特徴とする半導体装置。 （２）シリコン基板上に半導体領域を形成する工程と、
該半導体領域上にＰＳＧ等の絶縁層を形成する工程と、
該絶縁層に電極窓を形成する工程と、該電極窓内に多結
晶シリコンを形成する工程と、該多結晶シリコンに熱線
を照射する工程と、該単結晶化したシリコン上に金属電
極を形成する工程を有することを特徴とする半導体装置
の製造方法。 ３、発明の詳細な説明 （１）発明の技術分野 本発明は半導体装置及びその製造方法に係り、特に金属
電極と半導体領域上ｌコンタクトの改良に関する。 （２）技術の背景 一般に半導体装置及びその製造方法においてシリコン基
板上に形成した半導体領域と金属電極（配線）間のコン
タクトは絶縁層に形成した電極窓に直接アルミニウム（
Ａ７！＞等の金属配線を蒸着またはスパツクしている。 いま、絶縁層としてＰＳＧを用いて電極窓を構成し、そ
の電極窓内にＡｌを直接パターニングする場合に電極窓
の形状が滑らかでないと金属配線とのコンタクトが悪く
なるだけでなく、ＰＳＧ中のＰを基板に拡散させる必要
からメルト工程を設けて上記二つの問題を解決していた
。 しかし、このような二つのファクタを１つのメ
゛ルト工程で同時にコントロールすることはＰＳＧのＰ
濃度等の問題から難しくこれらを簡単にコントロールで
きるような半導体装置及びその製造方法が要望されてい
た。 （３）従来技術と問題点 第１図（Δ）〜（１）は従来の半導体装置及びその製造
方法を示すものである。 第１図（八）において、■は例えばＰ型のシリコン基板
で該基板上に初期の二酸化シリコン層（ＳｉＯ２）２が
形成される。 次いで（Ｂ）に示すように窒化シリコン（ＳｉＮ）［３
をＣＶ Ｄ （Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐ
ｏｓｉｔｉｏｎ）で形成し、マスク状のパターンに従っ
てフォトリソグラフィ技術で選択的にＳｉＮ層３を除去
し、（Ｃ）に示すようにフィルド酸化がなされてＳｉＮ
層３の除去された部分に厚い二酸化シリコンＪ＊（Ｓｉ
Ｏ２）を約７０００八属に形成される。 次に（Ｄ）に示すように厚い５ｉ０２Ｎのみを残しゲー
ト酸化膜８を形成して例えばホウ素等のＰ型ドーパント
がイオン注入（Ｉ Ｉ）されてゲート酸化膜８上を通り
抜けてホウ素がシリコン基板に導入される。 次に（Ｅ）に、示すようにソース、ドレインの半導体領
域６．７部分のゲート酸化膜８を除去してＮ型の不純物
を拡散させるために残ったゲート酸化膜８上に多結晶シ
リコン９を堆積させてパターン形成する。 次に（Ｆ）のようにゲート酸化膜８上の多結晶シリコン
９を酸化させて二酸化シリコン層１０を形成する。 さらに（Ｇ）に示すようにＰＳＧ屓１１を全面に堆積さ
せてソース、ドレインの半導体領域６，７の上部に電極
窓１２．１３を形成する。 この部分の拡大側断面図を（Ｈ）に示すが電極窓１２．
１３は（Ｈ）に示すようにＰＳＧ層表面から半導体領域
６，７までを急峻に形成すると次の工程（１）で形成す
るアルミニウム（Ａ４）１４のスパッタ等で半導体領域
での接触が悪くなり、Ａβと金属配線のなじみを悪くす
る。そこでメルト工程を付加して（Ｈ）の電極°窓１２
． １３に点線で示すようにＰＳＧ層１１を熔解させて
スロープを滑らかにすることが要求される。しかし、こ
のメルト工程はＰＳＧ屓を熔解させてスロープを滑らか
にするときＰＳＧ中に含まれるＰの濃度に大きく左右さ
れ、Ｐの濃度を高くしないと滑らかなスロープが得にく
く、Ｐの濃度を高めると八βの配線１４がＰによって腐
食される。 さらに、メルト工程でＰを拡散させる機能も合せ持つた
めにＰ１Ｊ１度とメルト時間を上手にコントロールして
拡散層へのＰの拡散量とメルトの形状を定めなければな
らずＰ濃度を厳密に規定しなければならずメルト時間も
Ｐａ度に応じた時間を定めなければならないのでこれら
の規定が難しい欠点を有しζいた。 （４）発明の目的 本発明は上記従来の欠点に鑑み、電極窓のステップ形状
をスロープ状にすることなく、且つ拡散層のＰの深さコ
ントロールを電極窓のステップ型状を考慮に入れずに条
件出しができるようにした半導体装置及びその製造方法
を提供することを目的とするものである。 （５）発明の構成 そしてこの目的は本発明によれば、シリコン基板に半導
体領域を形成し、該半導体領域上に形成した絶縁層に電
極窓を設は該電極窓内に多結晶シリコンを単結晶化した
シリコンを設け、該単結晶シリコンを介してアルミニウ
ム等の金属電極を設けてなることを特徴とする半導体装
置を提供することによって達成される。 （６）発明の実施例 以下本発明の実施例を第１図の（Δ）〜（Ｇ）。 （Ｊ）、 （Ｋ）、 （Ｌ）について説明する。 第１図の（Ａ）〜（Ｇ）は従来の工程と同一であるので
重複説明を省略するも（Ｇ）に示ずようにＰＳＧＪｉｉ
ｌｌに形成した電極窓１２．１３上に〔第１図（Ｊ）に
拡大図を示す〕多結晶シリコン層１５をＣＶＤ方等で（
Ｋ）の如＜ ４０００〜５０００人厚に形成し、該へ属
晶シリコン層１５上よりレーザ（１０〜１５Ｗの連続波
アルゴンレーザ）を照射して多結晶シリコン層をメルト
させることで電極窓１２． １３内に多結晶シリコン１
５が溶解して流れ込むと同時に基板１に接した面から単
結晶化が進んで第１図（Ｌ）に示すように電極窓１２．
１３内に単結晶シリコン１７゜１７が形成される。次
に単結晶シリコン１７．１７を介して八ｌの金属配線１
８をスパッタまたは蒸着等で形成することで単結晶シリ
コン１７． １７とＡｊ２の金属配線は合金化されて良
くコンタクトをとることができる。 また、上記実施例では多結晶シリコン１５をノンドープ
で説明したがドープした結晶シリコンを用いれば抵抗を
小さく選択して置けば結晶化した単結晶シリコン１７．
１７部分の抵抗も小さく選択出来て抵抗値を１５〜１７
Ω程度に選ぶことも出来る。 更に、金属配線を施す工程の前に従来技術のようなメル
ト工程を入れれば拡散層へのＰの深さのコントロールの
みを行うようにして電極窓のステップ形状を考慮に入れ
る必要がなくなる。また、本発明は上記した実施例のＭ
Ｏ３型ＦＥＴのみに限らず他の半導体装置に適用し得る
ことは明らかである。 （７）発明の効果 以上、詳細に説明したように本発明によれば、ＰＳＧ等
の絶縁層に形成した電極窓に埋め込まれた単結晶シリコ
ンが直接Ａ１配線と接するために電極窓のステップ形状
をスロープとする必要がないのでメルト工程でばＰの拡
散層の深さコンＩ・ロールのみを行うようにすればよい
ので制御が極めて容易になる特徴を有する。 ４、図面の簡単な説明 第１図の（Ａ）乃至（Ｉ）は従来の半導体装置の製造工
程を示す側断面図、第１図の（Ａ）乃至（Ｇ）、及び（
Ｊ）〜（Ｌ）は本発明の半導体装置の製造工程を示す側
断面図である。 ■・・・基板、 ２・・・二酸化シリコン層、４・・・
フィルド酸化膜、 ６，７・・・半導体領域、 ８・・
・ゲート酸化膜、 １１・・・１） Ｓ Ｇ層、 １２
．１３・・・電極窓、 Ｉ５・・・多結晶シリコン層、
１７・・・単結晶シリコン。
程を示ず側断面図、第１図の（Ａ）乃至（Ｇ）、及び（
ｈ）〜（ｊ）は本発明の半導体装置の製造工程を示す側
断面図である。 １・・・基板、 ２・・・二酸化シリコン層、４・・・
フィルド酸化膜、 ６２．７・・・半導体領域、 ８・
・・ゲート酸化膜、 １１・・・ＰＳＧ層、 １２．１
３・・・電極窓、 １５・・・多結晶シリコン層、 １
７・・・単結晶シリコン。 特許出願人 富士通株式会社 ７ 手続補正書（方式） 昭和５７年ｌＯ月λｇ日 １、事件の表示 昭和５７年 特 許 願 第１１３１４，１号２、発明
の名称 半導体装置及びその製造方法 ３、補正をする者 事件との関係 特許出願人 １フ７τ ン １１ハう り ｌＩ ブ ？” Ｉｊ住
所 神奈川県用崎市中原区上小田中１０１５番地名称
ｉ午菰株式会社 代表者 山本卓眞 ４、代理人の２１１ ｍ ＜ ｏ４４＞ ７７７−１１
１１ ＜内線２６３０）住所 神奈川県用崎市中原区
上小田中１０１５番地昭和５７年９月９日（発送日 昭
和５７年９月２８日）明 ｍ 書 １、発明の名称 半導体装置及びその製造方法 ２、特許請求の範囲 （１）シリコン基板に半導体領域を形成し該半導体領域
上に形成した絶縁層に電極窓を設け、該電極窓内に多結
晶シリコンを単結晶化したシリコンを設け、該単結晶シ
リコンを介してアルミニウム等の金属電極を設けてなる
ことを特徴とする半導体装置。 （２）シリコン基板上に半導体領域を形成する工程と、
該半導体領域上にＰＳＧ等の絶縁層を形成する工程と、
該絶縁層に電極窓を形成する工程と、該電極窓内に多結
晶シリコンを形成する工程と、該多結晶シリコンに熱線
を照射する工程と、該単結晶化したシリコン上に金属電
極を形成する工程を有することを特徴とする半導体装置
の製造方法。 ３、発明の詳細な説明 （１）発明の技術分野 本発明は半導体装置及びその製造方法に係り、特に金属
電極と半導体領域上ｌコンタクトの改良に関する。 （２）技術の背景 一般に半導体装置及びその製造方法においてシリコン基
板上に形成した半導体領域と金属電極（配線）間のコン
タクトは絶縁層に形成した電極窓に直接アルミニウム（
Ａ７！＞等の金属配線を蒸着またはスパツクしている。 いま、絶縁層としてＰＳＧを用いて電極窓を構成し、そ
の電極窓内にＡｌを直接パターニングする場合に電極窓
の形状が滑らかでないと金属配線とのコンタクトが悪く
なるだけでなく、ＰＳＧ中のＰを基板に拡散させる必要
からメルト工程を設けて上記二つの問題を解決していた
。 しかし、このような二つのファクタを１つのメ
゛ルト工程で同時にコントロールすることはＰＳＧのＰ
濃度等の問題から難しくこれらを簡単にコントロールで
きるような半導体装置及びその製造方法が要望されてい
た。 （３）従来技術と問題点 第１図（Δ）〜（１）は従来の半導体装置及びその製造
方法を示すものである。 第１図（八）において、■は例えばＰ型のシリコン基板
で該基板上に初期の二酸化シリコン層（ＳｉＯ２）２が
形成される。 次いで（Ｂ）に示すように窒化シリコン（ＳｉＮ）［３
をＣＶ Ｄ （Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐ
ｏｓｉｔｉｏｎ）で形成し、マスク状のパターンに従っ
てフォトリソグラフィ技術で選択的にＳｉＮ層３を除去
し、（Ｃ）に示すようにフィルド酸化がなされてＳｉＮ
層３の除去された部分に厚い二酸化シリコンＪ＊（Ｓｉ
Ｏ２）を約７０００八属に形成される。 次に（Ｄ）に示すように厚い５ｉ０２Ｎのみを残しゲー
ト酸化膜８を形成して例えばホウ素等のＰ型ドーパント
がイオン注入（Ｉ Ｉ）されてゲート酸化膜８上を通り
抜けてホウ素がシリコン基板に導入される。 次に（Ｅ）に、示すようにソース、ドレインの半導体領
域６．７部分のゲート酸化膜８を除去してＮ型の不純物
を拡散させるために残ったゲート酸化膜８上に多結晶シ
リコン９を堆積させてパターン形成する。 次に（Ｆ）のようにゲート酸化膜８上の多結晶シリコン
９を酸化させて二酸化シリコン層１０を形成する。 さらに（Ｇ）に示すようにＰＳＧ屓１１を全面に堆積さ
せてソース、ドレインの半導体領域６，７の上部に電極
窓１２．１３を形成する。 この部分の拡大側断面図を（Ｈ）に示すが電極窓１２．
１３は（Ｈ）に示すようにＰＳＧ層表面から半導体領域
６，７までを急峻に形成すると次の工程（１）で形成す
るアルミニウム（Ａ４）１４のスパッタ等で半導体領域
での接触が悪くなり、Ａβと金属配線のなじみを悪くす
る。そこでメルト工程を付加して（Ｈ）の電極°窓１２
． １３に点線で示すようにＰＳＧ層１１を熔解させて
スロープを滑らかにすることが要求される。しかし、こ
のメルト工程はＰＳＧ屓を熔解させてスロープを滑らか
にするときＰＳＧ中に含まれるＰの濃度に大きく左右さ
れ、Ｐの濃度を高くしないと滑らかなスロープが得にく
く、Ｐの濃度を高めると八βの配線１４がＰによって腐
食される。 さらに、メルト工程でＰを拡散させる機能も合せ持つた
めにＰ１Ｊ１度とメルト時間を上手にコントロールして
拡散層へのＰの拡散量とメルトの形状を定めなければな
らずＰ濃度を厳密に規定しなければならずメルト時間も
Ｐａ度に応じた時間を定めなければならないのでこれら
の規定が難しい欠点を有しζいた。 （４）発明の目的 本発明は上記従来の欠点に鑑み、電極窓のステップ形状
をスロープ状にすることなく、且つ拡散層のＰの深さコ
ントロールを電極窓のステップ型状を考慮に入れずに条
件出しができるようにした半導体装置及びその製造方法
を提供することを目的とするものである。 （５）発明の構成 そしてこの目的は本発明によれば、シリコン基板に半導
体領域を形成し、該半導体領域上に形成した絶縁層に電
極窓を設は該電極窓内に多結晶シリコンを単結晶化した
シリコンを設け、該単結晶シリコンを介してアルミニウ
ム等の金属電極を設けてなることを特徴とする半導体装
置を提供することによって達成される。 （６）発明の実施例 以下本発明の実施例を第１図の（Δ）〜（Ｇ）。 （Ｊ）、 （Ｋ）、 （Ｌ）について説明する。 第１図の（Ａ）〜（Ｇ）は従来の工程と同一であるので
重複説明を省略するも（Ｇ）に示ずようにＰＳＧＪｉｉ
ｌｌに形成した電極窓１２．１３上に〔第１図（Ｊ）に
拡大図を示す〕多結晶シリコン層１５をＣＶＤ方等で（
Ｋ）の如＜ ４０００〜５０００人厚に形成し、該へ属
晶シリコン層１５上よりレーザ（１０〜１５Ｗの連続波
アルゴンレーザ）を照射して多結晶シリコン層をメルト
させることで電極窓１２． １３内に多結晶シリコン１
５が溶解して流れ込むと同時に基板１に接した面から単
結晶化が進んで第１図（Ｌ）に示すように電極窓１２．
１３内に単結晶シリコン１７゜１７が形成される。次
に単結晶シリコン１７．１７を介して八ｌの金属配線１
８をスパッタまたは蒸着等で形成することで単結晶シリ
コン１７． １７とＡｊ２の金属配線は合金化されて良
くコンタクトをとることができる。 また、上記実施例では多結晶シリコン１５をノンドープ
で説明したがドープした結晶シリコンを用いれば抵抗を
小さく選択して置けば結晶化した単結晶シリコン１７．
１７部分の抵抗も小さく選択出来て抵抗値を１５〜１７
Ω程度に選ぶことも出来る。 更に、金属配線を施す工程の前に従来技術のようなメル
ト工程を入れれば拡散層へのＰの深さのコントロールの
みを行うようにして電極窓のステップ形状を考慮に入れ
る必要がなくなる。また、本発明は上記した実施例のＭ
Ｏ３型ＦＥＴのみに限らず他の半導体装置に適用し得る
ことは明らかである。 （７）発明の効果 以上、詳細に説明したように本発明によれば、ＰＳＧ等
の絶縁層に形成した電極窓に埋め込まれた単結晶シリコ
ンが直接Ａ１配線と接するために電極窓のステップ形状
をスロープとする必要がないのでメルト工程でばＰの拡
散層の深さコンＩ・ロールのみを行うようにすればよい
ので制御が極めて容易になる特徴を有する。 ４、図面の簡単な説明 第１図の（Ａ）乃至（Ｉ）は従来の半導体装置の製造工
程を示す側断面図、第１図の（Ａ）乃至（Ｇ）、及び（
Ｊ）〜（Ｌ）は本発明の半導体装置の製造工程を示す側
断面図である。 ■・・・基板、 ２・・・二酸化シリコン層、４・・・
フィルド酸化膜、 ６，７・・・半導体領域、 ８・・
・ゲート酸化膜、 １１・・・１） Ｓ Ｇ層、 １２
．１３・・・電極窓、 Ｉ５・・・多結晶シリコン層、
１７・・・単結晶シリコン。
Claims (2)
- （１）シリコン基板に半導体領域を形成し該半導体領域
上に形成した絶゛縁層に電極窓を設け、該電極窓内に多
結晶シリコンを単結晶化したシリコンを設け、該単結晶
シリコンを介してアルミニウム等の金属電極を設けてな
ることを特徴とする半導体装置。 - （２）シリコン基板上に半導体領域を形成する工程と、
該半導体領域上にＰＳＧ等の絶縁層を形成する工程と、
該絶縁層に電極窓を形成する工程と、該電極窓内に多結
晶シリコンを形成する工程と、該多結晶シリコンに熱線
を照射する工程と、該単結晶化したシリコン上に金属電
極を形成する工程を有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113144A JPS594015A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113144A JPS594015A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594015A true JPS594015A (ja) | 1984-01-10 |
Family
ID=14604681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113144A Pending JPS594015A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594015A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189221A (ja) * | 1984-03-08 | 1985-09-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| JPS61248471A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | 半導体装置の製造方法 |
| US4868137A (en) * | 1987-12-29 | 1989-09-19 | Nec Corporation | Method of making insulated-gate field effect transistor |
-
1982
- 1982-06-30 JP JP57113144A patent/JPS594015A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189221A (ja) * | 1984-03-08 | 1985-09-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| JPS61248471A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | 半導体装置の製造方法 |
| US4868137A (en) * | 1987-12-29 | 1989-09-19 | Nec Corporation | Method of making insulated-gate field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02177443A (ja) | 薄膜トランジスタの製造方法 | |
| JPS594015A (ja) | 半導体装置及びその製造方法 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09251996A (ja) | 半導体装置の製造方法 | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPH0523056B2 (ja) | ||
| JPS59125663A (ja) | 薄膜半導体装置の製造方法 | |
| JPH01173713A (ja) | 半導体装置 | |
| JPH0567782A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| JPH0682631B2 (ja) | 半導体装置の製造方法 | |
| JPS61174621A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JP2515042B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPS60136379A (ja) | 半導体素子の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH0242719A (ja) | 半導体装置の製造方法 | |
| JPS6028383B2 (ja) | 半導体基板内への選択的不純物拡散法 | |
| JPS6027177A (ja) | 薄膜型半導体装置とその製造方法 | |
| JPS6242560A (ja) | 半導体装置の電極 | |
| JPH0379070A (ja) | 半導体装置 | |
| JPH07161816A (ja) | 半導体装置 | |
| JPS60245256A (ja) | 半導体装置 | |
| JPH0254659B2 (ja) |