JPS6028383B2 - 半導体基板内への選択的不純物拡散法 - Google Patents
半導体基板内への選択的不純物拡散法Info
- Publication number
- JPS6028383B2 JPS6028383B2 JP5138777A JP5138777A JPS6028383B2 JP S6028383 B2 JPS6028383 B2 JP S6028383B2 JP 5138777 A JP5138777 A JP 5138777A JP 5138777 A JP5138777 A JP 5138777A JP S6028383 B2 JPS6028383 B2 JP S6028383B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor substrate
- region
- regions
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は半導体基板内に選択的に不純物を拡散する半導
体基板内への選択的不純物拡散法の改良に関し、特にＭ
Ｓ型電界効果トランジスタを得る場合に適用して好適な
ものである。
体基板内への選択的不純物拡散法の改良に関し、特にＭ
Ｓ型電界効果トランジスタを得る場合に適用して好適な
ものである。
以下本発明を肌Ｓ型電界効果トランジスタ（以下簡単の
為ＭＩＳ型ＦＥＴと称す）を得る場合に適用するものと
して述べるに、従来第１図に示す如く予め用意された例
えばＰ型のシリコンでなる半導体基板１（第１図Ａ）上
に例えばシリコン酸化膜でなる絶縁性薄膜２を選択的に
附し（第１図Ｂ）、次にこの薄膜２上を含んで半導体基
板１上の領域にＮ型不純物を含む例えば多結晶シリコン
でなる多結晶半導体層３を形成し（第１図Ｃ）、次に熱
処理をなして多結晶半導体層３の薄膜２上以外の領域よ
りその領域に含まれている不純物を半導体基板１内に拡
散せしめて不純物拡散層４及び５を形成し（第１図Ｄ）
、然る後ホトリングラフィの工程によって多結晶半導体
層３の薄膜２上の領域６を残して他の領域を除去し（第
１図Ｅ）、然る後領域６、不純物拡散層４及び５より延
長せる配線層を形成する（図示せず）工程を含んで不純
物拡散層４及び５をソース及びドレィン、薄膜２をゲー
ト絶縁層、領域６をゲート電極とせるＭＩＳ型ＦＥＴを
得るというＭＩＳ型ＦＥＴの製法が現用されている。
為ＭＩＳ型ＦＥＴと称す）を得る場合に適用するものと
して述べるに、従来第１図に示す如く予め用意された例
えばＰ型のシリコンでなる半導体基板１（第１図Ａ）上
に例えばシリコン酸化膜でなる絶縁性薄膜２を選択的に
附し（第１図Ｂ）、次にこの薄膜２上を含んで半導体基
板１上の領域にＮ型不純物を含む例えば多結晶シリコン
でなる多結晶半導体層３を形成し（第１図Ｃ）、次に熱
処理をなして多結晶半導体層３の薄膜２上以外の領域よ
りその領域に含まれている不純物を半導体基板１内に拡
散せしめて不純物拡散層４及び５を形成し（第１図Ｄ）
、然る後ホトリングラフィの工程によって多結晶半導体
層３の薄膜２上の領域６を残して他の領域を除去し（第
１図Ｅ）、然る後領域６、不純物拡散層４及び５より延
長せる配線層を形成する（図示せず）工程を含んで不純
物拡散層４及び５をソース及びドレィン、薄膜２をゲー
ト絶縁層、領域６をゲート電極とせるＭＩＳ型ＦＥＴを
得るというＭＩＳ型ＦＥＴの製法が現用されている。
所で斯る製法による場合、ゲート電極となる領域６を得
るにつき上述せる如ホトリソグラフィの工程が必要とさ
れることにより、全体の工程が複雑であったと共に、配
線層を形成するにつきその形成が領域６が基板１の上面
より突出せる平坦でない状態よりなされることとなるの
でその配線層を微細に得ることが困難であった等の欠点
を有していた。
るにつき上述せる如ホトリソグラフィの工程が必要とさ
れることにより、全体の工程が複雑であったと共に、配
線層を形成するにつきその形成が領域６が基板１の上面
より突出せる平坦でない状態よりなされることとなるの
でその配線層を微細に得ることが困難であった等の欠点
を有していた。
依って本発明は、上述せる如に半導体基板内に不純物を
拡散する工程を含んでＭＩＳ型ＦＥＴを得る場合に適用
した場合に、上述せる欠点を有効に回避し得るという、
新規な半導体基板内への不純物拡散法を提供せんとする
もので、第２図以下につき本発明を肌Ｓ型ＦＥＴを得る
場合に適用した場合の実施例を述べる所より明らかとな
るであるつｏ第２図に示す如く、予め用意された例えば
Ｐ型の例えばシリコンでなる半導体基板１１（第２図Ａ
）上に、その全域に亘つて、例えば半導体基板１１に対
する熱酸化処理によって、シリコン酸化膜でなる絶縁性
薄膜１２を形成し（第２図Ｂ）、次にこの薄膜１２上に
、その全域に亘つて、例えば気相成長法によってＮ型不
純物例えば燐を含む多結晶シリコンでなる多結晶半導体
層１３を形成し（第２図Ｃ）、次にこの多結晶半導体層
１３上に、その全域に亘つて、例えば気相成長法によっ
て例えばシリコン窒化膜でなる層１４を附し（第２図Ｄ
）、次に例えばホトリソグラフィの手法によって、層１
４の所要の領域１５を酸化抑止層として残して他の領域
を除去する（第２図Ｅ）。
拡散する工程を含んでＭＩＳ型ＦＥＴを得る場合に適用
した場合に、上述せる欠点を有効に回避し得るという、
新規な半導体基板内への不純物拡散法を提供せんとする
もので、第２図以下につき本発明を肌Ｓ型ＦＥＴを得る
場合に適用した場合の実施例を述べる所より明らかとな
るであるつｏ第２図に示す如く、予め用意された例えば
Ｐ型の例えばシリコンでなる半導体基板１１（第２図Ａ
）上に、その全域に亘つて、例えば半導体基板１１に対
する熱酸化処理によって、シリコン酸化膜でなる絶縁性
薄膜１２を形成し（第２図Ｂ）、次にこの薄膜１２上に
、その全域に亘つて、例えば気相成長法によってＮ型不
純物例えば燐を含む多結晶シリコンでなる多結晶半導体
層１３を形成し（第２図Ｃ）、次にこの多結晶半導体層
１３上に、その全域に亘つて、例えば気相成長法によっ
て例えばシリコン窒化膜でなる層１４を附し（第２図Ｄ
）、次に例えばホトリソグラフィの手法によって、層１
４の所要の領域１５を酸化抑止層として残して他の領域
を除去する（第２図Ｅ）。
次に例えば湿った酸素等の酸化性雰囲気中で熱処理をす
るという多結晶半導体層１３に対する熱酸化処理によっ
て、多結晶半導体層１３の酸化抑止層１５下の領域１６
以外の領域よりその領域に含まれている不純物を薄膜１
２を介して半導体基板１ １内に拡散せしめてこの半導
体基板１ １内に不純物拡散層１７及び１８を形成する
と共に多結晶半導体層１３の領域１６以外の領域１９及
び２０をその全厚味に亘つて酸化して領域１６に蓮穣し
且領域１６と共に薄膜１２上に存する絶縁化領域２１及
び２２を形成する（第２図Ｆ）。尚この工程によって不
純物拡散１７及び１８、及び絶縁化領域２１及び２２が
形成される場合の機構は次の通りである。
るという多結晶半導体層１３に対する熱酸化処理によっ
て、多結晶半導体層１３の酸化抑止層１５下の領域１６
以外の領域よりその領域に含まれている不純物を薄膜１
２を介して半導体基板１ １内に拡散せしめてこの半導
体基板１ １内に不純物拡散層１７及び１８を形成する
と共に多結晶半導体層１３の領域１６以外の領域１９及
び２０をその全厚味に亘つて酸化して領域１６に蓮穣し
且領域１６と共に薄膜１２上に存する絶縁化領域２１及
び２２を形成する（第２図Ｆ）。尚この工程によって不
純物拡散１７及び１８、及び絶縁化領域２１及び２２が
形成される場合の機構は次の通りである。
即ち領域１６を通る上下方向に延長せるＷ−Ｘ線上でみ
た領域１６、薄膜１２及び半導体基板１１の領域１６に
含まれる不純物に関する不純物濃度分布は、熱酸化処理
前に於て第３図Ａに示す如く領域１６がＷ−×線に沿う
全域に於て一様に大なる不純物濃度を呈するも、薄膜１
２及び半導体基板１１がＷ−×線に沿う全域に於て一様
に零の不純物濃度を呈するという不純物濃度分布を呈し
ているものであるが、斯る状態より熱酸化処理が予定時
間なされれば、領域１６に含まれている不純物がその領
域１６側より薄膜１２内に進入するもその不純物は領域
１６が酸化されないことにより薄膜１２を通じて基板１
１内に進入するには至らず、従って第３図Ｃに示す如く
、第３図Ｂに示す不純物濃度分布を経て薄膜１２が領域
１側をして大なる不純物濃度を呈するという不純物濃度
分布を呈するものである。然し乍ら領域１９及び２０を
通る上下方向に延長せるＹ−Ｚ線上でみた領域１９及び
２０、薄膜１２及び基板１１の領域に含まれている不純
物濃度分布は、熱酸化処理前に於て第４図Ａに示す如く
第３図Ａの場合と同様に領域１９及び２０がＹ−Ｚ線に
沿う全域に於て一様に大なる不純物濃度を呈するも、薄
膜１２及び基板１１がＹ−Ｚ線に沿う全域に於て一様に
零の不純物濃度を呈するという不純物濃度分布を呈して
いるものであるが、又斯る状態より熱酸化処理が予定時
間なされれば、領域１９及び２０‘こ含まれている不純
物がその領域１９及び２０より薄膜１２内に進入するも
のであるが、領域１９及び２０が時間と共にその薄膜１
２側とは反対側より酸化され、そしてその酸化された領
域と酸化されざる領域と界面での不純物の偏折により領
域１９及び２０の薄膜１２側の不純物濃度が時間と共に
大となり、そして領域１９及び２０が全て酸化されれば
、その時の領域１９及び２０と薄膜１２との界面での不
純物濃度が急激に増加し、この為領域１９及び２０１こ
含まれている不純物が薄膜１２内に入り易くなって薄膜
１２の不純物濃度が増加し、そして薄膜１２と基板１１
との界面での不純物の偏折とも相俊つて薄膜１２側より
の不純物が基板１１内に進入し易くなって基板１の不純
物が増加することにより、第４図Ｃに示す如く、第４図
Ｂに示す不純物濃度分布を経て、領域１９及び２０が熱
酸化処理前のそれに比し格段的に小となる不純物濃度を
呈し、薄膜１２が領域１９及び２０側をして大なる不純
物濃度を呈し、基板１１が薄膜１２側をして大なる不純
物濃度を呈するという不純物濃度分布を呈するのである
。斯くて基板１１内に第４図Ｃに示す如き不純物濃度分
布を有する不純物拡散層１７及び１８が形成され、又領
域１９及び２０の酸化によって第４図Ｃに示す如き不純
物濃度分布を呈して絶縁化領域２１及び２２が形成され
るものである。以上にて基板１１内に不純物拡散層１７
及び１８が形成され、又多結晶半導体層１３の領域１９
及び２０が絶縁化領域２１及び２２として形成されたが
、次に領域１６上の酸化抑止層１５を例えばエッチング
処理によって除去し（第２図Ｇ）、然る後例えば絶縁化
領域２１及び２２、及び薄膜１２に不純物拡散層１７及
び１８に対する窓を穿設して（図示せず）後領域１６、
不純物拡散層１７及び１８より延長せる配線層を形成し
（図示せず）、斯くて不純物拡散層１７及び１８を夫々
ソース及びドレィン、領域１６をゲート電極、薄膜１２
の領域１６下の領域２３をゲート絶縁膜とせる肌Ｓ型Ｆ
ＥＴを得る。
た領域１６、薄膜１２及び半導体基板１１の領域１６に
含まれる不純物に関する不純物濃度分布は、熱酸化処理
前に於て第３図Ａに示す如く領域１６がＷ−×線に沿う
全域に於て一様に大なる不純物濃度を呈するも、薄膜１
２及び半導体基板１１がＷ−×線に沿う全域に於て一様
に零の不純物濃度を呈するという不純物濃度分布を呈し
ているものであるが、斯る状態より熱酸化処理が予定時
間なされれば、領域１６に含まれている不純物がその領
域１６側より薄膜１２内に進入するもその不純物は領域
１６が酸化されないことにより薄膜１２を通じて基板１
１内に進入するには至らず、従って第３図Ｃに示す如く
、第３図Ｂに示す不純物濃度分布を経て薄膜１２が領域
１側をして大なる不純物濃度を呈するという不純物濃度
分布を呈するものである。然し乍ら領域１９及び２０を
通る上下方向に延長せるＹ−Ｚ線上でみた領域１９及び
２０、薄膜１２及び基板１１の領域に含まれている不純
物濃度分布は、熱酸化処理前に於て第４図Ａに示す如く
第３図Ａの場合と同様に領域１９及び２０がＹ−Ｚ線に
沿う全域に於て一様に大なる不純物濃度を呈するも、薄
膜１２及び基板１１がＹ−Ｚ線に沿う全域に於て一様に
零の不純物濃度を呈するという不純物濃度分布を呈して
いるものであるが、又斯る状態より熱酸化処理が予定時
間なされれば、領域１９及び２０‘こ含まれている不純
物がその領域１９及び２０より薄膜１２内に進入するも
のであるが、領域１９及び２０が時間と共にその薄膜１
２側とは反対側より酸化され、そしてその酸化された領
域と酸化されざる領域と界面での不純物の偏折により領
域１９及び２０の薄膜１２側の不純物濃度が時間と共に
大となり、そして領域１９及び２０が全て酸化されれば
、その時の領域１９及び２０と薄膜１２との界面での不
純物濃度が急激に増加し、この為領域１９及び２０１こ
含まれている不純物が薄膜１２内に入り易くなって薄膜
１２の不純物濃度が増加し、そして薄膜１２と基板１１
との界面での不純物の偏折とも相俊つて薄膜１２側より
の不純物が基板１１内に進入し易くなって基板１の不純
物が増加することにより、第４図Ｃに示す如く、第４図
Ｂに示す不純物濃度分布を経て、領域１９及び２０が熱
酸化処理前のそれに比し格段的に小となる不純物濃度を
呈し、薄膜１２が領域１９及び２０側をして大なる不純
物濃度を呈し、基板１１が薄膜１２側をして大なる不純
物濃度を呈するという不純物濃度分布を呈するのである
。斯くて基板１１内に第４図Ｃに示す如き不純物濃度分
布を有する不純物拡散層１７及び１８が形成され、又領
域１９及び２０の酸化によって第４図Ｃに示す如き不純
物濃度分布を呈して絶縁化領域２１及び２２が形成され
るものである。以上にて基板１１内に不純物拡散層１７
及び１８が形成され、又多結晶半導体層１３の領域１９
及び２０が絶縁化領域２１及び２２として形成されたが
、次に領域１６上の酸化抑止層１５を例えばエッチング
処理によって除去し（第２図Ｇ）、然る後例えば絶縁化
領域２１及び２２、及び薄膜１２に不純物拡散層１７及
び１８に対する窓を穿設して（図示せず）後領域１６、
不純物拡散層１７及び１８より延長せる配線層を形成し
（図示せず）、斯くて不純物拡散層１７及び１８を夫々
ソース及びドレィン、領域１６をゲート電極、薄膜１２
の領域１６下の領域２３をゲート絶縁膜とせる肌Ｓ型Ｆ
ＥＴを得る。
以上が本発明を肌Ｓ型ＦＥＴを得る場合に適用した場合
のＭＩＳ型ＦＥＴの製法の実施例であるが、斯る製法に
よれば、ゲート電極となる領域１６を得るにつき第１図
にて前述せる従来の場合の如くにホトリソグラフィの工
程を必要とせず、又酸化抑止層１５を得るにつきホトリ
ソグラフイの工程を必要とするも、ゲート絶縁層となる
薄膜１２を第１図にて前述せる従釆の場合の薄膜の如く
に選択的に得る（この場合ホトリソグラフイの工程が必
要とされる）という必要がないので、全体として簡易な
工程で目的とするＭＩＳ型ＦＥＴを得ることが出来るも
のである。
のＭＩＳ型ＦＥＴの製法の実施例であるが、斯る製法に
よれば、ゲート電極となる領域１６を得るにつき第１図
にて前述せる従来の場合の如くにホトリソグラフィの工
程を必要とせず、又酸化抑止層１５を得るにつきホトリ
ソグラフイの工程を必要とするも、ゲート絶縁層となる
薄膜１２を第１図にて前述せる従釆の場合の薄膜の如く
に選択的に得る（この場合ホトリソグラフイの工程が必
要とされる）という必要がないので、全体として簡易な
工程で目的とするＭＩＳ型ＦＥＴを得ることが出来るも
のである。
又ゲート電極となる領域１６と絶縁化領域２１及び２２
とが互に連接して薄膜１２上に一様に延長しているので
、配線層を形成するにつきその形成が第１図にて前述せ
る場合に比し極めて容易となり、この為配線層を微細に
得ることが出来、従って多数のＭＩＳ型ＦＥＴを高濃度
に集積して形成し得ることとなる等の大なる特徴を有す
るものである。上述せる如く本発明によれば、半導体基
板内に不純物を拡散する工程を含んでＭＩＳ型ＦＥＴを
得る場合に適用して極めて好適なものである。
とが互に連接して薄膜１２上に一様に延長しているので
、配線層を形成するにつきその形成が第１図にて前述せ
る場合に比し極めて容易となり、この為配線層を微細に
得ることが出来、従って多数のＭＩＳ型ＦＥＴを高濃度
に集積して形成し得ることとなる等の大なる特徴を有す
るものである。上述せる如く本発明によれば、半導体基
板内に不純物を拡散する工程を含んでＭＩＳ型ＦＥＴを
得る場合に適用して極めて好適なものである。
尚上述に於ては本発明を半導体基板内に不純物を拡散す
る工程を含んでＭＩＳ型ＦＥＴを得る場合に適用した場
合を述べたが、半導体基板内にそれとは逆の又は同じ導
電型を与える不純物を拡散する工程を含んで所望の半導
体装置を得る場合にも本発明を適用し得る事明らかであ
ろう。
る工程を含んでＭＩＳ型ＦＥＴを得る場合に適用した場
合を述べたが、半導体基板内にそれとは逆の又は同じ導
電型を与える不純物を拡散する工程を含んで所望の半導
体装置を得る場合にも本発明を適用し得る事明らかであ
ろう。
第１図は従来の肌Ｓ型ＦＥＴを得る場合の各工程に於け
る略線的断面図、第２図は本発明に依る半導体基板内へ
の選択的不純物拡散法を適用してＭＩＳ型ＦＥＴを得る
場合の各工程に於ける略線的断面図、第３図Ａ〜Ｃ及び
第４図Ａ〜Ｃはその説明に供する不純物濃度分布を示す
図である。 図中１及び１１は半導体基板、２及び１２は薄膜、３及
び１３は多結晶半導体層、４，５，１７及び１８は不純
物拡散層、６，１６，１９及び２０は領域、１４は層、
１５は酸化抑止層、２１及び２２は絶縁化領域を夫々示
す。第１図 第２図 鍵３図 ※４図
る略線的断面図、第２図は本発明に依る半導体基板内へ
の選択的不純物拡散法を適用してＭＩＳ型ＦＥＴを得る
場合の各工程に於ける略線的断面図、第３図Ａ〜Ｃ及び
第４図Ａ〜Ｃはその説明に供する不純物濃度分布を示す
図である。 図中１及び１１は半導体基板、２及び１２は薄膜、３及
び１３は多結晶半導体層、４，５，１７及び１８は不純
物拡散層、６，１６，１９及び２０は領域、１４は層、
１５は酸化抑止層、２１及び２２は絶縁化領域を夫々示
す。第１図 第２図 鍵３図 ※４図
Claims (1)
- １ 半導体基板上に薄膜を介して不純物を含む多結晶半
導体層を形成し、該多結晶半導体層上に酸化抑止層を選
択的に附し、然る後上記多結晶半導体層に対する酸化処
理をなすことにより上記多結晶半導体層の上記酸化抑止
層下以外の領域より当該領域に含まれている不純物を上
記薄膜を介して上記半導体基板内に拡散せしめる様にし
た事を特徴とする半導体基板内への選択的不純物拡散法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138777A JPS6028383B2 (ja) | 1977-05-04 | 1977-05-04 | 半導体基板内への選択的不純物拡散法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138777A JPS6028383B2 (ja) | 1977-05-04 | 1977-05-04 | 半導体基板内への選択的不純物拡散法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53136958A JPS53136958A (en) | 1978-11-29 |
| JPS6028383B2 true JPS6028383B2 (ja) | 1985-07-04 |
Family
ID=12885524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138777A Expired JPS6028383B2 (ja) | 1977-05-04 | 1977-05-04 | 半導体基板内への選択的不純物拡散法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028383B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734477B2 (ja) * | 1990-05-28 | 1995-04-12 | 株式会社東芝 | 半導体装置の製造方法 |
-
1977
- 1977-05-04 JP JP5138777A patent/JPS6028383B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53136958A (en) | 1978-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPS5921067A (ja) | 半導体装置およびその製造方法 | |
| JP2666293B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS6360549B2 (ja) | ||
| JPS6028383B2 (ja) | 半導体基板内への選択的不純物拡散法 | |
| JPS6116573A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH065757B2 (ja) | 半導体素子製造方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JPS605074B2 (ja) | 半導体装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6057968A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS6125226B2 (ja) | ||
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH05343687A (ja) | 薄膜トランジスタ | |
| JPS5931228B2 (ja) | Ｍｏｓ デンカイコウカハンドウタイソウチノセイゾウホウホウ | |
| JPS57114274A (en) | Electrode for semiconductor device and manufacture thereof | |
| JPH0217931B2 (ja) | ||
| JPS6126223B2 (ja) | ||
| JPS58182874A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02162740A (ja) | 半導体装置の製造方法 |