JPS5940388A - コンテイギユアスデイスク・バブル素子 - Google Patents
コンテイギユアスデイスク・バブル素子Info
- Publication number
- JPS5940388A JPS5940388A JP57150377A JP15037782A JPS5940388A JP S5940388 A JPS5940388 A JP S5940388A JP 57150377 A JP57150377 A JP 57150377A JP 15037782 A JP15037782 A JP 15037782A JP S5940388 A JPS5940388 A JP S5940388A
- Authority
- JP
- Japan
- Prior art keywords
- bubble
- chip
- major line
- detector
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000005452 bending Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバブル素子に関する。
従来、バブル素子にはバブル保持層の上に軟磁性体パタ
ーンを互いに間隙を設けて面内磁場回転によシバプルを
転送させる方式が採用されてきた。
ーンを互いに間隙を設けて面内磁場回転によシバプルを
転送させる方式が採用されてきた。
しかし、前記のパターンの間隙は、バブル密度の低下、
バブルの高速度転送に対する障害そしてパターン微細加
工の限界という点で好ましくなかった。
バブルの高速度転送に対する障害そしてパターン微細加
工の限界という点で好ましくなかった。
これに対し、米国特許第３．８２８，３２９号公報に無
間隙のパターンを用いてバブルを転送させる素子が提示
され、最近急速に開発が進められてきた。そこではパタ
ーンはイオン注入法で形成されている。その素子は転送
パターンが円を連らねた形状であったことから、その後
に開発された形状のものも含めてコンティギュアス・デ
ィスク（以下ＣＤと略称する）素子と言われている。
間隙のパターンを用いてバブルを転送させる素子が提示
され、最近急速に開発が進められてきた。そこではパタ
ーンはイオン注入法で形成されている。その素子は転送
パターンが円を連らねた形状であったことから、その後
に開発された形状のものも含めてコンティギュアス・デ
ィスク（以下ＣＤと略称する）素子と言われている。
現在、ＣＤ素子では大容量化が進められている。
この場合、バブル格納用マイナールーズの容積とビット
密度を増加することが必要である。ビット密度を増加さ
せる試みが現在進行中であるが、一方、マイナールーズ
の容積の大枠を決めるチップサイズはパターン加工精度
上の制限から、十分大きく出来ない状況Ｖｃ６る。ここ
で、チップ内のルーズ配置は、従来、第１図に示した様
な配置が行なわれている。第１図は従来のチップのルー
プや検出器、発生器等の配置を示す概略平面図である。
密度を増加することが必要である。ビット密度を増加さ
せる試みが現在進行中であるが、一方、マイナールーズ
の容積の大枠を決めるチップサイズはパターン加工精度
上の制限から、十分大きく出来ない状況Ｖｃ６る。ここ
で、チップ内のルーズ配置は、従来、第１図に示した様
な配置が行なわれている。第１図は従来のチップのルー
プや検出器、発生器等の配置を示す概略平面図である。
第１図において、メジャーライン１２の先端のバブル発
生器１３によ多発生したバブルはマイナールーズ列１１
に格納された後、再びメジャーライン１２に移されてバ
ブル検出器１４で読みとられる。マイナーループ列１１
はｅＶｅｎ−ｏｄｄ 構成とするため第１図に示したよ
うに並列に配置されている。この様に従来のＣＤ素子で
は、機能部をいわゆるスーパー・トラックに配置させる
ため、発生器や検出器はまっすぐなメジャーライン上に
一列に配置させている。しかも、発生器や検出器の前後
は導体の影響をさけるため一定の空間が必要である。こ
のため、第１図の様にチップの空き部分１００面積がか
なシ大きくなることが避けられず、ＣＤ素子の大容量化
を進める上で一つの問題点となっていた。
生器１３によ多発生したバブルはマイナールーズ列１１
に格納された後、再びメジャーライン１２に移されてバ
ブル検出器１４で読みとられる。マイナーループ列１１
はｅＶｅｎ−ｏｄｄ 構成とするため第１図に示したよ
うに並列に配置されている。この様に従来のＣＤ素子で
は、機能部をいわゆるスーパー・トラックに配置させる
ため、発生器や検出器はまっすぐなメジャーライン上に
一列に配置させている。しかも、発生器や検出器の前後
は導体の影響をさけるため一定の空間が必要である。こ
のため、第１図の様にチップの空き部分１００面積がか
なシ大きくなることが避けられず、ＣＤ素子の大容量化
を進める上で一つの問題点となっていた。
本発明の目的は、このような従来のＣＤ素子のチップ空
き面積が大きいという問題点を改善したバブル素子を提
供することである。
き面積が大きいという問題点を改善したバブル素子を提
供することである。
本発明によれば、バブル保持層に、少くとも一つのメジ
ャーライン、及びバブル格納用マイナールーズを備え、
前記メジャーラインの一方の端にバブル発生器、もう一
方の端に検出器を備えたコンテイギユアスディスク・バ
ブル素子において、前記メジャーラインが前記マイナー
ループ列の外端近傍で折シまげられ、しかも前記バブル
発生器及び前記バブル検出器が前記折シまげられたメジ
ャーラインの先端近傍に設けであることを特徴とするコ
ンテイギユアスディスク・バブル素子が得られる。
ャーライン、及びバブル格納用マイナールーズを備え、
前記メジャーラインの一方の端にバブル発生器、もう一
方の端に検出器を備えたコンテイギユアスディスク・バ
ブル素子において、前記メジャーラインが前記マイナー
ループ列の外端近傍で折シまげられ、しかも前記バブル
発生器及び前記バブル検出器が前記折シまげられたメジ
ャーラインの先端近傍に設けであることを特徴とするコ
ンテイギユアスディスク・バブル素子が得られる。
以下、本発明について実施例を用いて詳細に説明する。
実施例１゜
第２図は本発明のバブル素子の一実施例を示すテッグ概
略図である。第２図は通常の様にマイナーループ列１１
とメジャーライン１２からなる。
略図である。第２図は通常の様にマイナーループ列１１
とメジャーライン１２からなる。
本実施例は、メジャーラインにマイナーループ端で折れ
曲がった部分１５と１６を設けそれぞれにバブル発生器
１３、検出器１４を配置しである点が特徴である。この
結果、チップの空き部分１００面積は、従来に比べ十分
小さくすることが出来た。具体的には１０Ｘ１０ｆｉ角
のサイズのチップで１０慢以上メモリ容量を増やすこと
ができた。なお、本実施例では、転送路１５および１６
は従来のメジャーライン１２と約６０’の角度で設けら
れておシ、すなわち、いわゆるスーパートラックとなっ
ている。このため、転送特性、発生特性は従来と変わら
ず良好である。
曲がった部分１５と１６を設けそれぞれにバブル発生器
１３、検出器１４を配置しである点が特徴である。この
結果、チップの空き部分１００面積は、従来に比べ十分
小さくすることが出来た。具体的には１０Ｘ１０ｆｉ角
のサイズのチップで１０慢以上メモリ容量を増やすこと
ができた。なお、本実施例では、転送路１５および１６
は従来のメジャーライン１２と約６０’の角度で設けら
れておシ、すなわち、いわゆるスーパートラックとなっ
ている。このため、転送特性、発生特性は従来と変わら
ず良好である。
検出器については、第２図に概形を模式的に示した様に
、バブルが転送路１２及び約６００折れ曲がった転送路
１６のそれぞれスーパートラックを通って転送された後
、導体パターンによって双方向に伸長され検出されるタ
イプのものを開発して用いた。この検出器の特性は従来
のものに比べても良好で、メジャーラインの折シ曲げと
設置位置による悪影響は認められなかった。
、バブルが転送路１２及び約６００折れ曲がった転送路
１６のそれぞれスーパートラックを通って転送された後
、導体パターンによって双方向に伸長され検出されるタ
イプのものを開発して用いた。この検出器の特性は従来
のものに比べても良好で、メジャーラインの折シ曲げと
設置位置による悪影響は認められなかった。
実施例Ｚ
第３図は、メジャーラインの折曲シ転送路１５及び１６
を転送路１２に対して約９００の角度に折シ曲げて設け
た本発明の第２の実施例を示すチップ概略平面図である
。この場合転送路１５．１６はいわゆるグツドループで
、私見９発生特性は良好であった。検出器１４について
は、従来と同形状のものを長手方向が、転送路１２と平
行になるように配置した。この場合の検出特性も従来に
劣らず良好であった。しかも第３図右側のチップ空き面
積が実施例１の場合よシも更に小さいことが利点で多る
。
を転送路１２に対して約９００の角度に折シ曲げて設け
た本発明の第２の実施例を示すチップ概略平面図である
。この場合転送路１５．１６はいわゆるグツドループで
、私見９発生特性は良好であった。検出器１４について
は、従来と同形状のものを長手方向が、転送路１２と平
行になるように配置した。この場合の検出特性も従来に
劣らず良好であった。しかも第３図右側のチップ空き面
積が実施例１の場合よシも更に小さいことが利点で多る
。
央麹例３゜
第４図は、バブル発生器を含むメジャーライン４１がマ
イナールーズ列１１の左側にもあυ、マイナーループ列
１１の右側からバブルをとシ出して読みだす型のＣＤ素
子において、実施例１と同様にメジャーラインを折り曲
けた不発明の第３の実施例を示すチップ概略平面図であ
る。この場合、左側のメジャーライン４１は約９００折
Ｉ）ｔげ、その折シまげ部分１５すなわちグツドトラッ
ク上に発生器１３を設けた。また、右側のメジャーライ
ン１２は、約６０°折シ曲げて、その部分１６に検出器
１４を設けた。なお、検出後のバブルを再びマイナール
ーズに戻す目的で、転送路１５，４１゜１２．１６の他
にバブル戻し用転送路４２が設け１られでいる。本実施
例の場合もバブル発生、転送。
イナールーズ列１１の左側にもあυ、マイナーループ列
１１の右側からバブルをとシ出して読みだす型のＣＤ素
子において、実施例１と同様にメジャーラインを折り曲
けた不発明の第３の実施例を示すチップ概略平面図であ
る。この場合、左側のメジャーライン４１は約９００折
Ｉ）ｔげ、その折シまげ部分１５すなわちグツドトラッ
ク上に発生器１３を設けた。また、右側のメジャーライ
ン１２は、約６０°折シ曲げて、その部分１６に検出器
１４を設けた。なお、検出後のバブルを再びマイナール
ーズに戻す目的で、転送路１５，４１゜１２．１６の他
にバブル戻し用転送路４２が設け１られでいる。本実施
例の場合もバブル発生、転送。
検出特性は良好で、しかも、チップの空き部分１０の面
積が従来に比べ実施例１，２と同様に小さい素子が得ら
れた。
積が従来に比べ実施例１，２と同様に小さい素子が得ら
れた。
以上説明した様に本発明によれば、従来のＣＤ素子チッ
プに比べ、チップの空き面積の小さなバブル素子を提供
することが出来、バブル素子の大容量化を達成できると
いう効果がある。
プに比べ、チップの空き面積の小さなバブル素子を提供
することが出来、バブル素子の大容量化を達成できると
いう効果がある。
第１図は、従来のＣＤ素子のループ配置を示すチップ概
略平面図、第２図は実施例１を示すチップ概略平面図、
第３図は実施例２を示すチップ概略平面図である１、’
ｆ、４＋諷１■襲イ勿升１１勺７種峰ザ廖町」３゜図中
の番号はそれぞれ以下のものを示す。１０・−チップの
空き部分、１１・・・マイナーループ列、１２・・・メ
ジャーライン、１３−・バブル発生器、１４・−・バブ
ル検出器、１５・・・発生器配置メジャーライン、１６
・・・検出器配置メジャーライン、４１・・・チップ左
側メジャーライン、４２・・・バブル戻し用転送路。 牛 １ （３） 第５図
略平面図、第２図は実施例１を示すチップ概略平面図、
第３図は実施例２を示すチップ概略平面図である１、’
ｆ、４＋諷１■襲イ勿升１１勺７種峰ザ廖町」３゜図中
の番号はそれぞれ以下のものを示す。１０・−チップの
空き部分、１１・・・マイナーループ列、１２・・・メ
ジャーライン、１３−・バブル発生器、１４・−・バブ
ル検出器、１５・・・発生器配置メジャーライン、１６
・・・検出器配置メジャーライン、４１・・・チップ左
側メジャーライン、４２・・・バブル戻し用転送路。 牛 １ （３） 第５図
Claims (1)
- バブル保持層に少くとも一つのメジャーライン、及びバ
ブル格納用マイナーループを備え、前記メジャーライン
の一方の端にバブル発生器、もう一方の端に検出器を備
えたコンテイギユアスディスク・バブル素子において前
記メジャーラインが前記マイナーループ列の外端近傍で
折りまげられ、しかも前記バブル発生器及び前記バブル
検出器が前記折シまげられたメジャーラインの先端近傍
に設けであることを特徴とするコンテイギユアスディス
ク・バブル素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150377A JPS5940388A (ja) | 1982-08-30 | 1982-08-30 | コンテイギユアスデイスク・バブル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150377A JPS5940388A (ja) | 1982-08-30 | 1982-08-30 | コンテイギユアスデイスク・バブル素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940388A true JPS5940388A (ja) | 1984-03-06 |
Family
ID=15495659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150377A Pending JPS5940388A (ja) | 1982-08-30 | 1982-08-30 | コンテイギユアスデイスク・バブル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940388A (ja) |
-
1982
- 1982-08-30 JP JP57150377A patent/JPS5940388A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6442098B1 (en) | High performance multi-bank compact synchronous DRAM architecture | |
| US6731527B2 (en) | Architecture for a semiconductor memory device for minimizing interference and cross-coupling between control signal lines and power lines | |
| KR100752068B1 (ko) | 패턴화 및 안정화된 자성 차폐부를 가지는 자기 임의 접근 메모리 설계 | |
| US6459647B1 (en) | Split-bank architecture for high performance SDRAMs | |
| JPH01502376A (ja) | コンピュータ大容量記憶装置用のソレノイド形薄膜読取／書込ヘッド及びその製造方法 | |
| JPS6155198B2 (ja) | ||
| JP2000031420A (ja) | 半導体メモリ素子 | |
| JPS5940388A (ja) | コンテイギユアスデイスク・バブル素子 | |
| Watanabe et al. | A 286 mm/sup 2/256 Mb DRAM with/spl times/32 both-ends DQ | |
| JP5439567B1 (ja) | 半導体装置 | |
| US20030235068A1 (en) | Row and column line geometries for improving MRAM write operations | |
| TWI278097B (en) | Semiconductor memory with random access with reduced signal overcoupling | |
| JPS585479B2 (ja) | 磁気バブルメモリ試験方法 | |
| TW200826096A (en) | Magnetoresistive RAM and associated methods | |
| US20040095796A1 (en) | Multi-bank memory array architecture utilizing topologically non-uniform blocks of sub-arrays and input/output assignments in an integrated circuit memory device | |
| JPS6059669B2 (ja) | 高密度バブルメモリ素子 | |
| JPS6138549B2 (ja) | ||
| JPS6020239Y2 (ja) | バブルメモリチツプ | |
| US20230280906A1 (en) | Memory organization for multi-mode support | |
| US9984736B2 (en) | Magnetic storage device and memory system | |
| TW202507716A (zh) | 混合記憶體晶片以及包括所述混合記憶體晶片的記憶體系統、計算裝置 | |
| JPS6190386A (ja) | 磁気バブル素子のマイナル−プ配列法 | |
| JPS59112482A (ja) | 磁気バブルメモリ素子 | |
| JPS6366785A (ja) | 磁気バブルメモリ装置 | |
| JPS5998381A (ja) | 磁気記憶素子 |