JPS594045B2 - ディジタルシステムにおけるライン制御プロセサ - Google Patents

ディジタルシステムにおけるライン制御プロセサ

Info

Publication number
JPS594045B2
JPS594045B2 JP11731177A JP11731177A JPS594045B2 JP S594045 B2 JPS594045 B2 JP S594045B2 JP 11731177 A JP11731177 A JP 11731177A JP 11731177 A JP11731177 A JP 11731177A JP S594045 B2 JPS594045 B2 JP S594045B2
Authority
JP
Japan
Prior art keywords
lcp
data
peripheral
descriptor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11731177A
Other languages
English (en)
Other versions
JPS5343443A (en
Inventor
ダ−ウイン・ジヨン・クツク
ドナルド・アレクサンダ−・ミラ−ズ・ザ・セカンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of JPS5343443A publication Critical patent/JPS5343443A/ja
Publication of JPS594045B2 publication Critical patent/JPS594045B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 発明の分野 この発明は、デイジタル計算および／またはデータ処理
システムに関するものであり、かっ多様な異なる周辺装
置と中央処理装置のメインメモリとの間のデータ転送を
制御する手段および方法に関するものである。
基本的には、システムは、処理装置のロードを取去り、
かつそれを多様なインテリジエント／０インターフエイ
スユニツトの間に分布し、前記インターフエイスユニツ
トはデータ転送オペレーシヨンを処理する際に中央処理
装置から独立して飯１くことができる。ここに述べる発
明は、インテリジエントＩ／０インターフエイスユニツ
トの効率的な実現に関するものであり、そのインターフ
エイスユニツトは、ライン制御プロセサとして指定され
てもよくかつ、それは周辺装置および主システム間のデ
ータ転送を処理しかつ制御するインテリジエンス能力を
与える。
従来技術とその問題点データ処理システムの一般的な形
状は、典型的には、プロセサ、メインメモ！八および複
数個の種々の形式の周辺装置または端末装置（時には１
／０装置と呼ぱれる）からなり、前記種々の形式の周辺
装置または端末装置は、より特定的には、カードリーダ
、磁気テープ装置、カードパンチ、プリンタ、デイスク
フアイル、監視端末装置、などであつてもよい。
最適なシステムは、一般的には、周辺装置が独立のイン
ターフエイス制御ユニツトによつて処理されそのためプ
ロセサが主メモリに含まれるデータを自由にアクセスし
かつ処理するような形状を含む。周辺入出力装置のため
の別々の制御手段を有する形状において、入出力オペレ
ーシヨンが生じるのと同じ時に並行または同時処理を有
することができる。これらの同時処理１／０オペレーシ
ヨンは、プロセサの１つを介して作動し、かつまたすべ
ての入出力オペレーシヨンを開始させる同じプログラム
内に生じる。さらに、そのプログラムは、Ｉ／Ｏオペレ
ーシヨンが非能動．的であるとき、またはＩ／０オペレ
ーシヨンが完了されたときを決定する或る手段を有しな
ければならない。一例として、もしもプログラムがメイ
ンメモリヘロードされるべきデータのフアイルを要求す
れば、それは、それがデータを用いるように進行するこ
とができる前に、そのオペレーシヨンがいつ完了された
かを決定することができなければならない。このように
、入出力オペレーシヨンは、典型的には、たとえば、メ
インメモリにストアされる「Ｉ／０デイスクリプタ」を
示すアドレスを与える或る形式の「開始命令」によるプ
ログラムによつて開始またはスタートされる。このデイ
スクリプタは、データが受信および／または伝送される
べき周辺装置を識別し、それは「読出し」または「書込
み」のようなオペレーシヨンの形式を識別し、かつまた
入出力オペレーシヨンに用いられるべきメインメモリの
記憶場所のフイールドを識別する。一ー般にこのＩ／０
デイスクリプタは制御手段（１／０制御手段）へ転送さ
れて、周辺端末装置およびメインメモリ間のデータ転送
を制御する。入出力オペレーシヨンが、たとえば、メイ
ンメモリヘロードするように周辺装置からメインメモリ
へのデータ転送によつて、「完了」であるとき、或る形
式の完了状態が必要であり、これは典型的には「結果デ
イスクリプタ」として示される。通常これはＩ／０制御
手段から、用いられているプログラムに対して知られる
メインメモリ内の或る特定の記憶場所へ転送される。典
型的には、結果デイスクリプタは、特定の周辺端末装置
を識別する情報を含み、かつさらに、その特定の入出力
オペレーシヨンの結果または状態に関する情報を含み、
したがつて、転送が完了されかつ正しいかどうかについ
て、または例外条件が生じたかどうかもしくは任意のエ
ラーが生じたかまたは任意の他の特有の場合が、その特
定の周辺端末装置を含むトランザクシヨンに関して表わ
れたかどうかに関する情報を与える。したがつて、プロ
グラムが入出力オペレーシヨンを開始させるとき、プロ
グラムは入出力オペレーシヨンがいつ完了されたかを決
定すべき或る手段を有しなければならない。
これに関する標準的な技術は、特定の入出力オペレーシ
ヨンがいつ完了されたか、および完了されたのか否かを
決定するように、結果デイスクリプタに周期的に問合せ
るべき命令を有するようなプログラムに対するものであ
る。し力化ながら、それは、もしも入出力制御手段が、
転送オペレーシヨンが終つたときを表示すれぱかなり簡
単である。これを達成する際に、通常、プロセサがアン
ダーウエイ（Ｕｎｄｅｒｗａｙ）を有するどのようなオ
ペレーシヨンをも割込ませる必要があり、かつそれを強
制して結果デイスクリプタを調査しかつ適当な作用をと
るようにする必要がある。プロセサのアクテイビテイの
この停止または割込みは一般的には「割込み」として示
される。このように、割込みが生じるとき、プロセサは
稼動中のプログラムを停止しなければならず、それはプ
ログラム実行におけるどの点で割込まれたかの固定表示
法を作らなければならず、かつそれはあるレジスタの内
容をストアしかつフリツプフロツプを制御しなければな
らず、そのためそれは割込みサイクルの完了後のプログ
ラムにおいてそれがどこへ戻るべきであるかに関する情
報を有することができ、かつそれからプロセサはその注
意およびオペレーシヨンを、割込み条件を処理しかつサ
ービスするように指定されたプログラムへ転送しなけれ
ばならない。
ここに述べられるシステムのようなあるシステムは、「
割込み」条件をサービスするためのプログラムを有し、
そのプログラムはときにはＭＣＰまたはマスタ制御プロ
グラムとして示される。
このプログラムは、現入出力オペレーシヨンのレコドを
保たなければならずかつそれを生じた特定の入出力オペ
レーシヨンとその特定の割込とを関連させなければなら
ない。そこで、それはこの割込みサイクルの結果を分析
して、任意の異常な環境または例外が生じたかどうかま
たはエラー条件が報告されたかどうかを知らなければな
らず、そのため修正したおよび適当な行為が取られる。
割込みプログラムは入出力オペレーシヨンの結果を取ら
なければならずかつ、入出力オペレーシヨンを開始させ
たプログラムに対してそれらを利用できるようにしなけ
ればならずかつそれからさらに、入出力オペレーシヨン
が開始されるようになつているかどうかを決定しなけれ
ばならずかつ、もしそうであれば、他の必要な入出力オ
ペレーシヨンを開始させるべき行為を取らなければなら
ない。従来のおよび現在のシステム形状の多くのものに
おいて、メモリアクセスのためのコールまたは要求は、
メモリサービスを得るように流行してきているが、しか
し種々の周辺装置に対して利用できる限られた帯域およ
び時間のために、多くの１／Ｏ転送は不完全でありかつ
「アクセスエラー」を生じる。
また、多くの先行技術システム形状は、多数の周辺端末
装置に対する１個だけのまたは２個の通信経路またはチ
ヤネルを与えたので、特定の周辺端末装置のＩ／Ｏ転送
は通信母線のアクセスおよび使用を許容する際にそれら
の順番を待たなければならなかつた。
これはシステムに対して混雑と遅延とを招いた。それは
また、多重プログラム化を含むシステムを困難にした、
なぜならば重い入出力要求を有するジヨブを、［処理装
置限」でありかつ限られた入出力要求のみを有するもう
１つのジヨブと突き合わせる努力がなされているからで
ある。今日のデータ処理システムの多くのものは、中央
処理装置および周辺装置間に、１個の通信経路または限
られた数の通信経路を有している。一般に、通信経路内
では、１またはそれ以上の「入出力制御」手段がある。
入出力経路がプロセサによつて要求されるとき、その経
路は一般に、周辺装置が転送オペレーシヨンを開始させ
ていないとき、周辺装置が転送中にまたは入出力制御手
段とともに他のオペレーシヨン中に使用中でないとき、
および周辺装置またはその入出力制御手段が他のオペレ
ーシヨンで使用中でないときに利用できるようになるの
みである。入出力匍脚手段のデータ転送速度は、もちろ
ん、システムのオペレーシヨンにおける制限フアクタで
ある、なぜならばある周辺装置の遅い転送速度（この周
辺装置は入出力制御手段を介して通過される）が、周辺
端末装置の遅いスピードに対するプロセサおよびメモリ
アクテイビイテイを不必要に妨げるからである。
このように、多数のデータ処理システムは、特定の周辺
装置または周辺装置のグループが主システムと通信する
のを許容するように、バツフアを含む複数個の入出力制
御手段が設けられるようになつている。
複数個の入出力制御手段（それは、通信チヤネルを個々
の周辺装置またはそのような装置のグループへ通過させ
る）があるとき、いくつかの先行技術システムは、順次
的な態様でデータ転送オペレーシヨンを作動する方法を
用いたので、種々の入出力制御手段は、それらと関連す
る周辺装置を供する際に交替でする。ある周辺装置およ
びそれらの関連の入出力制御手段がそれ以外のものより
もより多く使用中であり、かつ実際に含まれるチヤネル
のあるものはそれらが得ているものよりも多くの通信時
間を必要とするという点に困難が生じる。
「チヤネル」は、入出力制御手段を介して周辺装置へ至
る主システム間の通信経路として見られても良い．この
ように、多数の「アクセスエラー」が発生される範囲内
にあるチヤネルは「短かい変更」がされる場合を生じる
ことができる。アクセスエラーは、入出力制御手段を介
して転送されているデータバイトが完全なメツセージユ
ニツトを含まないが、しかしメツセージユニツトの用い
ることのできない部分のみから成る場合を含む。この結
果、中央処理装置は有益な情報を得ておらずまたは転送
しておらず、かつ何度も同じ入出力オペレーシヨンを連
続的に要求するときに固定されるようにならなければな
らない。このように、周辺装置は、それらが全てのメツ
セージユニツトまたは記録を送りまたは受けることがで
きない場合に置かれるとき、特定のチヤネルに関する完
了されないサイクルへ導くかつ、所要の情報データの転
送不成功な完了を導くアクセスエラーの見込みが生じる
。データの最大転送が前述の複数個の入出力制御手段を
介して、かつデータ転送の不完全なサイクル（これらは
使用することができず、かつその時間期間は労費されか
つ使用されず、したがつて価値あるプロセサ時間を妨げ
る）へ導くそのようなアクセスエラーを生じることなく
、生じることが望まれる。
このように、そのようなシステム形状においては、デー
タ転送オペレーシヨンのため個々のチヤネルの各々にい
かに多くの時間が割当てられるべきであるかということ
に関して問題が生じかつさらにどのチヤネルが優先状態
を他のチヤネルを越えて与えられるべきであるかという
問題を生じる。
今、多数の周辺装置が含まれる（その多くのものは異な
つて設備位置に設けられる）データ処理システムにおい
て、各与えられた位置でさまざまな周辺装置を処理すべ
き入出力制御手段のグループ化を有する必要がある。こ
のように、優先問題は、１つの局部的に与えられた位置
で周辺装置間の競争に関して与えられるべき優先を含む
のみならず、異なる局部的位置間におけるように優先割
当ての優先問題を含み、その異なる局部的位置の各々は
それらの所有の入出力制御手段を有する。発明の目的そ
れゆえにこの発明の目的は、主システムに対し任意の時
間に要求されるすべてデータ（すなわち、データのメツ
セージ長プロツク）が常に割込みなしで１回のサイクル
において伝送されることを可能にするデイジタルシステ
ムにおけるライン制御プロセサを提供することである。
発明の概要 この発明は、複数個の種々の形式の周辺装置および中央
主システム（プロセサおよびメインメモリ）間のような
入出力オペレーシヨン（データ転送）の制御および処理
のためのデイジタルデータ処理システムを含む。
Ｉ／Ｏサブシステムの２つの形式は、中央主システムに
対する通信のため設けられる。１個のＩ／Ｏサブシステ
ムは、「ライン制御プロセサ」（ＬＣＰ）として指定さ
れるインテリジエントインターフエイス制御ユニツトの
１形式がノ用いられ、かつ同じ基本的機能を遂行しなが
ら、各ＬＣＰが特定の形式の周辺端末装置へ、および特
定の形式の周辺端末装置からのデータ転送を制御しかつ
処理するように特定的に配向されるシステムである。
たとえば、基本的なＬＣＰは、力ードリーダ、デイスク
ユニツト、トレイン（Ｔｒａｉｎ）プリンタ、または他
の特別な形式の周辺装置を処理するように各特定の場合
に適合される。ＬＣＰは、ＬＣＰベースモジユールを形
成するように、典型的には、８個のユニツトのグループ
に置かれる。ベースモジユールの各々はＬＣＰキヤビネ
ツトユニツトを形成するように３個１組にグループ化さ
れる。複数個のそのようなＬＣＰキヤビネツトユニツト
は第１のＩ／Ｏサブシステムを構成するため用いられて
も良い。もう１つのＩ／０サブシステムは、特定のライ
ン制御プロセサ（ＬＣＰ）が何も発生されないそれらの
形式の周辺端末装置のため設けられる。
この第２のＩ／０サブシステムは、組織化されるので、
中央制御ユニツトは、中央処理装置およびメインメモリ
から、個々の周辺装置へのデータ経路を与える選択され
た入出力チヤネルへの経路を制御するように設けられる
。これらの個々のチヤネルは、各々それらの固有のメモ
リバツフアを有しかつ中央制御ユニツトを介して主シス
テムへ接続する。ライン制御プロセサを用いる／０サブ
システムにおいて、（プロセサおよびメインメモリの）
主システムはまた、入出力トランスレータユニツト（Ｉ
ＯＴ）と呼ばれるユニツトが設けられ、そのＩＯＴは、
主システムの部分となりかつ主システムと、ベースモジ
ユールを処理する「分布カードユニツト」として示され
るもう１つの分布制御インターフエイスとの間にインタ
ーフエイスを与え、（ライン制御プロセサのグルーフリ
および、そのＩＯＴは選択された個々のライン制御プロ
セサをＬＣＰＩ／０サブシステムへ接続する。
ライン制御プロセサ（ＬＣＰ）はＬＣＰベースモジュー
ルと呼ばれる８個のグループに組織化され、その各々は
、主システムの入出力ｂランスレータＩＯＴと、任意の
−与えられたベースモジユールの８個のＬＣＰとの間に
インターフエイスを与える１個の「分布カードユニツト
」を有する。各ベースモジユールはまた、ベースモジユ
ールの８個のＬＣＰのグループのため全ての保守および
チエツク機能を与えることができる保守カードユニツト
を有する。各ベースモジユールはまた、グループの全て
のＬＣＰのため共通なりロツク機能を与える１個の共通
な「終端カードユニツト」が設けられかつまた、その特
定のベースモジユールの種々のＬＣＰ、分布カード、お
よび保守カードを接続する伝送ラインのため正しい終端
を与える。主システムのＩＯＴは、ＬＣＰ７Ｏサブシス
テムにおいてＬＣＰのベースモジユールの分布カードユ
ニツトと独特な関係で稼動し、中央処理装置に負担をか
けないような態様でかつ同時データ転送オペレーシヨン
が、任意の数の周辺装置とメインメモリとの間に生じる
のを許容するような態様で、周辺装置およびメインメモ
リ間のデータ転送をセツトアツプするのに役に立つ。こ
れは、各ＬＣＰのレコード長バツフアメモリを用いるこ
とによつて促進される。データ転送サイクルは、［アク
セスエラー」が生じるのを妨げる完全なデータメツセー
ジプロツクを用いて達成される。ここに説明されるこの
発明の実施例は、先行技術システムに固有なある問題を
軽減するのに役に立つシステムを提供する。主システム
から各周辺装置へ別々のチヤネルを設けることによつて
、共用された通信チヤネルの使用を待たなければならな
いようにデータ転送（特定の周辺装置および主システム
間）が必要とされない、なぜならば個々の個別的な周辺
装置がその固有のチヤネルに設けらべかつしたがつてそ
の複数個の周辺装置の各々が同時に、プロセサからそれ
以上に何の要求もなくまたはプロセサオペレーシヨンに
対する何の干渉もなく入カオペレーシヨンを完成するこ
とができる。サブシステムにおける入出力データ転送制
御手段が、各周辺装置のため個々の［ライン制御プロセ
サ」（ＬＰＣ）によつて設けられる。「ライン制御プロ
セサ」はメインメモリ（１／Ｏトランスレータユニツト
を介して）から入出力コマンドを受け取り、かつそれら
は主プロセサと独立してこれらのコマンドを実行し、そ
のため入出力制御オペレーシヨンがその処理と並行して
かつ非同期して行なわれる。メモリ制御ユニツト１０ｃ
（第１Ａ図）は、メインメモリ、中央処理装置およびＩ
／Ｏサブシステム間のデータの流れを調節する。
それによつてシステムコンポーネントの各々は優先権に
基づいてメインメモリヘアクセスすることができ、最高
の優先権をＩ／０サブシステムへ与える。メモリ制御は
プロセサと独立して作動するので、プロセサは、メモリ
アクセスがＩ／０サブシステムへ許されている同じ時間
に自由にメモリ独立機能を遂行する。ライン制御プロセ
サは各々、全てのメツセージプロツクまたはデータのレ
コード長をストアすることができるメモリバツフアが設
けられる。
このように、メインメモリとライン制御プロセサとの間
のデータ転送は高速度で行なわれることができ、かつそ
れ自体に完全なメツセージプロツクを構成する。データ
の完全なメツセージプロツクは任意の与えられたサイク
ルで転送されるので、アクセスエラーの問題が除去され
、そのため［不完全な前のデータ転送サイクル」を完了
するのにそれ以上の何のメモリサイクル時間も必要とさ
れず、それはレコード長バツフアがない場合を生じるか
もしれない。ライン制御プロセサは、わずかな変形が生
じるかもしれない場合を除いて機能的に同じであるので
、それらは異なる形式の周辺端末装置とともに稼動する
ように適合されることがでぎ、かつ、ＬＣＰは主システ
ムに対して「透過」である。
ある場合には、何の特定的なライン制御プロセサ（ＬＣ
Ｐ）も発生されない周辺装置およびデータ記憶装置が含
まれる。この場合、第１のＩ／０サブシステムおよびそ
のライン制御プロセサ〔ＬＣＰ）と並行して作動するこ
とができるもう１つの入出力制御サブシステムが用いら
れる。プロセサ、メインメモ１几およびメモリ制御を含
む説明される実施例の主または中央システム（夫人出力
トランスレータまたはＩＯＴと呼ばれる装置が設けられ
る。
０Ｔは、メモリから１／０デイスクリプタを受けるとき
、プログラムからの「開始１／０］命令によつて特定化
されるチヤネルの特定のＬＣＰへの接続を確立するよう
にＬＣＰベースモジユールとともに稼動するプロセサの
特別な部分である。
０Ｔは、ｌ／０デイスクリプタを、ＬＣＰ（ライン制御
プロセサ）に対して認識可能な様式（コマンドデイスク
リプタ）へ変換し、かつ接続が確立されるとき、変換さ
れたデイスクリプタをＬＣＰへ通過させそのあとでデー
タ伝送が開始する。
データがＬＣＰおよび主システム間で転送されている時
間の間に、ＩＯＴは、ＬＣＰによるデマンドに基づいて
、メモリアクセスを要求し、メモリをアドレス指定し、
それからデータアドレスを変更しかつ比較する。０Ｔは
選択されたＬＣＰおよび主システム間のデータの経路指
定を制御し、かつそれは、もしそのように要求されれば
、データの変換（ＡＳＣＩＩ／ＥＢＣＤＩＣ）を行なう
。
ＡＳＣＩＩ／ＥＢＣＤＩＣは、情報交換用米国標準コー
ド／拡張２進化１０進コードを示す。オペレーシヨンが
完了するとき、０ＴはＬＣＰから結果デイスクリプタ（
Ｒ／Ｄ）情報を受け取りかつそれからあらかじめ定めら
れた記憶場所に結果デイスクリプタ（Ｒ／Ｄ）をストア
する。ライン制御プロセサ（ＬＣＰ）は、０Ｔを介して
主システムからコマンドデイスクリプタ（Ｃ／Ｄ）を受
けるとき、選択された周辺装置への通信経路を確立する
装置である。
一旦、この経路が確立されると、ＬＣＰはデータを周辺
装置から受け取るかまたはデータを周辺装置へ通過させ
る。各ＬＣＰは「データバツフア」（典型的には２５６
ワード）を有するので、データは周辺装置の比較的低速
度で周辺装置へおよび周辺装置から転送されることがで
き、それから、バツフアが満たされているとき、データ
はメインメモリの速度によつて許容される最高の速度で
中央主システムへ転送されることができる。このように
、主システムの１０Ｔ（入出力トランスレータ）と、周
辺装置および主システム間のインターフエイス制御であ
るＬＣＰとの間に、独特な相互稼動関係が存在する。さ
らに、独特な稼動関係はそのベースモジユールの各ＬＣ
Ｐおよび分布カードユニツト間に存在し、それは与えら
れたＬＣＰを主システムのＩＯＴに対してインターフエ
イスさせる。分布ユニツト（人゛主システムを撰択され
たＬＣＰへ相互接続するために与えるのみならず、メイ
ンメモリに対するアクセスのためのＬＣＰ間の優先権を
調節する。ここに説明される、／Ｏサブシステムの範囲
内で特定的に特許請求されるこの発明は、上述の機能を
供給するライン制御プロセサとして示されるインテリジ
エントＩ／Ｏインターフエイス装置である。ライン制御
プロセサＩ／Ｏサブシステムの主要な目的のいくつかは
以下に要約される。
その目的の１つは、システムのメインメモリおよび多数
の周辺装置間のデータ転送をモニタしかつ制御する際に
中央処理装置が含まれるものを緩和することである。
その目的の１つは、メインメモリおよびプロセサを有す
る主システムへ全て接続されるさまざまな異なる周辺装
置間のデータ転送の速度を増大することである。
これはこのシステムにおいて主メモリから任意の個々の
周辺装置への転送およびその逆の転送を含む。その目的
の１つは、中央処理装置の多くの負荷を少なくしかつメ
インメモリに対するアクセスのため種々の周辺装置の必
要に応答するインテリジエントＩ／０インターフエイス
制御ユニツト（ライン制御プロセサ）を提供することで
ある。
その目的の１つは、中央処理装置からＩ／０命令を受け
ることができかつそれから、この命令を制御し、モニタ
し、かつ実行することに関して独立して続くことができ
、その結果主システムメモリおよび任意の特定的に所望
される周辺装置間のデータ転送を確立するインテリジエ
ントインターフエイス／Ｏ制御ユニツトを提供すること
である。これは、必要なものとして非同期的になされか
つ要求が起こる。インターフエイスユニツト（ＬＣＰ）
はまた、その完全さ、不完全さ、エラー状態に関して、
任意のデータ転送サイクルを主システムへ知らせるよう
に保持することに加えて、すべてのワードおよびメツセ
ージプロツ．ク伝送のエラーチエツクを処理する。ライ
ン制御プロセサはまた、メインメモリに対するアクセス
のため周辺装置からの要求をモニタしかつ周辺装置の「
使用中」またはその非使用可能度を主システムへ知らせ
る。もう１つの目的は、簡単なモジユラシステム拡張を
許容することである。
複数個の端末装置をサービスする中央処理装置の／Ｏサ
ブシステムは、インターフエイスユニツト（ライン制御
プロセサ）が８個の装置のグループでベースモジユール
に組織化されるようにセツトアツプされる。各モジユー
ルは、８個のライン制御プロセサのグループを主システ
ムの０Ｐを介して主システムヘインターフエイスさせる
分布カードユニツトを有する。従つて分布カードユニツ
ト（人ベースモジユールにおける８個のライン制御プロ
セサの任意のものの間における優先権をセツトすること
ができる。さらに、複数個のベースモジユールがシステ
ムに生じるとき、各ベースモジユールの分布ユニツト代
ベースモジユールの全セツト内において、任意の与えら
れたベースモジユールに許された優先ランク間のように
優先ランク付け（全体的な優先権として示される）を与
えられることができる。 このように、含まれる１／０
サブシステムのもう１つの目的は、全体的な優先権（シ
ステムにおけるベースモジール間としての優先権）かつ
また局部的優先権（ベースモジユールにおける８個のラ
イン制御プロセサのグループの各ライン制御プロセサの
先行状態に関する優先権）をセツトアツプするための構
成を提供することである。その目的の１つは、主システ
ムに対し任意の時間に要求されるすべてのデータ（すな
わち、データのメツセージ長プロツク）が割込みなしで
（緊急条件下の場合を除く）１回の完了サイクルにおい
て伝送されかつエラーチエツクされ得るように、［アク
セスエラー」を除去することである。その目的の１つは
、一旦通信チヤネルが確立されると（或る緊急の場合を
除く）、割込みまたは不完全なデータ転送を行なうこと
なく、システムのメインメモリおよび与えられた周辺装
置間におけるようなデータ転送オペレーシヨンの迅速な
完了を許容することである。その目的の１つは、すべて
の時間に任意のライン制御プロセサの現状態および任意
の与えられたデータ転送サイクルの結果（完全、不完全
またはエラー）を主システムに与えることである。
その目的の１つは、簡単な経済的態様でシステムに含ま
れることができる周辺装置の数を増大することによつて
システムの拡張を促進するためモジユラビルデイングプ
ロツクを提供することである。その目的の１つは、Ｉ／
Ｏサブシステムを提供し、それによつて中央処理装置が
、Ｉ／Ｏデータ転送サイクルを実行するのを除去されか
つこの稼動ロードがモジユラプロツクユニロトにグルー
プ化されたＩ／Ｏ制御ユニツトを介してシステムを通じ
て分布されることである。
実施例の概要 この発明の好ましい一実施例であるライン制御プロセサ
が実現されるデイジタルシステムは、主システム（プロ
セサ（中央処理装置）、メモリ）と、主システムに取付
けられかつそのシステム内で働く周辺装置と、第１の入
出力（１／０）サブシステム（入出力制御装置１０Ｃ）
と、第２の入出力サブシステム（ライン制御プロセサＬ
ＣＰ）とを含む。
主システムと周辺装置との間のデータの通信は、これら
の入出力サブシステムを通じて制御される。入出力サブ
システムを制御するために、「デイスクリプタ」情報が
用いられる。第１の入出力サブシステムは、プロセサお
よび中央制御装置ＣＣとともに働く。第２の入出力サブ
システムは、プロセサの一部である入出力トランスレー
タＩＯＴとともに働く。この発明は特にライン制御プロ
セサＬＣＰに関し、したがつて特に第２の入出力サブシ
ステムに関する。ライン制御プロセサＬＣＰは、入出力
トランスレータＩＯＴを介して主システムからコマンド
デイスクリプタ（Ｃ／Ｄ）を受けて、選択された周辺装
置への通信経路を確立する、主システム・周辺装置間の
インターフエイス装置である。
一旦、この経路が確立されると、ライン制御プロセサＬ
ＣＰはデータを周辺装置から受取り、またはデータを周
辺装置へ通過させる。各ＬＣＰは「データバツフア］（
典型的に２５６ワード）を有するので、データは周辺装
置の比較的低速度で、周辺装置へおよび周辺装置から転
送されることができ、それから、バツフアが満たされて
いるとき、データはメインメモリの速度によつて許容さ
れる最高の速度で主システムへ転送されることができる
。このように、主システムの入出力トランスレータ１０
Ｔと、ライン制御プロセサＬＣＰとの間に、独特な相互
協動関係が存在する。ライン制御プロセサＬＣＰは、Ｌ
ＣＰベースモジユールと呼ばれる８個のグループに組織
化される。
たとえばＬＣＰ２ＯＯＯ〜２００７が１個のＬＣＰベー
スモジユール２００を形成する。ベースモジユールの各
々は、主システムの入出力トランスレータＩＯＴと、そ
のＬＣＰベースモジユールの８個のライン制御プロセサ
ＬＣＰとの間をインターフエイスする１個の共通の分布
カード装置を有する。独特な協動関係がまた、各ライン
制御プロセサＬＣＰと、そのライン制御プロセサＬＣＰ
が属するベースモジユールの分布カードユニツトとの間
に存在する。分布カードユニツトは、選択されたＬＣＰ
に主システムを相互接続するのみならず、メインメモリ
へのアクセスに対しＬＣＰ間の優先権を調節する。ＬＣ
Ｐは多種多様な形式に作られ、その各々は周辺装置の特
定の形式で作動するように設定される。
周辺装置はそれらのオペレーシヨナル特性において異な
るので、ＬＣＰはそれ自体の特定の周辺装置を処理し、
制御しかつ特定的に適合することができるように工夫さ
れる。第６Ｂ図は、ライン制御プロセサＬＣＰの一般化
されたプロツク図を示す。
第６Ｂ図はまた、分布カード装置２００ｄおよびＩＯＴ
ｌＯｔに対するライン制御プロセサＬＣＰの相互関係を
示す。もしＬＣＰが「接続された」状態にあり、かつ「
書込み」オペレーシヨンが開始されているとすれば、デ
ータはＩＯＴｌＯｔからバツクプレーン受信器２３ｒを
介してＬＣＰに与えられる。オペレーシヨンのための「
データソース」を選択するためにマルチプレクサ２４ｘ
１が用いられる。この場合、データソースはＩＯＴｌＯ
ｔである。マルチプレクサ２４ｘ，の出力はＬＰＷ（縦
パリテイワード）回路２４ｗへおよびマルチプレクサ２
４ｘ２へ母線化され、マルチプレクサ２４ｘ２はマルチ
プレクサ２４ｘ１からのデータをデータバツフア２５０
０へゲート処理する。ＬＣＰは、データバツフア２５０
０が満たされるまで０Ｔ１０ｔからデータを受け続ける
。ＬＣＰがデータを受け続けている期間に、ＬＰＷ回路
２４ｗはＬＰＷ総和を発生している。
伝送が終わると、ＩＯＴｌＯｔは、縦パリテイワード（
ＬＰＷ）を送り、縦パリテイワードＬＰＷは、もしも伝
送において何エラーもなかつたならば、ＬＰＷ回路２４
ｗをクリアする。回路２４ｗがクリアされなければ、エ
ラーが表示される。データバツフア２５００が満たされ
ると、ＬＣＰのバツクプレーン送信器駆動装置２３ｘお
よびバツクプレーン受信器２３ｒが不能化されて、ＬＣ
Ｐは主システム（０Ｔ）から遮断される。
次にＬＣＰは、フロントプレーン送信器１駆動装置２８
ｘおよびフロントプレーン受信器２８ｒを能動化し、周
辺装置５０へのデータ経路を確立する。一旦この経路が
確立されると、ＬＣＰはマルチプレクサ２７ｘを用いて
、周辺装置５０へ伝送されるべきデータバツフア２５０
０からの（翻訳されたまたは翻訳されていない）データ
を選訳する。データバツフア２５００が空になるまで伝
送が続き、空になるとＬＣＰは結果デイスクリプタをス
トアするためまたはそれ以上のデータを要求するために
、０Ｔへの「再接続」要求する。もしも「読出し」オペ
レーシヨンが進行中でありかつＬＣＰが主システム（Ｉ
ＯＴ）から遮断されていれば、周辺装置５０からのデー
タはフロントプレーン受信器２８ｒを介してＬＣＰに与
えられる。
フロントプレーン受信器２８ｒの出力はマルチプレクサ
２４ｘ１へ母線化され、マルチプレクサ２４ｘ１は今度
は、「データソース」として、（フロントプレーン受信
器２８ｒを介して）周辺装置５０を選択する。マルチプ
レクサ２４ｘ，の出力はＬＰＷ回路２４ｗをバイパスし
てマルチプレクサ２４ｘ２に与えられ、マルチプレクサ
２４ｘ２はデータバツフア２５００への入力としてマル
チプレクサ２４ｘ１を選択する。データバツフア２５０
０が満たされると、フロントプレーン受信器２８ｒおよ
びフロントプレーン１駆動装置２８ｘが不能化されて、
ＬＣＰはＩＯＴｌＯｔへ再接続され、バツクプレーン受
信器２３ｒおよびバツクプレーン駆動装置２３ｘが能動
化される。ここでＬＣＰがデータバツフア２５００から
、マルチプレクサ２４ｘおよび駆動装置２３ｘを介して
、ＩＯＴｌＯｔへ （主システム１０に対する）データ
の伝送を始める。
この伝送の間に、マルチプレタサ２７ｘの出力はまた、
マルチプレクサ２４ｘ，を介してＬＰＷ回路２４ｗに与
えられる。データバツフア２５００が空になると、ＬＣ
Ｐは信号をＩＯＴｌＯｔへ送り、縦パリテアワードＬＰ
Ｗが入来しているということを示し、その後ＬＣＰはマ
ルチプレクサ２７ｘおよび駆動装置２３ｘを介して、Ｉ
ＯＴｌＯｔへ、最終的なＬＰＷ総和をゲート処理する。
縦パリテイワード（ＬＰＷ）の伝送後、ＬＣＰは、周辺
装置５０から付加的なデータを受ける目的で主システム
（０Ｔ）から遮断される。
またそれ以上の何のデータもなければ、ＬＣＰは結果デ
イスクリプタをストアして、「遊び」状態へ進む。各ラ
イン制御プロセサＬＣＰに設けられるデータバツフアは
、データの全メツセージプロツクまたはレコード長をス
トアすることができる。
したがつて、メインメモリとライン制御プロセサＬＣＰ
との間のデータ転送は高速度で行なわれることができ、
本来的に完全なメツセージプロツクを構成する。データ
の完全なメツセージプロツクが任意のサイクルにおいて
転送されるので、アクセスエラーの問題が除去され、そ
のためレコード長バツフアがない場合に生じる「不完全
な前のデータ転送サイクル」を完全にするための別のメ
モリサイクル時間を全く必要としない。好ましい実施例
の説明 この発明の好ましい一実施例であるデイジタルシステム
におけるライン制御プロセサを、以下に示す索引の順序
に従つて説明する。
〔概要〕
ここに説明されるデイジタルシステムは、プロセサ、メ
モリ、第１のＩ／Ｏサブシステムを形成する一連の入出
力制御器（ＩＯＣ）および第２の１／０サブシステムを
編成するライン制御プロセサ（ＬＣＰ）のシステムから
成る。
ライン制御プロセサは基本的には、主プロセサオペレー
シヨンに対して最小の干渉で特定の周辺装置のための入
出力オペレーシヨンを処理する。さらに、何の周辺装置
もメモリアクセスを待つように「中止］されない、なぜ
ならばその周辺装置に対するＬＣＰは常に簡単に利用す
ることができてその周辺装置をサービスするからである
。実質的に多数の先行技術のデータ処理システムはメイ
ンメモリの階層的システムを用いており、その階層的シ
ステムにおいて（人大容量、低速度大容量メモリが、情
報が用いられることができる前に、その情報を小さな高
速度プロセサメモリへ転送しなければならない。
ここで述べられているシステムは、プロセサおよびＩ／
０サブシステムをメモリの任意の領域を直接アクセスす
るように許容し、かつメモリの大きさは１００万バイト
までいけるので、それ以上の情報が付加的なＩ／０アク
テイビイテイを課することなくプロセサに対して利用す
ることができる。このシステムは、エラー修正システム
とともに高速度（２５０＋１秒サイクルタイム）バイポ
ーラメモリが設けられる。バイポーラメモリは高速のみ
ならず、プログラム失敗を生じるエラーの形式に対して
、固有に、より優れた免疫性を有する。もしエラーが検
出されれば、エラー修正が正常なメモリサイクルの間に
行なわれかつ修正サイクルに要求される何の付加的な時
間もいらない。この発明のシステムのプロセサのメイン
メモリと他の装置との間の種々のオペレーテイング関係
は［バロースＢ２８ＯＯ／Ｂ３８ＯＯ／Ｂ４８ＯＯシリ
ーズ、ＭＳ−２りファレンズマニュアル、カタログ１０
９０５６０１コピーライト１９７６」の題名のバロース
コーポレーシヨンの刊行物に見られる。通常、／０メモ
リサイクルは、利用できる総メモリサイクルのごくわず
かな部分だけを占める。
しかしながら、高１／０アクテイビイテイの期間の間に
、同じメモリサイクルを要求する任意の２個の装置の確
率が増える。同時要求によつて、装置がシステム割当て
された時間期間内にメモリヘアクセスしないとき、価値
ある時間が失なわれる一方オペレーシヨンが再試行され
る。さらに、低／０アクテイビイテイの期間の間に、多
数のメモリサイクルが用いられない。／Ｏアクテイビイ
テイ問題は、８個のＬＣＰの各々のベースモジユールへ
組織化されるＬＣＰすなわちライン匍脚プロセサのグル
ープの間へ／０処理を分配することによつてこの発明の
システムにおいて解決される。
そうする際に、中央プロセサはＩ／０アクテイビイテイ
を開始させるように要求されるだけであり、かつそれは
入出力（１／Ｏ）オペレーシヨンにそれ以上の何の機能
もとらない。中央プロセサは、入出力トランスレータ（
０Ｔ）と呼ばれる装置を介してＩ／０アクテイビイテイ
を開始させる。ＬＣＰは、いつたん開始されると、多量
のデータをバツフアすることができかつ、ほとんどの場
合、全メツセージプロツクをバツフアすることができる
。
オペレーシヨンのある点で、ＬＣＰはメモリへのアクセ
スを要求しかつアクセスが許されるとき、ＬＣＰはその
［ワードバツフア」からの情報を、メモリオペレーシヨ
ンの最大速度でメモリへ転送する。今、もしメモリに対
する要求されたアクセスが許されなければ、ＬＣＰは、
メモリをアクセスする機会を持ちながらそのワードデー
タバツフアを満たし続ける。このように、周辺装置は非
アクテイビイテイに対して保護される、なぜならばその
データはＬＣＰのバツフアへ．転送するからであり、そ
れはメモリアクセス期間を失なうことなくメインメモリ
へそれを転送する。この方法およびシステムの結果は、
Ｉ／Ｏアクテイビイテイのデマンドによつてメモリに課
されるピーク負荷が除去され、かわつて、Ｉ／Ｏサブシ
ステムはさもなくば失なわれたであろうそれらのメモリ
サイクルを用いる。このＩ／０処理の方法はより効率的
であるので、システムはより高い入出力（１／０）デー
タ転送速度であることができかつまたより多くのＩ／Ｏ
装置を支持することができる。〔デイスクリプタ情報〕 ２個の内容の入出力サブシステム、すなわち、１／０制
御装置の第１のサブシステムおよびライン制御プロセサ
のグループとともに働く入出力トランスレータの第２の
サブシステムがあるこのコンピユータシステムにおいて
は、システムの制御は、種々のユニツト間を通過される
「デイスクリプタ」の情報の使用によつて促進される。
「結果デイスクリプタ」は、オペレーシヨンが完了され
た態様またはオペレーシヨンが完了されることができな
かつた理由を説明する主オペレーテイングシステムへの
報告である。
プロセサに対するかつＩ／０制御システムに対する結果
デイスクリプタは１６ビツト（１ワード）長さである。
しかしながら、ＬＣＰ結果デイスクリプタは１ワードよ
りも長くてもよく、かつ結果デイスクリプタの各ビツト
は、主オペレーテイングシステムに対して報告されるべ
きある条件の状態を表わす。ＬＣＰ（ライン制御プロセ
サ）およびＩ／０Ｃ（１／０制御装置）は常にオペレー
シヨンの完了のとき結果デイスクリプタを書き込み、プ
ロセサは、エラー条件が遭遇された場合のみ結果デイス
クリプタを書き込む。結果デイスクリプタはメモリのあ
らかじめ定められる記憶場所へ書き込まれ、プロセサの
ため、記憶場所はたとえば、アドレス８０である。ＬＣ
Ｐおよび／０Ｃのための結果デイスクリプタは、式（Ｃ
Ｈ×２０）プラス２００によつて特定化されるアドレス
で始まる記憶場所へ書き込まれ、前記ＣＨは開始された
装置のチヤネル数である。
ＩＯＴ結果デイスクリプタはアドレス２６０へ書き込ま
れる。結果デイスクリプタが書き込まれた後、割込みが
発生される。ＬＣＰ結果デイスクリプタ，Ｒ／Ｄ その割当てられたオペレーシヨンが完了するとき、ＬＣ
Ｐは結果デイスクリプタをストアし、その結果デイスク
リプタはオペレーシヨンが完了された態様をプロセサに
対して記述する。
ＬＣＰ結果デイスクリプタは１，２または３個の１６ビ
ツトワードからなる。第１の結果デイスクリプタ，Ｒ／
Ｄ，は式（ＣＨ×２０）プラス１０８によつて特定化さ
れる記憶場所でメモリにストアされ、ここで、ＣＨはＬ
ＣＰのチヤネル数である。結果デイスクリプタ情報の２
以上のワードが書き込まれるべきであれば（拡大された
結果デイスクリプタ）、付加的なワードがＩＯＴのアド
レスメモリにストアされる。下の表１に示されるように
、第１のＬＣＰ結果デイスクリプタワードは１ワードリ
ンクおよびチヤネル（ＩＯＴ）結果デイスクリプタによ
つて先行される。典型的には、そのリンクは、調査され
るべき次の結果デイスクリプタへのアドレスとしてオペ
レーテイングシステムによつて用いられる。表は４桁，
Ａ，Ｂ，Ｃ，Ｄを有する「データ」ワードに対する基本
的ワードフオーマツトを示すものであり、各桁は４ビツ
トを有しかつ各キヤラクタは８ビツトを有する。Ａ８，
Ａ４，Ａ２，Ａｌなどのように、各桁の部分を示すよう
に記号が用いられる。１ワード−ＡＢＣＤ＝１６ビツト 下の表は／Ｏデイスクリプタのためのフオーマツトを示
し、このデイスクリプタは通常はメインメモリにストア
されておりかつそれから入出カオペレーシヨンの特定の
形式を調整する目的でアクセスされる。
表に見られるように、４個のシラブル（以下、音節）が
あり、各音節は６桁から成る。これらの桁は、各桁の相
対的位置を示すように、Ｄ１−Ｄ６，Ｄ７−Ｄｌ２，Ｄ
ｌ３−Ｄｌ８，Ｄｌ９−Ｄ２４と符号がつけられている
。音節１において、桁Ｄ１およびＤ２は常に遂行される
べき入出力オペレーシヨンの形式を特定化しかつ一般に
「０Ｐ−コード」と呼ばれている。桁Ｄ３−ＤＤ６は、
特定の入出力オペレーシヨンｔ）拾併されることができ
る種々のオプシヨンをそれらが特定するという点におい
て［異なる桁」として示される。音節２は、メモリバツ
フア領域としてこの特定の入出力オペレーシヨンに用い
られるメインメモリセクシヨンの最上位桁（ＭＳＤ）の
アドレスを含む。このバツフア領域は開始アドレスとし
て示される。音節３は、「終端アドレス」として示され
る入出力コアメモリバツフア領域の最下位桁プラス１（
ＬＳＤ＋１）のアドレスを含む。最上位アドレスおよび
最下位アドレスプラス１は、伝送されている記録の最大
メモリ境界限界を表わす。レコード長はこの限界内で全
ての領域を用いても良くまたは用いなくても良い。しか
し、この限界を越える試みはその領域へのデータ伝送を
終らせる。音節４はデイスクフアイルデイスクリプタの
ためにのみ用いられかつデイスクアドレスを含む。レコ
ード 長 は、開始アドレスおよび終端アドレス限界内
で全ての領域を用いても良くまたは用いなくても良い。
説明したように、この限界を越える試みはその領域への
データ伝送を終了させる。たとえば、パンチカードは、
８０キヤラクタより大きな領域へ読み出されても良く、
すなわち独立して８０キヤラクタでＭＳＤおよびＬＳＤ
＋１を有し、またはパンチカードが８０キヤラクタ以下
の領域へ読み出されても良く、たとえば、特定の目的プ
ログラム内に規定されるレコード領域はカードリーダレ
コードにおける４０キヤラクタを反映する。パンチカー
ドのカラム１ないし４０内のデータが、ＭＳＤおよびＬ
ＳＤ＋１によつて割当てられたコアメモリのレコード領
域にストアされる。〔１／Ｏサブシステム〕 システム記述：（一般） １／Ｏサブシステムはデイジタルシステム環境の部分と
して設けられて、中央データ処理システムと、そのシス
テムに取り付けられかつそのシステム内で働く多種多様
な周辺装置との間の通信の手段を供給する。
ここに述べる全体的なデイジタルシステムとともに働く
周辺装置は、デイスクまたはデイスクパツクのような大
容量記憶装置から、オペレータの監視端末装置のような
システム制御装置まで様々であり、またはプリンタ、カ
ードリーダ、カードパンチ、磁気テープ記憶装置等のよ
うな種々の他の周辺装置まで様々である。ここに説明さ
れるＩ／０サブシステムは、種々の周辺装置が制御され
る方法に基づいて、２個の主サブシステムカテゴリへ分
割されることができる。
第１のカテゴリは、／Ｏアクテイビイテイを処理するよ
うにプロセサおよび中央制御装置とともに働くＩ／０制
御装置（ＩＯＣ）を用いる方法を用いる。第２のカテゴ
リは、ライン制御プロセサ（ＬＣＰ）と呼ばれる個別的
なユニツトとともに働く中央処理装置の入出力トランス
レータ（ＩＯＴ）を用いる。ライン制御プロセサとして
知られているその装置は、システム（メインメモリおよ
びプロセサ）から特定の周辺装置への通信経路を確立す
る装置である。一旦通信経路が確立されれば、ＬＣＰは
、主システムへあとで伝送するため、特定の周辺装置か
らデータを受け取ることができ、またはその特定の周辺
装置へデータを通過させることができる。各ＬＣＰは組
み込みデータバツフアを有するので、データは装置の比
較的低速度で与えられた周辺装置へおよび周辺装置から
転送されることができるが、しかしながら、ＬＣＰのデ
ータバツフアが主システムメモリおよびプロセサへ転送
するように接続されているとき、データは中央システム
のメモリによつて許容される最も高い速度で主システム
へ転送されることができる。周辺装置からメインメモリ
およびプロセサへのインタフエイスとしてＩＯＣを用い
るＩ／０サブシステムの第１のカテゴリは、Ｉ／Ｏチヤ
ネルおよびＩＯＣを中央プロセサおよびメモリと連係す
る中央制御（ＣＣ）装置を有する。
これらの入出力制御装置はプロセサからの命令を受けか
つそれらは、その特定の命令に関して生じた結果を含む
データ情報を戻す。この結果情報はメインメモリの特定
化された記憶場所に置かれる。／Ｏサブシステムの第２
のカテゴリには、プロセサおよびメインメモリが、入出
力トランスレータ（ＩＯＴ）を介してＬＣＰベースモジ
ユールのグループへ通信するシステムがあり、その各モ
ジユールは８個のライン制御プロセサ（ＬＣＰ）のグル
ープを支持する装置を構成する。
このように、プロセサからの命令は個別的なＬＣＰへ受
け入れることができる特定化された組のコマンドへ１０
Ｔによつて変換される。ＬＣＰがＩＯＴからの命令を受
けたあと、それは、メ不ンメモリの特定化された記憶場
所にストアされるある「結果情報］を戻つて報告する。
このように、特定化された周辺装置への主システムプロ
セサおよびメモリ間の全ての通信は、その特定の周辺装
置へ独特に適合されるＬＣＰによつて制御される。
ライン制御プロセサＬＣＰ（または中央制御装置を有す
る入出力制御手段）が設けられるとき、それは、その［
チヤネル数」と呼ばれる独特の数に割当られる。
Ｉ／０制御装置に対して、この数はプロセサに場所決め
されるスクラツチパツドメモリの１ワードに相当する。
ライン制御プロセサ（ＬＣＰ）のためこの「チヤネル数
］は入出力トランスレータ（０Ｔ）のスクラツチパツド
メモリの１ワードに相当する。システムにおける入出力
オペレーシヨンを達成するために、Ｉ／Ｏ要求が開始１
／Ｏ命令によつて開始され、その開始／Ｏ命令は、メイ
ンメモリの適当なＩ／Ｏデイスクリプタを見い出すべき
ところおよびそれが意図されるのがどのチヤネル数であ
るかをプロセサに告げる。
／Ｏデイスクリプタは、０Ｐコードを含みかつまた選択
された／０オペレーシヨンの種類に対する変形、ならび
に含まれるメモリ領域の開始Ａおよび終端Ｂメインメモ
リアドレスを含む。プロセサは、このＩ／０デイスクリ
プタをアクセスしかつそれから選択されたＩＯＣ（第１
のサブシステム）またはＩＯＴ（第２のサブシステム）
へ０Ｐコードおよびその変形を送る。
ＩＯＣまたはＩＯＴは０Ｐコードを確かめかつその要求
の受け入れまたは拒否を意味する。第１のサブシステム
においてプロセサは開始Ａ終端Ｂアドレスを局部レジス
タヘロードしかつ１０Ｃに、アドレスが利用できるとい
うことを知らせる。
これらの特定のアドレスはＩＯＣによつて、その示され
たＩ／Ｏチヤネルのためスクラツチパツドメモリ記憶場
所へ転送される。第２のサブシステムにおいて、ＩＯＴ
は、メインメモリからの転送の時に、プロセサの「局部
レジスタ１０ｐｒ］（第３図）へ導くメモリアドレスラ
インから直接にＡおよびＢアドレスをアクセスし、かつ
したがつてＩＯＴはその所有の局部スクラツチパツドメ
モｌ川０ｐｓをロードする。
メインメモリへのアクセスは、ＩＯＴ、中央制御装置お
よびプロセサによつて共用される。最高の優先権がＩＯ
Ｔおよび中央制御装置によつて共用される。タイミング
がそのように構成されているので各中央制御装置が保証
されかつ４メモリサイクルごとに（たとえば８ＭＨｚ）
制限される。１０Ｔは残りのサイクルを保証される。
中央制御装置がメモリを要求していないとき、ＩＯＴは
全てのメモリサイクルを取ることができる。プロセサは
最低の優先権に基づいて利用可能な全メモリサイクルを
取る。このように、システムにおけるＩ／０通信は、プ
ロセサが開始１／Ｏ命令（これはたとえば、０Ｐ−９４
として示されてもよい）を実行することを必要とする。
この開始命令は、要求された装置のチヤネル数を特定し
かつまたメインメモリの／Ｏデイスクリプタの記憶場所
を特定する。１／Ｏデイスクリプタは、周辺装置によつ
て取られるべき作用を特定しかつデータフイールドのメ
モリの境界を特定する。
デイスクリプタ、およびそれらが実行される態様は、周
辺装置が制御される方法に基づいて変わる。もしも開始
１／０命令が、／Ｏ制御（第１の１／０サブシステム）
を含むチヤネルのため実行されれば、プロセサはデイス
クリプタ０Ｐコード、変形およびＣアドレス（使用され
た場合）をＩ／Ｏ制御装置へ送る。
デイスクリプタのＡ（開始）およびＢ（終端）アドレス
がプロセサのＩ／Ｏチヤネルアドレスメモリにストアさ
れる。Ｉ／０制御装置は、０Ｐコードが有効であること
を保証し、それから、データ転送が始まるべきである周
辺装置を信号化する。前に説明したように、この発明の
デイジタルシステムの実施例は入出力サブシステムの双
対関係を含む。
これらの第２のものは、入出力トランスレータ（ＩＯＴ
）を備えた中央システム、複数個のライン制御プロセサ
（ＬＣＰ）を有するベースモジユール、および複数個の
周辺装置を含み、第１のＩ／０サブシステムは、第１Ａ
図に示されるように、中央制御装置１２を含み、この装
置１２は複数個の／Ｏ制御装置１３ａおよび１３ｂとイ
ンターフエイスし、この制御装置１３ａおよび１３ｂは
複数個の周辺装置１４ａおよび１４ｂなどとインターフ
エイスする。〔第１のＩ／０サブシステム〕 以下の議論は、中央制御装置ＣＣとともにＩＯＣを含む
第１のＩ／Ｏサブシステムを包含する。
第１Ｂ図は、／Ｏチヤネルを中央制御装置１２を介して
プロセサ１０ｐおよびメインメモリ１０ｍと接続するシ
ステムを示す。
論理レベルは各１／０チヤネル１００，１０１（第１Ｃ
図）で発生されかつ、プロセサ１０ｐおよびメインメモ
１Ｊ１０ｍへ送られる前に中央制御装置１２によつて結
合される。他の論理レベルはプロセサによつて、かつメ
モリ内で発生され、かつ中央制御装置１２によつて、第
１Ａ図および第１Ｂ図の１３ａのような各１／０制御装
置へ分配される。中央制御装置１２を通過する論理レベ
ルもまたあり、この中央制御装置はプロセサ１０ｐおよ
びＩ／０テヤネル間の接続プロツクとして遂行する。第
１Ｃ図の優先論理１０ｐｃは、２以上のチヤネルが同時
にアクセスする必要があれば、Ｉ／Ｏチヤネルのどれが
メインメモリ１０ｍへアクセスするのを許容されるかを
決定する。第１Ｃ図に見られるように、中央制御装置１
２の部分として、トランスレータにプラグが含まれ、こ
のトランスレータはＥＢＣＤＩＣ（拡張２進化１０進コ
ード）がコアメモリ１０ｍへ行きまたはメモリ１０ｍか
ら来るときＢＣＬ（バロース共通言語）データをＥＢＣ
ＤＩＣへまたはＥＢＣＤＩＣから変換することができる
。
第１Ａ図のＩ／Ｏ制御装置１３ａ，１３ｂは、第１Ｃ図
のトランスレータ１２ｔを用いるように、またはそれを
バイパスするように中央制御装置１２を要求する。デー
タが、１３ａのようなＩ／Ｏ制御装置と、メインメモリ
１０ｍとの間で転送されるとき変換が行なわれる。付加
的な時間はたとえ変換が必要であつてもＩ／０オベレー
シヨンのために必要ではない。トランスレータ論理は入
来するバロース共通言語（ＢＣＬ）データをＥＢＣＤＩ
Ｃ（拡張２進化１０進コード）データへ変換しまたは出
力するＦＢＣＤＩＣデータをバロース共通言語（ＢＣＬ
）へ変換する。ＢＣＬコードに割当てられないこれらの
ＥＢＣＤＩＣコードによつて、ＢＣＬ信号［？」のため
のコードが発生される。中央制御装置１２は、第１Ｂ図
および第１Ｃ図に見られるように、システムオペレーシ
ヨンの間に／０チヤネルおよびメインメモリ１０ｍ間の
インターフエイスとして機能する。２以上のチヤネルが
アクセスを必要とすれば、それはメモリアクセスの優先
権を決定し、かつそれはメモリ１０ｍから１００のよう
なＩ／Ｏチヤネルへ入来するデータまたはＩ／Ｏチヤネ
ルからメモリへ入来するデータを変換する。
中央制御装置はチヤネルの種種の機能を相関させる。イ
ベントのシーケンスは、１／０チヤネルが必要とされる
ときにプロセサ１０ｐによつて開始される。遂行されて
いるプログラムが第１Ａ図の１４ａまたは１４ｂのよう
な周辺装置を必要としているときは、プロセサ１０ｐが
［開始１／Ｏ命令」を実行する。
この命令はメモリ１０ｍから／Ｏデイスクリプタを読み
出しかつそれから必要な情報をＩ／０チヤネル１００へ
中央制御装置１２を介して送る。この情報はオペレーシ
ヨン（０Ｐコード）および変形情報の形式を含む。開始
（４）および終端（３）アドレスを含むＩ／Ｏデイスク
リプタの残りの部分は、プロセサ１０ｐのアドレスメモ
リ１０ｐａｍ（第１Ｃ図）にストアされる。チヤネルが
第１Ｂ図に見られるチヤネル指定レベル（ＣＤＬ）によ
つて選択され、ラインはプロセサ１０ｐからくる。一旦
、全ての情報が利用できれば、／０チヤネル１００は、
独立して操作するようにスタートチヤネル母線（ＳＴＣ
Ｂ）（第１Ｂ図）によつて解放される。Ｉ／Ｏチヤネル
が解放されたとき、それはもう１つのプロセサとして作
動しかつ主プロセサ１０ｐまたは他のチヤネル（第１Ｃ
図）とメインメモリ１０ｍを共用する。もしも遂行され
ているオペレーシヨンがカードリーダのような［入力形
式」の周辺装置１４１を含めば、そのデータは第１Ｃ図
に見られるＩ／０チヤネル１００によつて受け取られ、
かつそのデータはＩ／Ｏチヤネル１００内でバツフアＣ
。
にストアされる。Ｉ／０チヤネルはそのとき中央制御装
置１２を介してメインメモリ１０ｍへのアクセスを要求
する。この要求が、同時に他の要求を制御する優先論理
１０ｐｃによつて処理される。いつたんメモリへのアク
セスがチヤネルへ許されれば、情報がメモリ１０ｍへ転
送される。情報が１／Ｏデイスクリプタに基づいて変換
されても良くまたは変換されなくても良い。情報がその
とき、アドレスメモリ１０ｐａｍの開始囚および終端（
Ｂ）アドレスによつて特定化される記憶場所でメインメ
モリ１０ｍに書き込まれる。もしも、ある点で、データ
または情報が周辺端未装置へ転送されることが所望され
れば、これは「出力」オペレーシヨンと呼ばれる（第１
Ｄ図）。
もしも「出力］オペレーシヨンが遂行されていれば、イ
ベントの類似のシーケンスが、データがメインメモリ１
０ｍから第１Ｄ図の１０２のような１／Ｏチヤネルへ向
かうということを除いて、前のように生じる。そこで、
たとえばプリンタ１４ｐのような周辺装置がデータを必
要とするとき、メモリアクセス要求が／Ｏチヤネル１０
２を介して中央制御装置１２に対してなされる。優先権
がそのチヤネルに認められるとき、データは、アドレス
メモリ１０ｐａｍに場所決めされる開始および終端アド
レスによつて特定されるアドレスからメインメモリ１０
ｍから読み出され、このデータはそれからトランスレー
タ１２ｔを介してＩ／ＯチヤネルバツフアＣ２へ転送さ
れる（またはＩ／Ｏデイスクリプタに基づいてトランス
レータのまわりをバイパスされる）。第１Ｄ図に見られ
るように、データはそのとき１４ｐのような周辺装置へ
転送される。第１Ｅ図に見られるように、中央制御装置
１２はＩ／Ｏチヤネル、プロセサ１０Ｐ１およびコアメ
モリ１０ｍへ／からインターフエイスを与える。プロセ
サ１０ｐからの制御情報は中央制御装置１２へ送られ、
そこではそれが１００，１０１などのように各／Ｏチヤ
ネルへ分布される。中央制御装置１２は、この第１のＩ
／ＯサブシステムのＩ／Ｏ制御装置によつて作られるコ
アメモリ要求のすべてを処理する。コアメモリ１０ｍへ
書込まれるべきである各１／Ｏチヤネルからのデータは
、中央制御装置１２によつてメモリ書込み母線上に置か
れ、かつコアメモリ１０ｍから読み出されるべきデータ
はコアメモリ読出し母線上に置かれかつ各１／Ｏチヤネ
ルへ分布される。要求がＩ／Ｏチヤネル装置によつて作
られるとき、中央制御装置１２は、その特定のＩ／Ｏチ
ヤネルのため確保されるアドレスメモリ記憶場所からコ
アメモリアドレスを得る。
このアドレスはメインメモＩ月０ｍをアクセスするよう
に用いられかつメモリサイクルがそのとき開始される。
メモリサイクルは特定のＩ／０オペレーシヨンに基づい
て「読出し］または「書込み」のいずれかである。プロ
セサ１０ｐがメモリアクセスを要求するとき、含まれる
メモリアドレスはプロセサ１０ｐに場所決めされるアド
レスメモリ１０ｐａｍから得られる。このアドレスはメ
インメモリ１０ｍをアクセスするために用いられ、かつ
メモリサイタル（読出しまたは書込みのいずれか）が開
始される。ただ１つのメモリアクセスが与えられた瞬間
になされることができるので、多重メモリ要求が個別的
に処理されなければならず、かつこの処理は、前述した
ように、中央制御装置１２によつて優先権制御１０ｐｃ
（第１Ｃ図、第１Ｄ図）を介して自動的に達成される。
各中央制御装置１２は「優先論理」１０ｐｃを含み、こ
の優先論理１０ｐｃはフイールド技術的調節によつて確
立されまたは変化される。Ｉ／Ｏチヤネルが中央制御装
置１２へ加えられるとき、それらのチヤネルはまた優先
回路網へ加えられる。この場合、プロセサ１０ｐは中央
制御装置１２よりも低い優先権を有する。最高の優先権
要求は最初に認められ、かつそれが完了されるとすぐに
、次の最高の要求が自動的に認められる。この処理が多
重要求のすべてが処理されるまで繰り返される。その要
求は、どの制御が最後の要求を認められたかに基づいて
各中央制御装置（多重中央制御装置が用いられるとき）
へ交互に認められる。中央制御装置がアクセスを欲しな
ければ、そのときそれはプロセサ１０ｐへ認められる。
第１のカテゴリのサブシステム内でデータ転送オペレー
シヨンの進行の間に、Ｉ／０Ｃ（入出力制御装置）が、
０Ｐコード、変形、および周辺装置の形式に基づいてい
くつかの機能を遂行してもよい。典型的には、Ｉ／Ｏ制
御装置は１バイトだけまたは多くとも１ワードをバツフ
アする能力を有する。したがつて、制御装置のデータバ
ツフアがロードされるとき、Ｉ／Ｏ制御装置またはＩ／
Ｏチヤネルユニツト１００，１０１，１０２がメモリア
クセスを要求しなければならず、それゆえに、データが
システムへ転送されまたはシステムから転送される速度
は、周辺装置が読出されまたは書込まれることができる
速度によつて主として制御される。ライン制御プロセサ
を備えたベースモジユールを用いる第２のＩ／Ｏサブシ
ステムはこの速度制限を有しない。１／Ｏ制御装置がメ
モリアクセスを要求するとき、実際に、それは一連のオ
ペレーシヨンを遂行するようにプロセサに求めており、
これらのオペレーシヨンは、（ａ）データフイールドア
ドレスをプロセサのＩ／Ｏチヤネルアドレスメモリから
局部アドレスレジスタへ転送すること、（ｂ）メモリサ
イクルを開始させること、（ｃ）およびチヤネルのアド
レスメモリに対してデータフイールドアドレスを復元す
ることを含む。
／０制御装置はまたプロセサに対して、アドレスが次の
データフイールド記憶場所で指摘するように増分されな
ければならない量を表示する。オペレーシヨンが完了す
るとき、１／Ｏ制御装置はオペレーシヨンがいかにして
果されたかを表わす結果デイスクリプタ（Ｒ／Ｄ）を作
り、それからＩ／０Ｃは確保されたメモリ記憶場所に結
果デイスクリプタをストアし、そのあとそれはプロセサ
割込みフリツプフロツプをセツトする。〔第２のＩ／Ｏ
サブシステム〕１／Ｏアクテイビイテイを制御する第２
のカテゴリにおいて、中央処理装置１０に場所決めされ
る入出力トランスレータ（ＩＯＴ）インターフエイス装
置が使用される。
ＩＯＴはＬＣＰベースモジユールに設けられるライン制
御プロセサ（ＬＣＰ）のグループとインターフエイスす
る。８個までのＬＣＰがＬＣＰベースモジユールに収容
されてもよい。
ＬＣＰに対するベースモジユールは８個のＬＣＰと同じ
数までである。ＬＣＰは、含まれる周辺装置とプロセサ
およびメモリの主システムとの間のバツフアされたデー
タ転送経路を確立するインテリジエントインターフエイ
ス装置である。この通信経路は、ＩＯＴからのコマンド
デイスクリプタ（Ｃ／Ｄ）を受けるときＬＣＰによつて
解立され、前記１０ＴはもとのＩ／Ｏデイスクリプタを
ＬＣＰのため特定化されたコマンドデイスクリプタへ変
換する。各ＬＣＰは、典型的には、２５６ワードの大き
な「データバツフア」を有するので、データは、その装
置の比較的低速度で特定の周辺装置へ転送されかつ特定
の周辺装置から転送されることができるが、しかしなが
ら、データバツフアが満たされているとき、データは、
高速度にある、メインメモリのメモリ速度によつて許容
される最高の速度で、主システムへ転送されることがで
きる。
８個までのＬＣＰを収容するＬＣＰベースモジユールは
、ＩＯＴとともに作動して特定のＬＣＰのオペレーシヨ
ンへの接続を確立しかつその特定のＬＣＰのオペレーシ
ヨンを開始する。
ＬＣＰベースモジユールはまたタイミング信号、保守論
理、電源および冷却を供給し、この冷却は個別的なＬＣ
Ｐの各グループを支持する。１０Ｔは中央処理装置のそ
の部分であり、その装置は、Ｉ／Ｏデイスクリプタを受
けるとき、ＬＣＰベースモジユールとともに働いて開始
１／Ｏ命令によつて特定化されるチヤネルの特定のＬＣ
Ｐへの接続を確立する。
ＩＴＯはＩ／ＯデイスクリプタをＬＣＰに対して認めら
れる様式（コマンド／デイスクリプタ）へ変換し、かつ
、接続が確立されるとき、変換されたデイスクリプタを
ＬＣＰへ通過させ、そのあとでデータ伝送が始まる。デ
ータがＬＣＰと主システムとの間で転送されている時間
の間に、ＩＯＴがＬＣＰからのデマンドに基づいて、メ
モリアクセス、アドレスメモリを要求し、それからその
データアドレスを変更しかつ比較する。さらに、ＩＯＴ
は選択されたＬＣＰおよび主システム間のデータの経路
指定を制御し、かつそれは、そのように求められればデ
ータの変換（ＡＳＣＩＩ／ＥＢＣＤＩＣ）を遂行する。
オペレーシヨンが完了するとき、ＩＯＴはＬＣＰからの
Ｒ／Ｄ（結果デイスクリプタ）情報を受け、かつそれか
ら予め定められる記憶場所に結果デイスタリプタをスト
アする。ＬＣＰシステム形状は６８個までのＩ／０チヤ
ネルを許容する。
Ｉ／Ｏ制御サブシステムにおいて１６個だけのチヤネル
の総数のため各々８個の１／Ｏ制御装置を備えた２個の
ＣＣ（中央制御装置があつてもよい。しかしながら、Ｌ
ＣＰサブシステムにおいて、１個のＩＯＴについて８個
のＬＣＰベースモジユールまでが存在してもよい。
各ベースモジユールは８個までのＬＣＰをサービスしか
つ繰り上げする。したがつて、１個のＩＯＴは６４個の
ＬＣＰと同数を役立てる。マルチプレクスアダプタは、
共通なＬＣＰベースモジユールに接続される「２」個の
ＩＯＴの効果を与えるため用いられる。この形状はメイ
ンメモリに対するＩ／Ｏバンドパスを改良するために用
いられてもよい。すべての／０システムはそれ自体に独
特でなければならないチヤネルアドレスを有する。
メインメモリへのアクセスはＩＯＴ、中央制御装置およ
びプロセサによつて共用される。〔第１Ａ図の構成〕 第１Ａ図において、Ｉ／Ｏサブシステムのデユアルカテ
ゴリを示す全体的なシステムダイアグラムが示される。
第１のＩ／０サブシステムは、それぞれに周辺装置１４
ａおよび１４ｂに接続する１／Ｏ制御装置１３ａおよび
１３ｂを支持する中央制御装置１２から作られる。この
第１のＩ／０サブシステム（中央制御装置を用いる）が
、相互接続母線１１によつて主システム１０へ接続され
る。主システム１０は、メインメモｌ月０ｍ、中央処理
装置１０ｐ、メモリ制御装置１０ｃ、および入出力トラ
ンスレータ１０ｔを含むように示される。ＰＣＣ（周辺
制御キヤビネツト）インターフエイス１０１は母線５を
介して周辺制御キヤビネツト６へ接続し、このキヤビネ
ツト６は第１のＩ／０サブシステムの中央制御装置およ
びＩ／０制御装置を収容する。第１Ａ図の主システムの
入出力トランスレータ１０ｔは、１６０，１６１，１６
２として示される、ＬＣＰキヤビネツト数０，１，２と
して示されるキヤビネツトの使用を通じて第２のＩ／０
サブシステムを形成する。
ＬＣＰキヤビネツトの各々は３個のＬＣＰベースモジユ
ールＯ−８を支持し、たとえば、ベースキヤビネツト１
６０はベースモジユール２００，２０１，２０２を繰り
上げ、他方、ＬＣＰキヤビネツト１６１はＬＣＰベース
モジユール２０３，２０４，および２０５を支持し、同
様に、ＬＣＰキヤビネツ口６２はＬＣＰベースモジユー
ル２０６および２０７を支持する。個別的なＬＣＰベー
スモジユールの各々は、メツセージレベルインターフエ
イスケーブル（ＭＬＩ）１５によつてＩＯＴｌＯｔに接
続され、そのケーブルの各々は２５本のラインから作ら
れる。〔第２図（ＬＣＰベースモジユール）〕 第２図を参照して、典型的なＬＣＰベースモジユール２
００がより詳細に示される。
ベースモジユール２００は、共通な分布カード２００ｄ
，共通な保守カード２００ｒＩ１および共通な終端カー
ド２００ｔに加えて、８個のライン制御プロセサ（ＬＣ
Ｐ）２０００ないし２００７からなる。分布カード２０
０ｄは、ＬＯＴｌＯｔ（第５Ｅ図参照）に接続する１組
のメツセージレベルインターフエイスケーブル１５へ接
続する。各個別的なライン制御プロセサは出力ラインに
よつて特定の周辺装置へ接続され、そこでは、第２図に
見られるように、ＬＣＰ２ＯＯＯないし２００７がそれ
ぞれに周辺装置５０，５１，５２，５３，５４，５５，
５６，５７へ接続する。
ベースモジユールの各ＬＣＰは、ＬＣＰが処理する各特
定の周辺装置の特異性に適合する目的である状況ではわ
ずかに異なつてもよいが、各ＬＣＰは基本的には同じ設
計および機能的能力のあるものである。第２図を参照し
て、各ＬＣＰの典型的な例がＬＣＰ２ＯＯ６に見られ、
そのＬＣＰ２ＯＯ６はシステムインターフエイス２１ｓ
ｉ，装置インターフエイス２２ｄｉを有するように見ら
れかつ、典型的に２５６ワードを保持することができる
ワードバツフア２５０６を有するように見られる。〔第
３図（主システム）〕第３図を参照して、主システムが
Ｉ／０ＬＣＰサブシステムに関連するので主システムの
より詳細なプロツタダイアグラムが示される。
主システム１０は、／０デイスクリプタのためのリザー
ブ部分１０ｍｉおよび結果デイスクリプタのためのもう
１つのリザーブセクシヨン１０ｍｒがある主メモ１川０
ｍを有する。さらに、メインメモリ１０ｍはチヤネル数
の記憶のためもう１つのリザーブ部分１０ｎｃを有する
。Ｉ／Ｏデイスクリプタ、結果デイスクリプタ、および
チヤネル数は制御のためかつオペレーシヨンの状態の認
識のためシステムによつて用いられる情報である。これ
らはあとでより詳細に説明されよう。プロセサ１０ｐは
、ＩＯＴのため情報をストアするのに有益な局部レジス
タ１０ｐｒを有する。
入出力トランスレータ１０ｔはチヤネルスクラツチパツ
ドメモＩ川０ｐｓを保持する。プロセサ１０ｐの局部レ
ジスタ１０ｐｒが、適当なＩ／Ｏデイスクリプタの開始
（４）および終端Ｉ３）アドレスをストアするために用
いられる。
（中央制御装置（第１Ａ図）を用いる第１のＩ／０サブ
システムの場合において、１／０Ｃによつてこれらのア
ドレスが、チヤネルスクラツチパツドメモリまたはチヤ
ネルアドレスメモリと呼ばれる一時記憶場所へ転送され
る。）ＩＯＴの場合において、０Ｔを用いる第２のサブ
システムは、プロセサの局部レジスタ１０ｐｒへ導くメ
モリアドレスラインから直接にＡおよびＢアドレスをア
クセスする。すべての６４個のＬＣＰのためチヤネルス
クラツチパツドメモＩ川０ｐｓがＩＯＴ内に含まれる。
チヤネルスクラツチパツドメモリはまた所要のチヤネル
数を含む。〔オペレーテイング相関関係〕 第４Ａ図を参照してかつ主システム１０および典型的な
ＬＣＰ２ＯＯＯ間のような情報の転送を参照して、これ
らの情報ワードおよびそれらの機能を簡単にながめると
、オペレーテイング相関関係の性質が示されよう。
オペレーテイング相関関係は以下の索引の順序に従つて
説明される。索引 コマンドデイスクリプタ ・・・ ７９デイス
クリプタリンク ・・・ ８０データ（イン
テリジエンス） ・・・ ８２結果デイスクリプタ
・・・ ８３縦パリテイワード
・・・ ８３入出力トランスレータ（ＩＯＴ）
・・・ ８４開始モジユール ・・
・ ９０接続モジユール ・・・ ９
３ポーリングテスト ・・・ ９４デー
タ転送モジユール ・・・ ９７再接続モジ
ユール ・・・１００アドレスストア
・・・１０６メツセージレベルインタ
ーフエイス・・・１０８ＬＣＰ状態カウント
・・・１１３ＬＣＰベースモジユールバツクプレー
ン ライン制御プロセサ ポーリング要求 エラーチエツク （ａ）垂直パリテイ （ｂ）縦パリテイチエツク デイスクリプタリンク（Ｄ／Ｌ） 遮断モード 再接続モード 「書込モード」において ・・・１１４ ・・・１１６ ・・・１３０ ・・・１３４ ・・・１３５ ・・・１３６ ・・・１４３ ・・・１４４ ・・・１４４ ・・・１５５ 「読出モード」において ・・・１５５「上位
ロードモード」において ・・・１５６「状態」ライ
ン ・・・１５７読出モード
・・・１６０書込モードにおいて
・・・１６２コマンドメツセージＣ／Ｍモード
・・・１６５りセツトタイマＲ／Ｔモード ・・
・１６６第２のコマンドデイスクリプタＣ／Ｄモード
・・・１６６プロツクモードの
最後のワード ・・・１６６条件的取消し
・・・１６７無条件取消し
・・・１６７ＬＣＰの機能的コンポーネントＡ−Ｃ
・・・１７０Ａ．周辺端末制御セクシヨンＢ．データフ
ローセクシヨン Ｃ．システム論理セクシヨン ライン制御プロセサによる命令の受 け取り ・・・１９４ＬＣ
Ｐの作用：（ａ）システム−ＬＣＰ接続 ・・・１９
６（ｂ） ＬＣＰによつてＬＰＷを受取る
・・・１９７（ｃ）デイスクリプタリンクお
よ びデイスクリプタリンク ＬＰＷの受信 ・・・１９８ 代わりのフロー経路： （ａ）条件的取消命令の受取り ・・・１９９（ｂ）周
辺端末ユニツトから伝送の受取り ・・
・１９９ （ｃ）時間切れレベル受取り ・・・２００（ｄ）テ
スト命令の受信 ・・・２０１エラー条件：
・・・２０１書込オペレーシヨン
・・・２０２ＬＣＰの作用：（ａ）システムか
らのデータの受 取り ・・・２０２（ｂ） Ｌ
ＰＷの受信およびシステム１０からの遮断 ・・
・２０５ （ｃ）周辺端末装置へのデータ転 送 ・・・２０６ （ｄ）システム１０への再接続の ための要求 ・・・２０８ （ｅ）デイスクリプタリングおよ びデイスクリプタリンク ＬＰＷの転送 ・・・２０９ （ｆ）付加的なデータおよびエン デイングコードをシステム １０から受ける ・・・２１０ （ｇ） ＬＰＷの受信およびシステ ム１０からの遮断 ・・・２１０ （ｈ）データおよびエンデイング コードの周辺端末装置への 転送 ・・・２１１ （１）終了書込オペレーシヨンに 対する再接続のための要求・・・２１２ 代わりのフロー経路： （ａ）システム１０に対する緊急 アタセスのための要求 ・・・２１３ （ｂ）エンデイングコード（ＡＢ 桁）の受信 ・・・２１４ （ｃ）システム１０から終了信号 の受信 ・・・２１６ （１）エンデイングコード前に 終了信号を受信 ・・・２１６ （２）エンデイングコード後に 終了信号を受信 ・・・２１７ エラー条件 （ａ）アクセスエラー ・・・２２０（ｂ）
システム垂直パリテイエラー・・・２２１（ｃ）縦パリ
テイエラー ・・・２２１（ｄ）端末垂直パリ
テイエラー ・・・２２２読出オペレーシヨン
・・・２２２一般的フロー経路：（ａ）主シ
ステム１０から遮断 ・・・２２４（ｂ）端末装置から
のデータの受信およびレコード ・・・２２４ （ｂ−１）第１のキヤラクタの 受信および垂直パリ テイの発生 ・・・２２６ （ｂ−２）バツフアに第１のキ ヤラクタを記憶する・・・２２７ （ｂ−３）第２のキヤラクタの 受信および記憶 ・・・２２８ （ｂ−４）付加的なキヤラクタ の受信およびブロッ クチェックギアラグ （ＢＣＣ）累積の開始・・・２３０ （ｃ）満されたバツフア ・・・２３１（ｄ）シ
ステム１０に対する再接続のための要求 ・・
・２３１ （ｅ）デイスクリプタリンクＤ／ Ｌおよびデイスクリプタリ ンクＬＰＷの転送 ・・・２３３ （ｆ）データをシステム１０へ転送・・・２３４（ｇ）
縦パリテイワードをシステム１０へ伝送 ・
・・２３５ （ｈ）付加的なデータおよびエン デイングコードを周辺端末 装置から受信する ・・・２３６ （１） ＢＣＣのチエツクおよびシ ステム１０への再接続のた めの要求 ・・・２３８ （ｊ）デイスクリプタリンクＤ／ Ｌおよびデイスクリプタリ ンタＬＰＷの転送 ・・・２３９ （ｋ）データをシステラ１０へ転 送 ・・・２３９（１） ＬＰ
Ｗおよび結果デイスク リプタＲ／Ｄをシステム １０へ伝送 ・・・２４０ 代わりのフロー経路： （ａ）時間切れレベルの受信 ・・・２４１（ｂ）周
辺端末装置からなおも期待される伝送 ・・
・２４２ （ｃ）緊急再接続のための要求 ・・・２４２（ｄ）エ
ンデイングコード（ＡＢ桁）の受信 ・・
・２４３ （ｄ１）データに続くエンデイ ングコードの受信 ・・・２４４ （Ｄ２）エンデイングコードの みの受信 ・・・２４６ （ｅ）システムから終了信号を受 ける ・・・２４８ （ｅ１）エンデイングコードが 受けられる前に終了信 号を受信 ・・・２４８ ｅ１（ａ）〜ｅ１（ｄ） （Ｅ２）エンデイングコードが 受けられた後終了信号 を受ける ・・・２５１ ｅ２（ａ）〜Ｅ２（ｃ） エラー条件： ・・・２５３（ａ）ア
クセスエラー ・・・２５４（ｂ） ・瑞末垂
直パリテイエラー ・・・２５４（ｃ）プロツクチエツ
クキヤラクタエラ一 ・・・２５５書
込フリツプ一読出オペレーシヨン・・・２５５テストオ
ペレーシヨン ・・・２５８テスト可能化オペ
レーシヨン ・・・２５９条件的取消オペレーシヨン
・・・２６１エコーオペレーシヨン ・
・・２６２結果デイスクリプタＲ／Ｄの復帰・・・２６
５オフラインモード ・・・２６８オンラ
インモード ・・・２６８ＬＣＰが遂行す
ることができる特定のオペレーシヨン（表） ・・・
２６９（ａ）書込み ・・・２７０（
ｂ）読出し ・・・２７１（ｃ）書込フ
リツプ読出し ・・・２７３（ｄ）テスト
・・・２７５（ｅ）テスト可能性
・・・２７６（ｆ）条件的取消し ・・・２
７７（ｇ）エコー ・・・２７８コ
マンドデイスクリプタ（第４Ａ図）コマンドデイスクリ
プタ（Ｃ／Ｄ）が／Ｏデイスクリプタの変更された様式
である。
Ｉ／Ｏデイスクリプタは第１図（かつ特定的には第３図
の１０ｍｉ）のメインメモリ１０ｍに存する情報であり
、このメインメモリ１０ｍは達成されるべき入出力オペ
レーシヨンの形式に関してデータおよび情報を与える。
Ｉ／Ｏデイスクリプタの変更は１０Ｔ１０ｔ（入出力ト
ランスレータ、第１図）によつて達成され、そのＩＯＴ
ｌＯｔはシステムメモリ１０ｍからＩ／Ｏデイスクリプ
タを受け、命令の部分を保有し、かつそれから応用でき
る部分をコマンドデイスクリプタとしてＣＰ２ＯＯＯへ
転送する。コマンドデイスクリプタは、０Ｐコード桁（
Ａ），変形桁１（Ｂ），２（０，および３（Ｄ）ならび
にパリテイビツトからなる１７ビツトワードＡ，Ｂ，Ｃ
，Ｄ（第４Ｂ図）である。
しかしながら、ＬＣＰ２ＯＯＯは、命令的な目的のため
０Ｐコード桁および変形桁１だけを用いる。変形桁２お
よび３は常にＯに等しい。０Ｐコード桁囚はＬＣＰ２Ｏ
ＯＯによつて遂行されるように基本的オペレーシヨンを
規定し、かつ変形桁１（３）は基本的オペレーシヨンの
変更をノ特定する。
なんのメモリアドレス情報もＬＣＰへ送られず、システ
ムメモリアドレス機能が０Ｔ１０ｔによつて達成される
。第４Ｂ図は、ＬＣＰによつて遂行されることができる
すべてのオペレーシヨンのためのコマンドデイスクリプ
タコードを含む。これらのオペレーシヨンは、書込み、
読出し、書込みフリツプ読出し、テスト、テスト可能化
、条件的取消し、およびエコーを含む。これらのオペレ
ーシヨンはあとで説明されよう。デイスクリプタリンク
（第４Ａ図）デイスクリプタリンク（Ｄ／Ｌ）は縦パリ
テイワード（ＬＰＷ）によつて伴なわれる２個の１６ビ
ツト情報ワードからなる。
デイスクリプタリンクは、２個の装置間の通信の間の特
定の時間に１０Ｔ１０ｔ（第１図）およびＬＣＰ（たと
えばＬＣＰ２ＯＯＯ）間で交換される。デイスクリプタ
リンクの内容は次の表に示される。リストされないデー
タビツトは将来の使用のため確保される。表 ：デイス
クリプタリンタ（第５Ｄ図をも参照） データビツト 指 定 Ａ８システムメモリへのアクセス禁止 Ａ２所要のＡＳＣＩＩ変換 Ｃ２ベースモジユーノレアドレス：４ビツトＣ１
べ←スモジユｉルアドレス：２ビツトＤ８ベニスモジ
ユｉルアドレス：１ビツトＤ４ＬＣＰアドレス：４ビツ
ト Ｄ２ＬＣＰアドレス：２ビツト ＤｌＬＣＰアドレス：１ビツト データ（インテリジエンス）（第４Ａ図）これらは、５
０のような周辺装置への起こりうる転送のためデータを
システム１０から２０００のようなＬＣＰへ転送するた
めの双方向通信ラインであり、またはさもなくばデータ
を周辺装置５０からＬＣＰ２ＯＯＯ、かつしたがつてメ
モＩ川０ｍに記憶するためシステム１０へ転送するため
の双方向通信ラインである。
第１図および第３図において、これらのチヤネルはメツ
セージレベルインターフエイス（ＭＬＩ）１５である。
システム１０およびＬＣＰ２ＯＯＯ間のデータ伝送は、
１個のキヤラタタに限られるある伝送または奇数のキヤ
ラクタの終端の伝送を除いて、ワード様式（表）にある
。各「データワード」は２個の７ビツトＡＳＣｌキヤラ
クタおよび１個のパリテイビツトからなる。データビツ
トＡ８およびＣ８は用いられない（表）。コマンドデイ
スクリプタを受けたあと、しかしオペレーシヨンの実行
の前に、ＬＣＰ２ＯＯＯは１０Ｔ１０ｔからデイスクリ
プタリンクを受けかつそれをＬＣＰバツフア２５００に
ストアするということがコマンドデイスクリプタに関し
て注目されるべきである（第２図）。
ＬＣＰ２ＯＯＯがシステム１０から遮断し、それからさ
らに通信のため再接続するとき、デイスクリプタリゾク
がＩＯＴｌＯｔへ復帰されてＬＣＰおよびオペレーシヨ
ンを、進行中に識別する。結果デイスクリプタ（第４Ａ
図） コマンドデイスクリプタ（Ｃ／Ｄ）に含まれる命令が実
行されたあとで、またはエラーがコマンドデイスクリプ
タまたはデイスクリプタリンクを受けている間に生じる
とき、結果デイスクリプタはＬＣＰ２ＯＯＯによつて発
生されかつシステム１０へ送られる。
結果デイスクリプタはＬＣＰによつて、１６ビツトワー
ドフオーマツトで、パリテイビツトを有して、システム
１０へ送られる。第４Ｃ図は結果デイスクリプタのため
１６ビツトフオーマツトを示し、桁Ａ，Ｂ，Ｃ，Ｄは各
々４ビツトを有する。縦パリテイワード（第４Ａ図） 縦パリテイワード（ＬＰＷ）は、システム１０およびＬ
ＣＰ２ＯＯＯ間の各伝送の縦パリテイを表わす１６ビツ
トワードである。
ＬＰＷは、２個の装置間の情報の転送の間にＩＯＴｌＯ
ｔおよびＬＣＰ２ＯＯＯの両方において累積される。Ｌ
ＰＷレジスタがＬＣＰ２ＯＯＯに設けられ、ＬＣＰ２Ｏ
ＯＯにおいては、ＬＣＰ２ＯＯＯによつて、ＬＰＷの累
積は、ＬＰＷレジスタの入カへ転送されている各ワード
を与えること、およびキヤリなしで２進加算オペレーシ
ヨン（排他的０Ｒ機能）を遂行す ５ることからなる。
データ転送が終わるとき、排他的０Ｒ機能は送信および
受信装置のＬＰＷ間で再び行われる。
エコーがなにも生じなかつたならば、両方のＬＰＷは同
一であり、力りその結果ＬＰＷレジスタの値は「すべて
０」 ４である。入出力トランスレータ（ＩＯＴ）（第
５Ｃ図）１０Ｔ１０ｔはシステムＩ／０デイスクリプタ
を、各ＬＣＰに適切な適当なオペレーシヨナルメ）ツセ
ージに変換する。
代わりに、結果デイスクリプタの形式でＬＣＰからの結
果メツセージが１０Ｔによつて変換されず、ＬＣＰによ
つて伝送される１０ｍｒで直接にメモリ１０ｎ１ヘスド
アされる。ＩＯＴは、第２のＩ／０ＬＣＰサブシステム
の入出力能力を支持する必要があるＬＣＰおよびメイン
メモリ１０ｍ間のすべての情報転送を行つＯメモリ１０
ｍからＩＯＴへ送られる／Ｏデイスクリプタが第５Ａ図
に示される。
この図面のセクシヨン１Ａは、ＬＣＰのためコマンドメ
ツセージＣ／Ｍを発生するようにＩＯＴによつて用いら
れるデイスクリプタを示す。これらはまたコマンドデイ
スクリプタＣ／Ｄとして参照されることができる。セク
シヨン１ＢはＩＯＴによつて用いられるデイスタリプタ
を示す。オペレーシヨン４０ないし５８はＬＣＰＯＰコ
ードへ変換されかつ「メツセージ」フオーマツトでＬＣ
Ｐへ送られる。変形フイールドの「Ｌ」桁は、ＬＣＰへ
送られるデイスクリプタ情報の変形桁（Ｂ，Ｃ，および
Ｄ）に用いられる情報を繰り上げる。Ｓ桁は第５Ａ図の
セクシヨン１Ａの注によつて示されるＩＯＴによつて用
いられる。第５Ａ図に示される各オペレーシヨンは２個
の０Ｐコードを有し、その差はＬＣＰによつて用いられ
るアドレスの数にある。
０Ｐコードの第１の桁は所要のアドレスの数を指定する
。
たとえば、４の値は２−アドレスオペレーシヨンを指定
し（なにも有しない「テスト」は除く）、０Ｐコードの
第１桁のための５の値は３アドレスオペレーシヨンを指
定する。０Ｐコードの第２の桁は、［Ａ」桁としてＬＣ
Ｐへ送られる実の０Ｐコードヘマツプ化される。
第５Ｂ図は順方向および逆方向に進むオペレーシヨンの
データフイールド境界を示す。
（順−ＬＣＰに対するシステム） 第５Ａ図はまたＬＣＰを制御するために用いられる４個
の形式の標準オペレーシヨナルメツセージを示す。
これらは、１、読出し（Ｒｅａｄ） ２、書込み（Ｗｒｉｔｅ） ３、テスト（Ｔｅｓｔ） ４、エコー（ＥｃｈＯ）である。
特定のデイスクリプタ情報が、これらの０Ｐコードを伴
う変形の形式で得られる。
「読出し」および「書込み」はシステムメモリアクセス
を要する。データを転送しないすべてのオペレーシヨン
は「テスト」と考えられる。したがつて、「テスト」は
結果情報だけを受けるＩＯＴに生じる動作として規定さ
れる。［エコー」は信頼テストオペレーシヨンであり、
このオペレーシヨンによつて、ＬＣＰはシステム１０か
ら情報のバツフアロードを受けかつそれをチエツクアウ
トのためシステム１０へもどす。主システム１０および
ＬＣＰ間のすべての通信は標準メツセージレベルインタ
ーフエイス１５（ＭＬＩ）を通じて行なわれる。
このＬＯＴおよび種々のＬＣＰ間の通信は、すべてのＬ
ＣＰに共通な標準フロー秩序によつて達成される。第５
Ｃ図においてＩＯＴｌＯｔはプロセサ１０ｐから／Ｏデ
イスクリプタを受ける。
ＩＯＴは分布装置２００ｄを介して要求されたＬＣＰチ
ヤネルに接続しかつ、ＬＣＰタスクを表わすメツセージ
フオーマツトで変換されたデイスクリプタ情報（コマン
ドデイスクリプタＣ／Ｄ）を送る。ＩＯＴはそのときＬ
ＣＰ「被駆動状態］になる。これは、１０Ｔが、ＬＣＰ
およびＩＯＴ（第４Ａ図）間の制御ラインを介して示さ
れる種々のＬＣＰ状態（メモリ要求を含む）に応答する
ということを意味する。ＩＯＴは、メインメモリおよび
ＬＣＰ間の情報の転送を管理する。Ｉ，ＣＰのメモリ要
求は開始のそれを除いてすべてのデータ転送のため０Ｔ
を駆動する。１０ＴまたはＬＣＰのいずれかはメインメ
モリ１０ｍへの接続を開始させることができる。
ＩＯＴは、「ポーリングテスト（ＰＯｌｌＴｅｓｔ）」
と呼ばれるアルゴリズムを遂行することによつてＬＣＰ
（かつその関連の周辺装置）へのメインメモリ接続を開
始する。他方、ＬＣＰは「ポーリング要求」と呼ばれる
アルゴリズムによつてＩＯＴおよびメインメモリへの接
続を開始する。一旦、ＬＣＰが接続されると、それは第
４Ａ図の制御ラインを介してその状態を示す。「ポーリ
ング要求」を開始しているＬＣＰはシステムにおける他
のＬＣＰと競争しなければならず、メインメモリ１０ｍ
への接続は後述される優先権に基づいて認められる。オ
ペレーシヨンの間に、ＩＯＴｌＯｔは他のＬＣＰをサー
ビスする目的で、ある１つのＬＣＰから遮断される。１
０ＴおよびＬＣＰ間のメツセージ伝送は、垂直奇数パリ
テイビツトと共にあるときに伝送された１６ビツトであ
るデータおよび制御メツセージを含む。
最後のメツセージに続いて、１６ビツト縦奇数パリテイ
ワード（ＬＰＷ）が垂直奇数パリテイビツトによつて伴
なわれて伝送される。パリテイ０ＴおよびＬＣＰの両方
によつてチエツクされる。もしもパリテイエラーがＬＣ
Ｐによつて検出されれば、ＬＣＰはその結果情報伝送（
結果デイスクリプタ）においてこれを報告しかつそのオ
ペレーシヨンを停止する。ＩＯＴがパリテイエラーを検
出すれば、それはＬＣＰ結果デイスクリプタに挿入され
る。入出力トランスレータ１０ｔ（ＩＯＴ）は４個の主
要な機能的セクシヨンからなり、その各々は人出力オペ
レーシヨンのある特定の様子に関連する。
これらの機能的セクシヨンは第５Ｃ図に示される。さら
に、０Ｔおよび主システム（プロセサおよびメインメモ
リ）間の、並びにＬＣＰおよび周辺装置間のオペレーテ
イング関係もまた示される。第５Ｃ図を参照して、入出
力トランスレータ１０ｔはプロセサ１０およびメインメ
モリ１０ｍと通信する。
ＩＯＴｌＯｔはまたライン制御プロセサ２０００のよう
な選択されたＬＣＰおよび周辺装置５０と通信する。第
５Ｃ図の一連の制御ラインはプロセサ１０から、開始モ
ジユール１０ｔａ１接続モジユール１０ｔｈ、データ転
送モジユール１０ｔｃおよび再接続モジユール１０ｔｄ
へ至るように示される。開始モジユール 開始モジユール１０ｔａは、アドレスを含むデイスクリ
プタ情報をプロセサ１０から受け、かつそれからデイス
クリプタ０Ｐコードを変換しかつその情報をＬＣＰ２Ｏ
ＯＯによつて使用できる様式に組立てる。
デイスクリプタのＡおよびＢアドレスは第３図のＩＯＴ
スクラツチパツドメモリ１０ｐｓにストアされ、そのメ
モリ１０ｐｓは各指定されたチヤネルのため確保された
記憶場所を有し、デイスクリプタ情報の残りのものは続
いてＬＣＰ２ＯＯＯへ伝送するためレジスタ（第５Ｄ図
に示される）内で組立てられる。一旦情報がこの「デイ
スクリプタ情報レジスタ］において組立てられればかつ
アドレスがストアされれば、第１のレジスタの内容は第
２の同一のレジスタヘシフトされる。この態様で、第１
のレジスタはクリアされることができかつ開始モジユー
ル１０ｔａがそれによつて第２のデイスクリプタを受け
取るよう（こ自由にされる。第５Ｄ図のデイスクリプタ
レジスタに含まれる情報は以下の多数の項目からなる。
（ａ） ＬＣＰＯＰコード：これらは４個の相互に排他
的なビツトであり、それらはＩＯＴによつて１／Ｏデイ
スクリプタ０Ｐコードから変換され、それらは開始され
るべきオペレーシヨンの形式をそのＬＣＰに対して表示
する。
（ｈ） ＬＣＰ変形：これらは、開始されるべきオペレ
ーシヨンに関するＬＣＰへ補充情報を通過させるため用
いられる３桁である。
（ｃ） ＩＯＴ桁：この桁は、データ転送が開始される
べきであるかどうかおよびデータが変換されるべきであ
るかどうかを特定する。
（ｄ）逆フラグリオンのとき、このフラグビツトは逆の
オペレーシヨンが行なわれるべきであることを表示する
。
（ｅ） ＬＣＰアドレス：これは、プロセサ開始１／Ｏ
命令の「ＢＦ」（チヤネル数）からデコードされ、この
フイールドは、８個のＬＣＰベースモジユールの１つを
特定する３ビツト、および指定されたベースモジユール
の特定のＬＣＰを選択するように結合して用いられる他
の３ビツトを含む。
（ｆ） Ｃアドレス：これは／Ｏデイスクリプタの６桁
のＣ−アドレスフイールド（フアイルアドレス）である
。
１０Ｔ桁、逆フラグ、およびＬＣＰアドレスの結合は、
前の遮断に従うシステムへの接続を再確立するためＬＣ
Ｐによつて用いられるデイスクリプタリンク（Ｄ／Ｌ）
を構成する。
プロセサが、すべてのＩ／０デイスクリプタが送られた
ＩＯＴを信号化するとき、ＩＯＴはプロセサから遮断し
、かつ開始モジユール１０ｔａは制御を接続モジユール
１０ｔｂヘパスする。接続モジユール 第５Ｃ図の接続モジユール１０ｔｂは、ＬＣＰ２ＯＯＯ
のような指定されたＬＣＰおよび入出力トランスレータ
１０ｔ間に通信経路を確立する目的を有する。
接続モジユール１０ｔｈはプロセサ開始命令に表われる
チヤネル数をデコードし、かつ、デコードされた値で、
所望のＬＣＰが場所決めされる２００（第１Ａ図）のよ
うなＬＣＰベースモジユールへの通信経路を選択する。
接続モジユール１０ｔｂは、ＬＣＰアドレスを、選択さ
れたＬＣＰベースモジユールへ送り、かつそれから２０
０のようなベースモジユールを信号化して「ポーリング
テスト」を開始させる。ポーリングテスト 「ポーリングテスト」は、ベースモジユールと特定のＬ
ＣＰとの間の接続を確立するようにＬＣＰベースモジユ
ールによつて用いられるアルゴリズムであり、ボーリン
グテストアルゴリズムはＩＯＴによつて開始される接続
である（ＬＣＰによつて開始される接続である「ポーリ
ング要求」と呼ばれるアルゴリズムと対照をなす。
）ＬＣＰベースモジユールおよび特定のＬＣＰ間の接続
が一旦確立されると、第１Ａ図および第２図の２００の
ようなベースモジユールは、ＬＣＰおよびＩＯＴ間のデ
ータ転送に対して透過となる。「ポーリングテスト」ア
ルゴリズムはまた、優先権、伝送エラー、および使用中
条件に対しチエツクし、その任意のものが、もし検出さ
れれば、接続の企てを打切る。接続の企てが成功すれば
、特定のＬＣＰは、接続がＩＯＴによつて終了されるま
でＩＯＴｌＯｔへ接続されたままである。
ＬＣＰベースモジユールは選ばれたＬＣＰおよびＩＯＴ
間の通信においてそれ以上の何の機能もとらない。企て
られた接続の進行中に、ある条件が検出され、その条件
は接続の企てを停止または打切り、その結果在来の条件
がＩＯＴ結果／デイスクリプタにおいて報告される。
検出されかつ報告される条件の形式が次に示される。（
ａ）アドレス指定されたチヤネルがＬＣＰを含まずまた
はチヤネルのＬＣＰがオフラインである。
（ｂ）アドレス指定された特定のチヤネルのＬＣＰは「
使用中」である（すなかち、ＬＣＰ状態は２または３で
はなく、［状態カウント」の使用は後述される）。（ｃ
）ベースモジユールが現にシステム１０へ接続されると
いう点においてポートが使用中、すなわち、ある他のＬ
ＣＰである。
（ｄ） ＬＣＰアドレスはその中にパリテイエラーを有
する。
０Ｔおよびベースモジユール分布制御手段は特定のＬＣ
Ｐへの接続のため「ポーリングテストを使用するとき、
もしもポーリスグテストがそのＬＣＰへの接続を生じれ
ば、ＩＯＴｌＯｔはデイスタリプタリンク（Ｄ／Ｌ）、
ＬＣＰＯＰコードおよび変形、並びにＣアドレスを、選
択されたＬＣＰへ伝送する。
この情報を受けた後、ＬＣＰは、それが切断されている
か、またはそれがいまデータを転送し始めるように準備
されているかということを、ＩＯＴｌＯｔに信号する。
典型的には、「書込み」オペレーシヨン（メインメモリ
１０ｍから周辺装置５０のような周辺装置へのデータ）
によつて選択されたＬＣＰが「データ転送」を要求し、
他方「読出し」オペレーシヨンは典型的には遮断を生じ
る。もしもデータ転送が要求されれば、接続モジユール
１０ｔｂは制御をデータ転送モジユール１０ｔｃへパス
する。
もしもＬＣＰ２ＯＯＯが遮断されれば、そのとき、ＬＣ
Ｐ２ＯＯＯおよびＩＯＴｌＯｔ間の通信は、ＬＣＰが再
接続モジユール１０ｔｄを介して通信を再確立するよう
に要求するまで止められる。データ転送モジユール 第５Ｃ図において、データ転送モジユール１０ｔｃがＩ
ＯＴｌＯｔによつて用いられて接続されたＬＣＰ２ＯＯ
Ｏおよびメインメモリ１０ｍ間のデータの流れを制御し
かつ管理する。
ＬＣＰは、接続モジユール１０ｔｂの作用の直接結果と
して、または再接続モジユール１０ｔｄの作用の結果と
して接続された状態にあつてもよく、いずれかの場合に
おいてデータ転送モジユール１０ｔｃのオペレーシヨン
が同じである。制御がデータ転送モジユール１０ｔｃへ
パスされるとき、デイスクリプタのＡおよびＢアドレス
は第３図のＩＯＴスクラツチパツドメモリ１０ｐｓから
検索され、それによつてそれらは、開始モジュール１０
ｔａによつて、または第５Ｃ図のデータ転送モジユル１
０ｔｃによつて、先行データ転送オペレーシヨンの終る
ときにストアされる。メモリアクセス要求がなされ、か
つＡアドレスがＩＯＴｌＯｔから第３図の主システム１
０のプロセサメモリアドレスレジスタ１０ｐａｍへ転送
される。第５Ｃ図において「書込み」オペレーシヨンが
進行中であるということを想定して、Ａアドレスによつ
て特定化されるメモリ記憶場所からのデータがＢｍを介
してＩＯＴデータ転送モジユール１０ｔｃへ母線化され
る。
一旦モジユールにおいて、データが変撓され（もしもデ
イスクリプタによつて特定化されれば）、かつ縦パリテ
イを発生するため用いられ、かつそれからストローブパ
ルスによつて伴われる。ＬＣＰ２ＯＯＯのような選択さ
れたＬＣＰへ母線Ｂｇを介してゲート処理される。ＬＣ
Ｐ２ＯＯＯがデータを受けるとき、それはストローブパ
ルスをＩＯＴｌＯｔへ戻すことによつてそのデータの受
信を知る。メモリ１０ｍからＬＣＰ２ＯＯＯへのデータ
転送が生じている間に、ＩＯＴｌＯｔはＡアドレスを増
分しかつそれをＢアドレスに対して比較する。
ＡアドレスがＢアドレスよりも小さければ、ＬＣＰ２Ｏ
ＯＯから認められたストローブパルスを受けることによ
つてもう１つのメモリアクセスが要求されかつデータ転
送シーケンスが続くことができる。第２図の２５００の
ようなＬＣＰバツフアがメモ１Ｊ１０ｍからのデータで
満たされるとき、ＬＣＰは、それが遮断しようとしてい
るＩＯＴｌＯｔを信号化し、０Ｔ１０ｔはそのとき増分
されたＡアドレスをＩＯＴスクラツチパツドメモリ１０
ｐｓ（第３図）へ再ストアし、その後でそれはＩＯＴお
よびＬＣＰ間の接続を終結させる。ＬＣＰ２ＯＯＯのよ
うなＬＣＰは、そのＢｐを介してその周辺装置５０との
データ伝送を始め、０Ｔ１０ｔはいま自由にもう１つの
ＬＣＰとの接続ができる。そのデータバツフア２５００
の内容を周辺装置５０へ転送するとき、ＬＣＰ２ＯＯＯ
はメインメモり１０ｍへのデータ経路の再確立を要求す
る。この再確立はＬＣＰベースモジユール２００および
１０Ｔ再接続モジユール１０ｔｄによつて処理される。
入出力（１／０）アクテイビイテイの全体的な速度を増
大する目的で、０Ｔ１０ｔはオプシヨンとしてＩＯＴマ
ルチプレクサを含んでもよい。
このマルチプレクサはＩＯＴを能動化してそれらのメモ
リサイクルの間ＬＣＰをサービスし、前記メモリサイク
ルは、ＩＯＴがある非メモリ機能で使用中である間にさ
もなくば失なわれたであろうものである。再接続モジユ
ール ２０００のようなＬＣＰが、ＩＯＴｌＯｔへ接続された
後、かつコマンドデイスクリプタ（Ｃ／Ｄ）およびデイ
スクリプタリンク（Ｄ／Ｌ）を受けた後、ＬＣＰ２ＯＯ
Ｏは、装置５０のようなその関連の周辺装置と通信する
目的でシステムから遮断されてもよい。
今、もしもそのＬＣＰが続いてメモリ１０ｍへのアクセ
スを求めれば、それは要求をベースモジユール２００へ
送る。「ポーリング要求」と呼ばれるアルゴリズムはＬ
ＣＰベースモジユール（ＬＣＰの要求に応答して）がＬ
ＣＰを０Ｔ１０ｔへ接続しようと企てる方法である。ベ
ースモジユール分布カードはこれを達成するためにハー
ド配線された論理を含む。再接続モジユール１０ｔｄの
目的は「ポーリング要求」を認めかつ０Ｔ１０ｔへのデ
ータ経路を再確立することである。再接続試みの間に、
かつ２００のようなベースモジユールと共に働く再接続
モジユール１０ｔｄは、種々の要求しているＬＣＰ間に
生じる任意の優先権の衝突を解決する。
優先権が解決されるとき、再接続モジユールは要求して
いるＬＣＰからメインメモリ１０ｍへのデータ経路を確
立する。一旦データ経路が再確立されると、ＬＣＰはデ
イスクリプタリンクをＩＯＴｌＯｔへ復帰させる。（デ
イスクリプタリンクは元の接続シーケンスの間にＬＣＰ
２ＯＯＯへ最初にパスされた）。ベースモジユール２０
０はＬＣＰ−１０Ｔ通信においてさらにそれ以上の機能
はとらない。デイスクリプタリンクの転送に続いて、再
接続モジユール１０ｔｄは制御をデータ転送モジユール
１０ｔｃへバスする。１０Ｔ１０ｔは、データを修正メ
モリ記憶場所へおよびその記憶場所から転送する目的で
、データフイールドアドレスを受け、ストアしかつ変更
する能力を有しなければならない。
メインメモリ１０ｍは２００万桁（アドレスＯないし１
，９９９，９９９）まで含んでもよいので、かつ種々の
入出力装置がメモリ１０ｍを直接アドレス指定してもよ
いので、／Ｏデイスクリプタデータフイールドアドレス
は７桁の長さでなければならない。
Ｉ／ＯデイスクリプタデータフイールドアドレスはＭＯ
Ｄ２またはＭＯＤ４のいずれかでなければならず（モジ
ユラスはＭＯＤと略記される）、なんの奇数アドレスも
許されない。奇数アドレスが許容されないので、最下位
桁の最下位ビツトが要求されない。さらに、最下位桁が
「１」または「Ｏ」だけであることができるので、１ビ
ツトだけが桁位置のため必要とされる。これらの事実か
ら、２４ビツトを用いる７桁アドレスを構成することが
できる。Ｉ／０デイスクリプタデータフイールドアドレ
スのためのフオーマツトが以下の表に示される。１／０
デイスクリプタデータフイールドアドレス注：区はビツ
トが用いられないことを示す、すなわち零でなければな
らない。
アドレスにおいて、桁Ｇは１またはＯであつてもよく、
桁ＢないしＦは任意の１０進値（０ないし９）であつて
もよく、かつ桁Ａは任意の偶数の１０進値（Ｏないし８
）であつてもよい。
第３図に示されたように、ＩＯＴｌＯｔはスクラツチパ
ツドメモリ１０ｐｓを有する。
これは第５Ｆ図により詳細に示される。ＩＯＴはスクラ
ツチパツドメモリの２５６ワードを含み、その各ワード
は２４ビツト長さである。第５Ｆ図に見られるように、
スクラツチパツドメモリは５個の主要な領域に分割され
る。ＡおよびＢの印が付けられた領域はメモリデータフ
イールドの開始囚および終端（Ｂ）アドレスをストアす
るため用いられ、これらのアドレスの両方は２４ビツト
長さである。ＥＸＲＤＷｌおよびＥＸＲＤＷ２と印が付
けられた領域は、拡張された結果デイスクリプタをスト
アするため用いられ、そこにおいて、これらのワードの
各々は１６ビツト長さである。「一時記憶域」と印が付
けられた領域は、ＩＯＴオペレーシヨンの間に検出され
たエラーを表わすフラグをストアするため用いられる。
結果デイスクリプタが組立てられるとき、一時記憶領域
からの情報は任意の在来の結果デイスクリプタ情報へ加
えられる。５個の主要領域の各々は各チヤネルごとに１
個ずつ、６４個の個別的な記憶場所へ副分割される。
スクラツチパツド記憶場所は、ベースモジユール数およ
びＬＣＰ数、終端アドレスフラツグ（ＡＤＤＲＥＳＢ）
、並びに拡張された結果デイスクリプタフラツグ（ＥＸ
ＲＤＷｌ）を表わす８ビツトの組合せによつてアドレス
指定される。スクラツチパツドアドレス（ベースモジユ
ール数およびＬＣＰ数◆の６個の最下位ビツトはプロセ
サの開始命令のＢＦ部分から抽出される（ＢＦＡ基数、
ＢＦＢ＝ＬＣＰ数）。ＥＸＲＤＷｌ信号は、アクセスが
拡張された結果デイスクリプタワード、または一時記憶
領域へのいずれかに対して必要とされるときはいつでも
ＩＯＴｌＯｔによつて発生される。ＡＤＤＲＥＳＢは、
アクセスがＢアドレスに対してまたは第２の拡張された
結果デイスクリプタ領域に対して必要とされるときはい
つでも１０Ｔによつて発生される。スクラツチパツド１
０ｐｓのメモリエレメントは２４個のＲＡＭ（２５６×
１）からなり、それらは６４×４×２４アレイに組織化
される（６４チヤネル、ｌチヤネル当り４ワード、１ワ
ード当り２４ビツト）。
第５Ｇ図に見られるように８ビツトアドレス母線Ｂａｄ
は、書込み可能ライン６８へ向かうのと同じように、ア
レイにおいて、すべてのＲＡＭ６ＯＯ，６Ｏｌ・・・・
・・６０２４へいく。各ＲＡＭは１データ入力ラインお
よび１データ出力ラインを有し、これらの個々のデータ
ラインはデータ入力（ＲＡＭＩＮ）７０１およびデータ
出力（ＲＡＭＯＵＴ）７００母線をそれぞれ編成するよ
うに組合せられる。スクラツチバツドアドレスがそのア
レイへ与えられ、かつ［書込み可能化」が能動化される
とき、１０Ｔアドレス母線上のデータはＲＡＭへ書込ま
れる。
スクラツチパツドから読出す目的で、所望の記憶場所が
スクラツチパツドアドレスで特定化されなければならず
かつ［読出し可能」が能動化されなければならない。要
求されたデータはそのときスクラツチパツドからＩＯＴ
アドレス母線へ転送される。アドレスストア 開始１／Ｏ命令の実行の間に、プロセサ１０ｐはデータ
フイールドの開始Ａおよび終端Ｂアドレスを組立てる。
プロセサはそのとき完全なＡアドレスをプロセサレジス
タ１０ｐｒからＩＯＴアドレス母線へ転送する。ＩＯＴ
開始シーケンスの適当な点で、ＩＯＴは適当な信号を発
生し、それからベースモジユールおよびＬＣＰアドレス
ビツトをスクラツチパツド１０ｐｓへゲート処理する。
今、アドレス指定されたチヤネルのスクラツチパツド記
憶場所でかつ［書込み可能化」が能動状態で、Ａアドレ
スがスクラツチパツドへ書込まれることができる。この
後続いて、プロセサ１０ｐが終端ＢアドレスをＩＯＴア
ドレス上へ置きかつまたＩＯＴがベースモジユールおよ
びＬＣＰアドレスと共に適当な制御信号を発生する。し
かしながら、この時間はＩＯＴがまたＡＤＤＲＥＳＢを
発生し、したがつてそれによつて母線上のアドレスがス
クラツチパツド（第５Ｆ図）のＢアドレス領域へ書込ま
れる。データフイールドの開始および終端アドレスは今
チヤネルのアドレスメモリスクラツチパツド１０ｐｓに
ストアされている。データ転送オペレーシヨンが始まる
とき、これらのスクラツチパツド記憶場所はデータ転送
モジユール１０ｔｃ（第５Ｃ図）によつてアクセスされ
る。メツセージレベルインターフエイス第２図を参照し
て前述したように、ＬＣＰベースモジユール２００は、
各個々のベースモジユールが８個までのＬＣＰをサービ
スする分布カード２００ｄを含むという点において他の
ベースモジユールについても典型的である。
さらに、各ＬＣＰベースモジユールは２００ｍのような
保守カードおよび端末カード２００ｔを有する。各ＬＣ
Ｐベースモジユールのための分布カードは主システム１
０のＬＣＰベースモジユールおよび入出力トランスレー
タ１０ｔ間のインターフエイスを与える。
第２図に見られるように、メツセージレベルインターフ
エイス１５は２５本のラインンによつて各ＬＣＰベース
モジユールからＩＯＴｌＯｔヘチヤネルを与える。これ
らのラインは第５Ｅ図に示される。これらの個々に識別
されるラインの各々の機能は以下の表にリストされる。
２００のような特定のＬＣＰベースモジユールの、２０
０ｄのような分布カードをＩＯＴｌＯｔへ接続する２５
個の信号ラインから成るメツセ一ジレベルインターフエ
イス１５（ＭＬＩ）は、１０Ｔへ提出された信号を規律
が異なる形式のＬＣＰに見られる論理およびオペレーシ
ヨンの変化にかかわうず標準的なものであるという保証
を与える。
第５Ｅ図に示されるＭＬＩ信号ライン１５のいくつかは
、信号源およびＬＣＰの状態（接続または遮断）に基づ
いて、双方向であり、かつ多重機能に割当てられるとい
うことが注目されよう。与えられたＬＣＰベースモジユ
ールのための分布カード２００ｄは、ベースモジユール
内で０Ｔと個々のＬＣＰとの間のメツセージレベルイン
ターフエイスの一部分を与えるため用いられる。分布カ
ードはまた特定のＬＣＰ（ポーリングテスト）へのデー
タ経路を確立するようにＩＯＴ接続モジユール１０ｔｂ
とともに働き、かつＬＣＰによる要求に基づいて、その
特定のＬＣＰからＩＯＴ（ポーリング要求）への経路を
確立するように１０Ｔ再接続モジユール１０ｔｄととも
に働く。ＬＣＰ状態カウント特定のＩＣＰが接続されて
いる時間の間に、それはＩＯＴとの標準的通信プロセジ
ユアに従う。
通信プロセジユアで従属されるイベントのシーケンスは
全てのＬＣＰに対して同一ではないけれども、シーケン
スの任意のある点において生じるイベントは同一である
。Ｏないし１５の数字がつけられたシーケンスのステツ
プは、［状態カウント」と呼ばれかつＩＯＴへ伝送され
る。ＩＯＴは、ＬＣＰからストローブパルスを受けるた
びごとに「状態カウント」を調査し、かつ、その状態カ
ウントに基づいて、適当な作用をとる。状態カウントの
シーケンスおよび使用のより詳細な説明は後述されよう
。第６Ａ図は種々の状態カウントおよびそれらが含んで
いる論理フローを示すダイヤグラムである。この論理お
よび状態カウントのより詳細な説明は後述されよう。Ｌ
ＣＰベースモジユールバツクプレーン （Ｂａｃｋｐｌａｎｅ） 局部共通バツクプレーンがＬＣＰベースモジユール２０
０，２０１，２０２などの各々に設けられる。
各バツクプレーンはベースモジユールの８個のＬＣＰの
全てに接続する。バツクプレーンは、全ての信号ライン
がバツクプレーンの長さに母線化されるように構成され
、したがつて各ラインをそのベースモジユールにおける
全てのＬＣＰに対して利用できるようにさせる。信号Ｌ
ＣＰの個々の位置から、これらのバツクプレーンライン
は２個の一般的な形式になる、すなわち、（ａ）それら
は分布カードへ進みかつＩＯＴ上へ進み、かつ（ｂ）そ
れらは保守および端末カードへ進む。種々のクロツクお
よび電圧ラインを除いて、保守カードへ向かうそれらの
ライン（たとえば第２図の２００ｍ）が局部またはオフ
ライン保守機能のため用いられる。分布カードへ向かい
、かつＩＯＴ上へ向かうそれらのラインのいくつか、た
とえばデータおよびパリテイラインは、個々のＬＣＰへ
ゲート処理されなければならない。
このゲート処理は、ＬＣＰが「接続された」状態にある
ときのみ能動化され、ＬＣＰが遮断しているとき、その
ゲート処理は不能化される。ＬＣＰがＩＯＴおよびそれ
自体間でデータを転送することができるときＬＣＰは「
接続された」状態にある。ＬＣＰの「遮断された」状態
は、ＬＣＰがＩＯＴから遮断される場合であり、しかし
今それ自体およびその周辺装置間でデータを転送するこ
とができる。ゲート処理されたラインに加えて、各々個
々のＬＣＰへ専用されるいくつかのライン、たとえば、
分布カードから１個のＬＣＰのみへ向かうラインがある
。
何のゲート処理も必要としないそれらのラインは、再接
続のためのＬＣＰ要求のような信号またはＬＣＰアドレ
スラインのため用いられる。ＬＣＰがＩＯＴへ接続され
る時間の間に、そのＬＣＰはベースモジユールバツクプ
レーンに対して排他的アクセスを有する。ＩＯＴ−ＬＣ
Ｐデータ転送が行なわれるのはこの「接続された」時間
の間である。データ転送の停止のとき、ＬＣＰは０Ｔお
よびベースモジユールバツクプレーンの両方から遮断し
、したがつてシステムの他のＬＣＰによつて用いるため
それらを自由にする。一旦、遮断されると、ＬＣＰはフ
ロントプレーンを介して、たとえば装置５０のような関
連の周辺装置と自由に通信することができる。遮断され
たＬＣＰが、０Ｔへの接続が再確立されるということを
必要とするとき、そのＬＣＰは要求信号をその専用され
たバツクプレーンラインの１つを介して、２００ｄのよ
うな分布カードへ送る。ＬＯＰ要求の受信によつて、分
布カードは「ポーリング要求」アルゴリズムを開始させ
かつ第５Ｃ図のＩＯＴ再接続モジユール１０ｔｄを開始
させる。ライン制御プロセサ ＬＣＰ、すなわちライン制御プロセサは、特定の周辺装
置および主システム間のインターフエイス装置として用
いられる装置である。
ＬＣＰは多種多様な形式に作られ、その各々は周辺装置
の特定の形式で作動するように設計される。周辺装置は
それらのオペレーシヨナル特性において異なるので、Ｌ
ＣＰはそれ自体の特定の周辺装置を処理し、制御しかつ
特定的に適合することができるように工夫される。しか
しながら、全てのＬＣＰのため共通な特性を確立するＬ
ＣＰインターフエイス装置のある一般的な特性が存在す
る。基本的には、各ＬＣＰの共通な特性は、直列データ
を並列データへ変換しまたは並列データを直列データへ
変換する能力と、キヤラクターワードフオーマツトから
フオーマツトを変換し、またはワードーキヤラクラフオ
ーマツトから変換する能力と、ある標準的な制御キヤラ
クタまたは信号に応答して適当な作用を認識しかつ採用
する能力を含む。ライン制御プロセサの一般化されたプ
ロツクダイヤグラムが第６Ｂ図に示され、それはまた分
布カード装置２００ｄおよびＩＯＴｌＯｔに対する関係
を示す。もしもＬＣＰが［接続される」状態にあるよう
に想定され、かつ「書き込み」オペレーシヨンが開始さ
れているということを想定すれば、１０Ｔ１０ｔからの
データはバツクプレーン受信器２３ｒを介してＬＣＰを
入れる。マルチプレクサ２４ｘ１が、オペレーシヨンの
ため［データソース」を選択するため用いられ、それは
この場合１０Ｔ１０ｔである。マルチプレクサ２４ｘ１
の制御は、セレクタ２４ｓにより行なわれる。マルチプ
レクサ２４ｘ１の出力はＬＰＷ（縦パリテイワード）回
路２４ｗへおよびマルチプレクサ２４ｘ２へ母線化され
、マルチプレクサ２４ｘ２は、プロセサ論理５３ｐによ
り制御されるＭＵＸ２制御２４２ｓによつて制御されて
、マルチプレクサ２４ｘ１からのデータをデータバツフ
ア２５００へゲート処理する。
ＬＣＰは、データバツフア２５００が満たされるまでＩ
ＯＴｌＯｔからデータを受け続ける。ＬＣＰがデータを
受けている期間において、ＬＰＷ回路２４ｗがＬＰＷ総
和を発生しており、それから伝送が終わるとき、ＩＯＴ
ｌＯｔは、もしも伝送において何のエラーもなかつたな
らばＬＰＷ回路２４ｗをクリアする縦パリテイワード（
ＬＰＷ）を送る。
回路２４ｗはクリアしなければ、エラーが表示される。
データバツフア２５００が満たされるとき、ＬＣＰは、
そのバツクプレーン送信器駆動装置２３ｘおよびバツク
プレーン受信器２３ｒを不能化することによつて主シス
テム（ＩＯＴ）から遮断し、それからＬＣＰは、そのフ
ロントプレーン送信器駆動装置２８ｘおよびフロントプ
レーン受信器２８ｒを能動化することによつて、周辺装
置、たとえば５０へのデータ経路を確立する。
一旦、この経路が確立されると、ＬＣＰはマルチプレク
サ２７ｘを用いてデータバツフア２５００からデータ（
交換されまたは変換されない）を選択して、周辺装置５
０へ伝送される。マルチプレクサ２７ｘは、プロセサ論
理５３ｐにより制御されるＭＵＸ３制御２４ｓｃによつ
て制御される。データバツフア２５００が空つぼになる
まで伝送が続き、その時間にＬＣＰは結果デイスクリプ
タをストアするようにまたはそれ以上のデータを要求す
るように「再接続」（ＩＯＴに対して）を要求する。も
しも「読出し」オペレーシヨンが進行中でありかつＬＣ
Ｐが主システム（０Ｔ）から遮断されていれば、周辺装
置５０からのデータはフロントプレーン受信器２８ｒを
介してＬＣＰを入れる。
受信器２８ｒの出力はマルチプレクサ２４ｘ１へ母線化
され、それは今「データソース」として周辺装置５０（
フロントプレーン受信器２８ｒを介して）を選択する。
マルチプレクサ２４ｘ１の出力はＬＰＷ回路２４ｗをバ
イパスさせかつマルチプレクサ２４ｘ２へ向かい、それ
はデータバツフア２５００への入力としてマルチプレク
サ２４ｘ１を選択する。データバツフア２５００が満た
されるとき、フロントプレーン受信器２８ｒおよびフロ
ントプレーン駆動装置２８ｘが不能化され、ＬＣＰはＩ
ＯＴｌＯｔへ再接続し、かつバツクプレーン受信器２３
ｒおよびバツクプレーン駆動装置２３ｘが能動化される
。ＬＣＰが今、データをデータバツフア２５００から、
マルチプレクサ２４ｘおよび駆動装置２３ｘを介して、
ＩＯＴｌＯｔへ伝送（主システム１０に対して）し始め
る。
この伝送の間に、マルチプレクサ２７ｘの出力はまたマ
ルチプレクサ２４ｘ１を介してＬＰＷ回路２４ｗへ進む
。データバツフア２５００が空つぼになるとき、ＬＣＰ
は信号を１０Ｔ１０ｔへ送り、縦パリテイワードＬＰＷ
が入来しているということを示し、そのあとでそれはマ
ルチプレクサ２７ｘおよび駆動装置２３ｘを介してＩＯ
ＴｌＯｔへ、最終的なＬＰＷ総和をゲート処理する。縦
パリテイワード（ＬＰＷ）の伝送後、ＬＣＰは、周辺装
置５０から付加的なデータを受ける目的で主システム（
ＩＯＴ）から遮断しても良く、またはそれ以上の何のデ
ータもなければ、・ＬＣＰは結果デイスクリプタをスト
アしかつ「遊び」状態へ進んでも良い。
上述のオベレーシヨンにおいて、情報データは、含まれ
る周辺装置の形式に基づいて、ビツト、キヤラクタ、ま
たはワードの様式で、ＬＣＰと周辺装置との間で転送さ
れることができた。
データ伝送の方法は典型的には用いられる周辺装置の形
式によつて制御される。典型的には、情報データは「ワ
ード」としてＬＣＰおよびＩＯＴｌＯｔ間で転送され、
キヤラクタ転送のある場合に、たとえば、伝送の最初ま
た（１最後のキヤラタタである。
第６Ｂ図のＩＯＴｌＯｔおよびＬＣＰ間のこれらのデー
タ転送（』ストローブパルスの交換、およびＬＣＰ「状
態カウント」のＩＯＴｌＯｔによる認識によつて制呻さ
れる（後述される）。第６Ａ図に関連して前に紹介され
たように、ＬＣＰの状態カウント（』標準化された情報
を与え、この情報（』０Ｔ１０ｔへ伝送されかつその情
報によつてＩＯＴが状態カウント情報に基づいて次の適
当な作用を行うことができる。
ＬＣＰが主システムへ「接続され」ている時間の間に、
それ（ＪＩＯＴｌＯｔで標準通信プロセジユアに従う。
通信プロセジユアにおいて従属されるイベントのシーケ
ンス（』全てのＬＣＰに対して同一でなくても、通信プ
ロセジユアのシーケンスにおける任意の１点に生じる特
定のイベント（』全て類似する。Ｏないし１５の数字が
つけられた通信シーケンスにおけるステツプ（嘘「状態
カウント」と呼ばれかつ「ＳＴＣ」として示される。こ
れらの状態カウントはＩＯＴｌＯｔへ伝送され、この１
０Ｔ１０ｔ（』、それがＬＣＰからストローブパルスを
受けるたびごとに状態カウント（ＳＴＣ）を調査し、か
つその状態カウントに基づいて、ＩＯＴ（』適当な作用
を行なうことができる。第６Ａ図および下の表を参照し
て、各状態カウント（１特定の機能を有しかつさらに、
含まれるＬＣＰおよびデイスクリプタの形式に基づいて
、状態カウントが異なる出口を有するということが見ら
れよう。
下の表は種々のＬＣＰ状態カウントを簡単に説明する。
だけを保持することができる。
ＳＴＣ＝１１１／ＯデイスクリプタＬＰＷＯＬＣＰは、
ＳＴＣ＝２またはＳＴＣ一３において受信されたＩ／Ｏ
デ イスクリプタのためＬＰＷを受け かつチエツクする。
Ｉ／０デイスクリプタは、ＩＯＴによつて変換 されたあと、コマンドデイスクリ プタとして知られることになる。
ＳＴＣ＝１２ブレーク。
転送されるべきそれ以上のデータ（』ない。ＬＰＷは伝
送されかつチエツクされる。
ＳＴＣ＝１３ブレーク可能。
データ転送が停止されている：ＬＣＰはＳＴＣ−８（書
壜込み）またはＳＴＣ−４ （読み出し）への復帰を要求して いる。
ＳＴＣ−１４キャラタタ転送。
最後の伝送（』１ワードに代わつて１キヤラクタから成
る。
ＳＴＣ＝１５結果デイスタリプタＬＰＷＯＬＣＰ（ｄ結
果デイスクリプタのためＬＰＷをＩＯＴへ送る。
第５Ｃ図を参照して、プロセサ１０ｐは開始１／０命令
の実行によつて入出力オペレーシヨンのチェーンをスタ
ートさせる。
，この場合、プロセサは、所望のＬＣＰのチヤネル数を
含むある情報を、第５Ｃ図の０Ｔ開始モジユール１０ｔ
ａへ通過させる。チヤネル数はベースモジユール数およ
びＬＣＰのアドレスを決定するようにデコードされ、そ
れら（』それから接続モジユール１０ｔｂへ通過される
。接続モジユール（ゴ正しいＬＣＰベースモジユールを
選択しかつそのベースモジユール、たとえば２００のた
めの適当な分布カード、たとえば２００ｄへ信号（チヤ
ネル選択）を送り、接続の試みがなされることを要求す
る。上述のオペレーシヨン（ま「ポーリングテスト」と
呼ばれかつＬＣＰへの接続を探索すべき主システムのた
めの手段であり、それは、さらに、分布カード２００ｄ
が、接続要求に応答して、特定のＬＣＰへ接続しようと
試みる方法である。「チヤネル選択」の伝送に続いて、
ＩＯＴｌＯｔは所望のＬＣＰのアドレスを選択されたベ
ースモジユールにおける分布カードへ送るｏ同時に）１
０Ｔは「アドレス選択］をシステムの全てのベースモジ
ユールへ送る。
アドレス選択およびチヤネル選択の両方を受ける分布カ
ードは「ボーリングテスト」を開始させかつ「ＬＣＰス
トローブ］内でＩＯＴに応答し、アドレス選択のみを受
けた分布カード（』、それを「使用中」信号として考え
、かつそれら（ＪＩＯＴとの通信から禁止される。１０
Ｔ１０ｔがＬＣＰストローブを受けるとき、それはチヤ
ネル選択を落とす。
分布カードが「アドレス選択」および「チャネル選択」
を受けるとき、分布カードのＬＣＰアドレスレジスタへ
置かれるようにＬＣＰアドレスを能動化する信号が発生
される。
ＬＣＰアドレスレジスタのＢＣＤ（２進化１０進）出力
（』８個のラインの１つを能動化するようにデコードさ
れる。各ライン（Ｊベースモジユールの１つのＬＣＰを
表わす。ＬＣＰが、そのアドレスラインが能動的である
ということを検出するとき、そのＬＣＰは「ＬＣＰ接続
」を意味する信号ＬＣＰＣＯＮで分布カードに応答する
。この接続された信号が分布カード内で受けられるとき
、接続フリツプフロツプ（ＣＯＮＦ）がセツトされる。
接続されたＬＣＰからのＩ／０送信ライン（ＩＯＳＮＤ
／第６Ｃ図）の状態に基づいて、これ（１、制御ライン
の駆動を行ないＬＣＰおよびＩＯＴ（第６Ｃ図）間のも
のとしてのデータを受信するかまた（嘘送信する。分布
カードがチヤネル選択のないことを検出すれば、それ（
コストローブに伴なうＬＯＰの状態で０Ｔに応答する。
ＬＣＰは今１０Ｔに接続されかつ、ＩＯＴがアドレス選
択を落とすまで接続されたままであり、分布カードは０
Ｔ−ＬＣＰ通信においてそれ以上の何の役割もなさない
。上のイベントは成功した「接続］試みへ導くステツプ
を示し、しかしながら、その接続の試み（ま以下の理由
の１つによつて失敗したであろう。（ａ）アドレス指定
された記憶場所に何のＬＣＰもないかまた（嘘アドレス
記憶場所のＬＣＰがオフラインであつた。（ｂ） ＬＣ
Ｐが使用中であつた、すなわちＬＣＰ状態カウントがＯ
でなかつた、また（』２また（』３であつた。
（ｃ）ボートが使用中であつた、すなわち、ベースモジ
ユールにおける第２の分布カードが使用中であつた。
（ｄ）パリテイエラーがアドレスにおいて検出された。
これらのエラーの何らかの検出によつて、接続の試みは
打ち切られかつ失敗の形式を表わす結果デイスクリプタ
がメモリ１０ｍ（第３図）の１０ｍｒにおける主システ
ムへ書き込まれかつ送られる。
後続の議論において、プロツクダイヤグラム内で特定的
に示されない特定のフリツプフロツプおよび信号レベル
が時々参照されても良い。そのようなエレメントの設計
および使用（』良く知られているので、そのようなエレ
メントの全てを示すの（嘘冗長でありかつ複雑すぎるも
のと考えられる。ポーリング要求ＬＣＰ（１、ＩＯＴｌ
Ｏｔへ接続されてかつコマンドデイスクリプタおよびデ
イスクリプタリンクを受けたあと、その関連の周辺装置
、たとえば５０と通信するため主システム１０から「遮
断」しても良い。
そのあと絖いてそのＬＣＰがメモリ１０ｍへのアクセス
を必要とすれば、それは要求（ＬＣＰＲＱ）を分布カー
ドへ送る。［ポーリング要求」（ｄ１分布カードがＬＣ
Ｐ要求に応答してＬＣＰをＩＯＴへ接続しようと試みる
方法である。多数のイベントが「ボーリング要求」オペ
レーシヨンの間に生じる。もしもベースモジユール２０
０内の数個（７）１，ＣＰが同時にアクセスを要求すれ
ば、分布カード２００ｄ（Ｊ、それらのうちのどのもの
がそれらの優先レベルをチエツクすることによつてアク
セスを得るべきかを決定し、したがつて、最高の優先レ
ベル（この優先権（』設備期間に選択される）を有する
要求しているＬＣＰが、分布カードへのアクセスに与え
られる。
この優先レベル（』、それが、どのＬＣＰがその特定の
ベースモジユールにある８個のＬＣＰのうちの１つとし
て優先権のどのレベルを有するかということを含むので
、「ベース優先権」と呼ばれる。一且、「ベース優先権
］が決定し、分布カードは「全体的な優先権」（これは
また設備期間に割当てられかつ選択された）を要求して
いるＬＣＰへ割当てる。
「全体的な優先権」（』１個のベースモジユールにおけ
るＬＣＰの優先ランクを確立するよりもむしろ全体的な
システムにおける異なるベースモジユール間の優先ラン
クを確立する。分布カード２００ｄ（嘘各個別的なＬＣ
Ｐへ接続される一連のピンまたはソケツト形式の接続を
含む。これらのピンーソケツト接続は優先権エンコーダ
へつながれ（フイールドエンジニアによる）、前記優先
権エンコーダは内部のベース優先番号を各ＬＣＰに対し
てＯ（低い）から７（最高）へ割当てる。したがつて、
同じベースモジユールの数個のＬＣＰが同時に接続を要
求すれば、分布カード制両手段（』最高の優先権でＬＣ
Ｐを貫通する。分布カード上のピンーソケツトのもう１
組（Ｊ各ＬＣＰへ接続される。これらはフイールド技術
者によつて「つながれ」また（』「結びつけられる」の
で、各ＬＣＰ（』［全体的な」また（』外部優先番号に
与えられて、主システムの入出力トランスレータインタ
ーフエイスがシステムの異なるベースモジユールにある
ＬＣＰの１つを選択する。このように、「全体的な」優
先番号がＩＯＰによつて受けられるとき、かつ他のベー
スモジユールにおける他のＬＣＰから同時要求があると
き、ＩＯＰ（』最高の全体的な優先番号でＬＣＰを選択
するが、しかしこれは内部ベース優先権が分布カードに
よつて決定された後のみ生じる。関連のＬＣＰから要求
を受けているそれらの分布カードは、各々「割込み信号
」（ＩＰ＋ＳＴ４）を１０Ｔ１０ｔへ送る。
（第５Ｅ図および表のメツセージレベルインターフエイ
スを参照）。１０Ｔ１０ｔが信号１Ｐ＋ＳＴ４を検出す
るとき、それは「再接続」シーケンスを開始させかつ信
号（アクセス許容）をシステムのすべてのベースモジユ
ールへ送る。
その「アクセス許容」信号によつて、ＩＰ＋ＳＴ４をＩ
ＯＴｌＯｔへ送つたそれらの分布カードがそれらの個々
の［ポーリング要求」アルゴリズムを開始させる。「ア
クセス許容」信号に応答して、要求している分布カード
はそれらの個々の全体的な優先権を１０Ｔ１０ｔへ送る
。
０Ｔは要求している分布カードの全体的な優先権を比較
し（すなわち、チヤネル選択信号を要求している分布カ
ードへ送り、この分布カードは１クロツク時間後に最高
の全体的な優先権を有する）かつＩＯＴはアドレス選択
信号をシステムのすべての分布カードへ送る。
「チヤネル選択」および「アドレス選択」の両方を受け
る分布カード（』ＬＣＰストローブでＩＯＴに応答し、
それからそのＬＣＰアドレスフリツプフロツプをセツト
し、したがつて要求しているＬＣＰの特定のアドレスラ
インを，駆動する。ＬＣＰ（』、その所有するアドレス
ラインが能動的であるということを検出するとき、それ
（ＪＬＣＰ接続された信号（ＬＣＰＣＯＮ）で分布カー
ドに応答する。ＬＣＰストローブを受けるとき、ＩＯＴ
ｌＯｔ（』「アクセス許容」信号および「チヤネル選択
」信号を落とし、かつ分布カードが［ア先メ許容」およ
び「チヤネル選択」のないことを検出しかつＬＣＰＣＯ
Ｎのあることを検出するとき、それは、完成されるべき
接続を受けかつＬＣ′Ｐ状態カウントおよびデイスクリ
プタリンクを伴つて、ＬＣＰストローブでＩＯＴに応答
する。ボーリング要求（』いま完了し、分布カード（』
ＬＣＰ−０Ｔ通信に何ら関与しない。
ＬＣＰおよび０Ｔは、ＬＣＰが接続されるまで再接続シ
ーケンスで続き、そのあと制御がＩＯＴデータ転送モジ
ユール１０ｔｃ（第５Ｃ図）へ通過される。ＬＣＰは０
Ｔがその「アドレス選択」信号を落とすときまで接続さ
れたままである。エラーチエツク ０Ｔおよび特定のＬＣＰ間の各伝送はエラーに対してチ
エツクされる。
用いられるエラーチエツク方法は、（ａ）各伝送された
ワードに基づいて垂直パリテイチエツクをし、かつ（ｂ
）各伝送されたプロツクに基づいて縦パリテイをチエツ
クすることである。（ａ）垂直パリテイ 「読出し」オペレーシヨンにおいて、ＬＣＰは１６本の
メツセージレベルインターフェィス（ＭＬＩ）データラ
イン上のＩＯＴｌＯｔへ情報を送り（第５Ｅ図）、それ
はＭＬＩパリテイライン（第５Ｅ図）上のパリテイビツ
トによつて伴われる。
データおよびパリテイライン（』ＩＯＴベースドライバ
ーカード上のパリテイジェネレーターチェッカへ向かう
。「読出し」オペレーシヨンにおいて、パリテイジェネ
レータチェッカはＭＬＩデータおよびパリテイライン上
で１ビツトの数をカウントするために用いられる。もし
も１のビツトの総数（パリテイビツトを含む）が奇数で
あれば、パリテイは正しいものでありかつパリテイジェ
ネレータ４８からの信号項（ＰＡＲＯＫｌ第６Ｄ図）が
発生される。１のビツトの総数が偶数であれば、ＰＡＲ
ＯＫ信号は発生されず、データが受けられる時間にＰＡ
ＲＣＫがないことによつて、１０Ｔ（嘘垂直パリテイエ
ラーフリツプフロツプ（ＶＰＥＲＲＦ）をセツトする。
同様に、「書き込み」オペレーシヨンにおいて、主シス
テム１０からの１６個のデータラインが０Ｔベースドラ
イバカード上でパリテイジェネレータチェッカへ母線化
される。
１６本のライン上のデータ（１調査されかつもしも１の
ビツトの偶数の数が検出されれば、項ＰＡＲＧＥＮが発
生される。
このＰＡＲＧＥＮ信号（戯データをＬＣＰへ伴うように
メツセージレベルインターフエイスパリテイライン上へ
「１」ビツトを強制するために用いられる。ＬＣＰベー
ス分布カード上で、パリテイビツトの状態がパリテイジ
ェネレーターチェッカ回路を制御する。パリテイジェネ
レーターチェッカ回路（は１６本のデータラインの状態
を調査しかつ１のビツトの総数（パリテイを含む）が奇
数であればＰＡＲＯＫを発生する。（ｂ）縦パリテイチ
エツク 縦パリテイチエツク（まエラー検出方法であり、その方
法で（』、送信装置によつて発生されるチエツクワード
が受信装置によつて同じ態様で発生されるチエツクワー
ドと比較される。
これらのチエツクワード（』、１６−ビツト数として伝
送における各ワードを取り扱い、それからその伝送にお
ける各ワードの排他的０Ｒオペレーシヨン（キヤリのな
い２進加算）を行なうことによつて発生される。伝送が
終わるとき、送信または伝送装置（』それが組み立てた
チエツクワードを受信装置へ送る。もしも伝送において
何のエラーもなかつたならば、伝送装置からのチエツク
ワードを受信装置のチエツクワードに加算した結果「Ｏ
」の総和を生じる。このように、その総和が「Ｏ］でな
ければ、縦パリテイエラーフリツプフロツプがフラグさ
れる（ＬＰＥＲＲＥ）。第６Ｂ図に関連して議論された
ように、ＬＣＰ（嘘ＬＰＷ回路２４ｗが設けられた。
同様に、ＩＯＴｌＯｔに縦パリテイチエツク回路がある
。この回路は並列経路で、第５Ｅ図の下方の１６本のラ
インとして示されるデータ母線へ接続する。ライン制却
プロセサ（ＬＣＰ）、たとえばエレメント２０００は、
第６Ｃ図を参照してよりよく理解され、第６Ｃ図（』Ｌ
ＣＰ２ＯＯＯの２５００のようなＲＡＭバツフアの或る
特定の詳細な説明に加えて含まれる主要なエレメントの
基本的プロツクダイヤグラムを表わす。
ＬＣＰバツフア２５００はランダムアクセスメモリ（Ｒ
ＡＭ）であり、このＲＡＭ（』機能的には２５６ビツト
（０−２５５）幅でありかつ１８ビツト深さである。
したがつてそれ（コ各々１８ビツトからなる２５６ワー
ドを保持することができる。或る典型的な実施例におい
て、バツフア２５００（コ、各々１８ビツトからなる９
０の縦ワードを与える、バツフアＡが指定されたセクシ
ヨン２５ａと２５ｘｉで指定されたもう１つのセクシヨ
ンと、２５ｃで指定されたコマンドデイスクリプタＣ／
Ｄセクシヨンと、典型的にι１９０ワード長さであるバ
ツフア領域Ｂ，２５ｂ（すなわち、アドレス１２８から
アドレス２１８まで）と、２５ｘ２で指定されるもう１
つのバツフア領域と、チエツカデイスクリプタＲ／Ｄ領
域２５ｒと、２５ｘ３で指定されるもう１つの領域と、
２５ｄで指定されるデイスクリプタリンクＤ／Ｌ領域と
を有する。ＲＡＭバツフア２５００（』、システムアド
レスレジスタセクシヨン３６ｓおよび装置アドレスレジ
スタセクシヨン３６ｄを有するメモリアドレスレジスタ
３６によつてアドレス指定され、前記セクシヨン３６ｓ
および３６ｄは８−ビツトアドレス母線Ｂ８を介してバ
ツフア２５０へ通信する。
ＲＡＭバツフア２５００１１１機能的に（１、垂直方向
（第６Ｃ図）において１６ビツトと、パリテイビツトと
、 「エンドフラグビツト」と呼ばれる１８番目のビツ
トとからなり、前記エンドフラグビツトは２５ｅとして
示される記憶セクシヨンにある。「データ母線」 ４７
ι』、シス子ムインターフエイス論理２１ｓｉを介して
主システム１０へ通信するようにバツフア２５００のた
め、かつ装置インターフエイス２２ｄｉを介してその周
辺装置へ通信するようにバツフア２５００のため、デー
タ入力および出力チヤネルを与える。システムインター
フエイス論理２１ｓｉ，装置インターフエイス２２ｄｉ
，および共通論理２２ｃが、第６Ｄ図に関して説明され
るより特定的なエレメントを参照するプロツクを概略的
に示す。第６Ｆ図を参照して、第６Ｃ図のＬＣＤバツフ
ア２５００に用いられる形式の「メツセージプロツク」
が示される。
ＲＡＭバツフア２５００に関する第６Ｃ図の議論で述べ
たように、これι』典型的に（１ 「ｎ」ワードのメツ
セージプロツクであり、そのプロツク（コデータストレ
ージのため９０ワード（また（』ｎ＝９０）を与え、か
つまた結果デイスクリプタＲ／Ｄのため３ワードが設け
られてもよく、コマンドデイスクリプタＣ／Ｄのため３
ワード記憶場所が設けられてもよく、かつコマンドメツ
セージＣ／Ｍのため１ワード記憶場所があつてもよい。
第６Ｆ図（」また、基本的ワードフオーマツトを示し、
そのフオーマツトにおいては１ワードは４桁からなり、
その４桁ι』Ａ，Ｂ，ＣおよびＤでありそれに加えてＶ
ＰＢ（垂直パリテイビツト）と符号がつけられるパリテ
イビツトであり、その結果通常は１ワードあたり１７ビ
ツトの総数をつくる。第６Ｆ図に見られるように、４桁
Ａ，Ｂ，ＣおよびＤι１各々、 「８」ビツト、「４」
ビツト、「２」ビツト、および「１」ビツトとして示さ
れる４ビツトから編成される。
第６Ｃ図においてバツフア２５００はまた１８番目のビ
ツトすなわち「エンドフラグ」ビツトが設けられ、この
エンドフラグビツト（コ第６Ｃ図の２５ｅで示される記
憶場所に置かれる。
中央また（』主システム１０（」ＬＣＰを介して周辺端
末装置と通信する。
ＬＣＰ（廿、制脚情報およびデータを主システム１０か
ら周辺端末装置、たとえば５０へ伝送しかつその逆の場
合の伝送のための手段を与える。ＬＣＰｌ，コ主システ
ム１０から受け入れられるコマンドデイスクリプタＣ／
Ｄを見、かつもしもそれがその特定のコマンドに感応的
であれば必要とされるオペレーシヨンを遂行するように
それ自体をセツトアツプする。それ（コまた変更されな
い同じコマンドデイスクリプタＣ／Ｄを周辺端末装置へ
転送する。周辺端末装置Ｉ』コマンドデイスクリプタＣ
／Ｄに基づいて行動し、かつ結果デイスクリプタＲ／Ｄ
をＬＣＰを介して主システム１ロへ戻す。メツセージプ
ロツクおよびワードフオーマツトは第６Ｆ図に示された
典型的なコマンドデイスクリプタＣ／Ｄおよび結果デイ
スクリプタＲ／Ｄ（コあとで示されよう。ＬＣＰ（」主
システム１０によつて伝送されたコマンドデイスクリプ
タＣ／Ｄを受け取る。Ｃ／Ｄι』０Ｐコードの１桁、変
形の３桁、およびＣアドレスの６桁を含む。コマンドデ
イスクリプタＣ／Ｄ（コＬＣＰによつて、３ワードの総
数（１ワードあたり４桁）のため伝送ごとに４桁を介し
て受けられる。２個の最下位桁（』すべてＯを含む。
各ワードで（』、垂直パリテイビツト（ＶＰＢ）があり
かつすべてのＣ／Ｄ（』縦パリテイワード（ＬＰＷ）に
よつて従属される。もしもパリテイエラーがＣ／Ｄの伝
送のときに検出されれば、ＬＣＰ（』結果デイスクリプ
タＲ／Ｄモードヘブランチしかつデイスクリプタエラ一
が主システム１０へ報告する。ランダムアクセスメモリ
バツフア２５００（ＬＣＰのＲＡＭ）はＬＣＰ，すなわ
ちライン制脚プロセサ内ですべてのコマンドデイスクリ
プタ、垂直パリテイビツトおよびパリテイワードをバツ
フアする。ＬＣＰ（』コマンドデイスクリプタＣ／Ｄの
第１のワードを調査しかつそれが、ＥＣＨＯＯＰ（エコ
ー０Ｐ）、ＨＯＳＴＬＯＡＤＯＰ（上位ロード０Ｐ）、
また（嘘ＲＥＡＤＮＯ時間切れ０Ｐであるかどうかを決
定する。
もしもそれがこれらのうちの１つであれば、それ（』適
当なフラグをセツトする。デイスクリプタリンク（Ｄ／
Ｌ）コマンドデイスクリプタＣ／Ｄの受信に続いて、ラ
イン制脚プロセサＬＣＰはデイスクリプタリンクＤ／Ｌ
を受け取るように進む。
これは、縦パリテイワードＬＰＷによつて従属される２
ワード伝送である。もしエラーがあれば、ＬＣＰは結果
デイスクリプタＲ／Ｄモードヘブランチし、かつデイス
クリプタエラ一をシステム１０へ報告する。バツフア（
たとえば２５００）のランダムアクセスメモリＲＡＭは
すべてのデイスクリプタリンクＤ／Ｌ、垂直パリテイビ
ツト（ＶＰＢ）および縦パリテイワードＬＰＷのためバ
ッファとして働く。遮断モードデイスクリプタリンクＤ
／Ｌの受信に続いて、ＬＣＰは［遮断モード」に進む。
再接続モード もしもそれがＥＣＨＯＯＰであれば、ライン制御プロセ
サＬＣＰ（』「再接続モード］へ進みかつＥＣＨＯＯＰ
に基づいてオペレーテイングを開始させ、そのＥＣＨＯ
ＯＰはデータ（各々１８０バイト、また（』１６ビツト
からなる９０ワード）の２個のバツフアの受信および同
じデータをシステムメモリ１０ｍへ戻して伝送すること
を含む。
もしもそれがＥＣＨＯＯＰ以外のものであれば、ＬＣＰ
（１周辺端末装置の用意を調べる。もしも周辺端末装置
が「ノツトレデイ」状態にあればＬＣＰ（』結果デイス
クリプタＲ／Ｄモードヘブランチしかつこのことをシス
テム１０へ報告する。もしも周辺装置が「レデイ」であ
れば、ＬＣＰ（』コマンドデイスクリプタＣ／Ｄを周辺
装置へ通信させ始め、他方、同時に「遊び」状態へブラ
ンチして可能な「条件的取消し０Ｐ」のためそれ自体を
利用可能にさせる。ライン制岬プロセ明℃Ｐ（』、以下
の２つの状態のうちの１つが生じるまでこの「遊び」状
態で停止している。前記２つの事柄は次のとおりである
。１，周辺装置がライン制御プロセサＬＣＰを「データ
転送」状態へセツトアツプする。
２．システム１０が「条件的取消し０Ｐ］また（１無条
件取消しと通信する。
もしもそれが２以上の数であれば、ライン制岬プロセサ
ＬＣＰ（嘘縦パリテイワードＬＰＷによつて従属される
システム１０から１ワードを受け取り、かつＬＣＰ（』
それが有効な条件的取り消し０Ｐであるかどうかを決定
する。
ある場合にはＬＣＰ（Ｊこれを周辺装置に対して通信さ
せる。もしもそのような場合が１以上の数を含めば、Ｌ
ＣＰは「遮断］状態へ戻つてブランチし、そこでは、Ｌ
ＣＰおよびその周辺装置間のデータ転送が生じることが
できる。コマンドデイスクリプタＣ／Ｄを周辺装置へ伝
送したあと、ＬＣＰ（１周辺装置［状態」によつて，駆
動され、その状態はオペレーシヨンモードおよびメモリ
要求を規定する。
データ（１各プロツクに続く１６−ビツトからなる縦パ
リテイワード（ＬＰＷ）とともにかつワードごとのパリ
テイビツトとともに「メツセージプロツク」において転
送される（デイスクパツク制却装置の場合を除き、メツ
セージプロツク（』セグメントからなる）。もしもライ
ン制岬プロセサＬＣＰが周辺装置からまた（』主システ
ム１０から受けられたデータのエラーを検出すれば、そ
れ（ばこの情報を周辺装置へ報告しかつそれから結果デ
イスクリプタＲ／Ｄモードヘブランチしかつそれを主シ
ステム１０に報告する。「読出し」モードにおいて、ラ
イン制御プロセサＬＣＰおよび周辺装置間のデータ転送
（嘘周辺装置の要求に依存する。
他方、ＬＣＰおよびメインメモリ１０ｍ間のデータ転送
（』主システム１０のメモリアクセス速度に依存する。
周辺装置（』「ストリーム」モードで作動するので、か
つＬＣＰはメモリに対するアクセスのため他のＬＣＰと
競わなければならないので、ＬＣＰは、周辺装置の転送
速度に適合するようにその２個のバツフア領域間で交互
にかわる〇下の表は、ある形式のコマンドデイスクリプ
タＣ／Ｄを示しており、このデイスクリプタＣ／Ｄ（』
ＬＣＰによつて用いられかつＬＣＰによつて行動される
。
他の全てのＣ／Ｄ（１ＬＣＰに対して透過でありかつ周
辺装置へ通過する。表 コマンドデイスクリプタ ＬＣＰ（』、Ｃ／Ｄの第１のワードをテストすることに
よつて決定される次の場合を除いて全てのコマンドデイ
スクリプタに対して透過である。
１．ＥＣＨ００Ｐ（ビツトＡ１（』真理値である）２．
Ｈ０ＳＴＬ０ＡＤ（Ａ４およびＢ８は真理値である）３
．ＲＥＡＤＮ０ＴＡ時間切れ）（Ａ８およびＢ８は真理
値）４．条件的取消し０Ｐ（Ａ２およびＢ８は真理（ロ
）５．無条件取消しＣ／Ｄの０Ｐコード桁は次のように
規定される。
読出し（Ａ８）データがＬＣＰバツフアから主システム
へ伝送される任意のオペレーシヨン。
（１０００）書込み（Ａ４）データが主システムメモリ
からＬＣＰバツフアへ転送される任意のオペレーシヨン
。
（０１００）テスト（Ａ２） ＬＣＰおよびシステムメ
モリ間で何のデータ転送もおこらないがしかしシステム
メモリのＲ／ Ｄストレージを生じる任意のオ ペレーシヨン。
（００１０）エコー（Ａ１）システムメモリからメツセ
ージプロツクを受けかつ同じプロツクをシステムメモリ
へ戻して伝 送するオペレーシヨン。
（０００１） 通常（』結果デイスクリプタＲ／Ｄは周辺装置によつて
発生されかつ１，２または３ワードのＬＣＰによつて受
け取られる。
ＬＣＰがＲ／Ｄを発生するとき、１ワードのみが主シス
テム１０へ送られる。表は結果デイスクリプタを発生す
るようにＬＣＰのための条件を示す。υ１ ＼ノノ′
ノノ 装置インターフエイス２２ｄｉおよび周辺装置間のライ
ンに関して第６Ｃ図を参照して、周辺装置ユニツトがポ
ートインターフエイスを設けられ、このポートインター
フエイス（』ＤＤＰすなわち装置依存ポートインターフ
エイス５０ｄとして示されており、このインターフエイ
ス５０ｄ（』各特定の形式の周辺装置の要求に適合する
ようにされている。
ＬＣＰは非同期モードでＤＤＰを介して周辺装置に対し
て通信する。
「書込み」オペレーシヨン（Ｊ転送として規定され、そ
こで（１、ＬＣＰは周辺装置ユニツトへ書込んでいる。
「読出し」オペレーシヨン（１、ＬＣＰが周辺装置ユニ
ツトから読出している転送として規定される。第６Ｃ図
を参照して、ＨＴＣＬ／として符号がつけられたライン
（』上位転送制御レベルとして示されており、かつＬＣ
Ｐが周辺装置ユニツトへ１−書込む」とき、この信号（
』非同期レベルであり、それはデータライン上にデータ
があるということを意味する。
このレベル（』、周辺ユニツト送信ＤＭＬ／（周辺メツ
セージレベル）によつてまた（』ＤＩＮＴＬ／（周辺装
置割込みレベル）をＬＣＰへ送ることによつて消勢され
る。ＬＣＰが、周辺ユニツトから結果デイスクリプタＲ
／Ｄ上のデータを［読出している」とき、このＨＴＣＬ
／信号は、データライン上のデータがライン制脚プロセ
サＬＣＰによつて受けられていた非同期肯定応答である
。
このレベルを受けるとき、周辺装置ユニツト（１ＤＭＬ
／また（』ＤＩＮＴＬ／を消勢しなければならない。周
辺ユニツトがＤＭＬ／また（』ＤＩＮＴＬ／の消勢を生
じるとき、ＬＣＰは１ＩＴＣＬ／（上位転送制御レベル
）を消勢する。周辺装置ユニツトがＬＣＰをコマンドメ
ツセージＣ／Ｍモードへ１駆動するとき、ＬＣＰのバツ
フアが空つぼでかつ何のシステム終了も検出されなかつ
たときに上位転送制御レベルＨＴＣＬ／が周辺装置ユニ
ツトへ送られる。ＨＴＣＬＡｌＤＩＮＴＬ／および状態
の変更で周辺装置ユニツトによつて応答されなければな
らない。第６Ｃ図においてＨＩＮＴＬ／と符号がつけら
れたライン（』上位割込みレベルとして示されかつ、Ｌ
ＣＰがオペレーシヨンを割込ませたい周辺装置に対して
表示するようにＬＣＰによつて用いられる。
周辺装置によるこのレベルの応答（はＤＩＮＴＬ／およ
び状態の変更でなければならず、それに対してＬＣＰ（
』その上位転送制御レベルＨＩＮＴＬ／に消勢すること
によつて応答する。ＨＩＮＴＬ／の後縁の検出に続いて
、ＬＣＰ（』、ＳＴ−４／，ＳＴ−２／，ＳＴ−１／と
して第６Ｃ図上に示される状態ラインによつて説明され
るオペレーシヨンの新しいモードに応答する。システム
１０からの割込み（』「書込み」モードで駆動されると
き、上位割込みレベルＨＩＮＴＬ／は、データの最後の
ワードが終了されたということおよびＬＰＷが母線４７
のデータライン上にあるということを意味する。
周辺ユニツト（』ＤＩＮＴＬ／および状態の変更ととも
にその割込みに応答する必要がある。「読出し」モード
において、ＬＣＰ（』「読み出し終了コマンド」を検出
するとき、ＬＣＰ（嘘上位割込みレベルＨＩＮＴＬ／を
１駆動する。
コマンドメツセージＣ／Ｍモードにおいて、ＬＣＰ（』
、もしも「読出し終了］が検出されたならば上位割込み
レベルＨＩＮＴＬ／を駆動する。ＨＣＬ／で示される第
６Ｃ図のライン（』、ＬＣＰが主システム１０によつて
クリアされているということ、また（』パリテイエラー
が読出しの間に生じたということを周辺ユニツトに対し
て示す「上位クリア」を示している。上位転送制？レベ
ルおよび上位割込みレベルの組み合わせ（ＨＴＣＬ／−
ＨＩＮＴＬ／）（』周辺ユニツトに対して、上位ロード
コマンドデイスクリプタＣ／Ｄがあることを示す。
周辺ユニツト（』、ＤＩＮＴＬ／（周辺割込みレベル）
として符号がつけられるラインおよび状態カウントＳＴ
＝２を駆動することによつて応答し、ＬＣＰ（はＨＴＣ
Ｌ／ＨＩＮＴＬ／の両方のレベルを消勢することによつ
て肯定応答する。ＤＩＮＴＬ／の後縁に続いて、ＬＣＰ
は「書込みモード」でデータを転送する。第６Ｃ図にお
いて、双方向データ母線Ｂｄが設けられ、その母線Ｂｄ
（』ＬＣＰおよび周辺ユニツト間に１６本のデータライ
ンとパリテイラインとを有する。ＬＣＰによつて制岬さ
れるとき、これらのライン（』上位転送制却レベルＨＴ
ＣＬ／が能動的である限り能動的である。制卿が周辺ユ
ニツトによつて保持されるとき、これらのラインは、周
辺装置メツセージレベルＤＭＬ／が能動である限り、能
動的である。転送の方向は周辺ユニツトの状態によつて
決定される。ＤＭＬ／で示されるライン（』周辺装置メ
ツセージレベルを示しかつ単方向ラインである。ＬＣＰ
が周辺ユニツトからＬＣＰへデータまた（１結果デイス
クリプタＲ／Ｄを読出しているとき、周辺装置メツセー
ジレベルＤＭＬ／（』、データライン上の判定データが
あるということを示すため過渡信号として用いられる。
周辺装置がＬＣＰからコマンドデイスクリプタＣ／Ｄま
た（はデータを受けるとき、この信号、ＤＭＬ／（』デ
ータのための肯定応答レベルとして用いられる。周辺装
置（そのポートインターフエイスを介して）（』そのオ
ペレーシヨンモードを変更寸るようにＬＣＰに要求する
ためＤＩＮＴＬ／（周辺割込みレベル）を用いる。
これ（』、ＤＩＮＴＬ／を５駆動しかつ状態ラインＳＴ
−４／，ＳＴ−２／，ＳＴ一１／上の正しい状態を提示
することによつてなされる。状態ライン（』、ＤＩＮＴ
Ｌ／が能動的である時間の間に安定でなければならない
。「書込みモード」において ＤＩＮＴＬ／（』上位転送制御レベルＨＴＣＬ／おょび
ＬＰＷデータワードに対する肯定応答レベルであり、さ
もなくばそれ（』コマンドメツセージＣ／ＭモードでＨ
ＴＣＬ／また（』ＨＩＮＴＶに対する応答である。
ＤＩＮＴＬ／によつて、状態の変更が上のいずれかの場
合に生じる。ＬＣＰが周辺ユニツトへ書き込んでいると
き、周辺装置割込みレベルＤＩＮＴＬ／（』ＨＴＣＬ／
また（ＪＨＩＮＴＬ／の前縁に基づく。ＤＩＮＴＬ／は
これらの信号（ＨＴＣＶ−ＨＩＮＴＬ／）の後縁によつ
て消勢される。「読出しモード」において周辺割込みレ
ベルＤＩＮＴＬ／（』、状態を変更するため排他的に用
いられる無データ転送「ストローブ」であり、ＤＩＮＴ
Ｌ／（』読出しモードにおいて上位転送制御レベルＨＴ
Ｃレによつて肯定応答される。
ＬＣＰが周辺装置ユニツトから読出しているとき、周辺
装置は周辺メツセージレベルＤＭＬ／の代わりにＤＩＮ
ＴＶを駆動し、かつ周辺ユニツトが上位転送制脚レベル
ＨＴＣＬ／の前縁を検出するときＤＩＮＴＬ／を消勢す
る。上位ロードモードにおいて このモード（』、「読出しモード」に対して第６Ｃ図の
５０のような周辺装置からＬＣＰ（上位）へデータを転
送また（嘘ロードすることを含むとともに「書込みモー
ド」に対して（』その逆のものを含む。
周辺装置割込みレベルＤＩＮＴＬ／（』上位ロードコマ
ンドとしてＨＴＣＬ／−ＨＩＮＴＬＡこ対する肯定応答
レベルである。
周辺装置（１ＤＩＮＴＶを５駆動しかつ状態２（表Ｘ）
へ変化する。ＬＣＰはＨＴＣＬ／−ＨＩＮＴＬ／の両方
を消勢することによつてこれを肯定応答し、かつもしも
「書込みモード」であれば、周辺装置メモリへの書込み
を開始させる。このモードを割込ませるために、周辺装
置ユニツト５０（』規則的な「書込みモード」と同じ態
様でＤＩＮＴＬ／を１駆動する。［状態」ライン 第６Ｃ図において、これらの単方向ラインＳＴ一４／，
ＳＴ−２／，ＳＴ−１／（嘘、ＬＣＰに対して周辺装置
の状態を表示し、かつこれから、ＬＣＰ（１どの種類の
オペレーシヨンモードが必要とされているかを決定する
。
たとえば、典型的な実施例では、表Ｘに見られるよう゜
に、以下の条件を表示するため用いられても良い周辺装
置に対して８個の状態０ないし７であつても良い。前記
条件（訳オンラインでない周辺装置、読出しオペレーシ
ヨン、書込みオペレーシヨン、結果デイスクリプタ、コ
マンドメツセージ（Ｃ／Ｍ）、ＬＣＰタイマをりセツト
（ＲＴ）、コマンドデイスクリプタ（Ｃ／Ｄ）を準備ま
た（』書込む、プロツクまた（』結果デイスクリプタの
最後のワードおよび縦パリテイワード（Ｒ／Ｄ−ＬＰＷ
）が次に伝送されるべきである。典型的な周辺装置ユニ
ツトから状態ラインのための典型的なコード化システム
が以下の表Ｘに示される。
（ＤＤＰ５Ｏｄｌ第６Ｃ図）を介してＬＣＰおよび周辺
装置ユニツト間のインターフエイス規律（』「読出しモ
ード］および［書込みモード］によつて見られる。
読出しモード ライン制却プロセサＬＣＰは周辺装置ユニツト（状態−
１＋７）から読み出しており、周辺装置ユニツト（５０
、第６Ｃ図）はデータライン上にワードを置きかつ周辺
装置メツセージレベルＤＭＬ／を駆動する。
ＬＣＰ（１、上位転送制脚レベル（ＨＴＣＬ／）を１駆
動することによつてこれを肯定応答する。周辺装置ユニ
ツト（』今ＤＭＬ／を消勢し、かつそれからＬＣＰはＨ
ＴＣＬ／を消勢する。このプロセス（』以下の４点まで
状態＝１において続く。すなわち、その４点（』次のと
おりである。１．ＬＣＰ（Ｊ上位割込みレベル（ＨＩＮ
ＴＶ）を駆動する。
周辺ユニツト（』、もし能動的であれば、周辺メツセー
ジレベル（ＤＭＬ／）を消勢することによつて肯定応答
し、かつ状態の変更とともに周辺装置割込みレベル（Ｄ
ＩＮＴＬ／）を，駆動する。これ（１周辺装置に対して
、ＬＣＰが周辺装置へ送るように「コマンドメツセージ
」Ｃ／Ｍを有するということを示す。２．周辺装置は状
態ラインの正しい変更を伴なつて、周辺メツセージレベ
ルＤＭＬ／に代つて周辺装置割込みレベルＤＩＮＴＶを
駆動する。
ＬＣＰ（』、上位転送制御レベル（１ＩＴＣＬ／）を駆
動することによつて肯定応答し、かつ、ＤＩＮＴＬ／の
消勢に続いて、それ（』上位転送制（財）レベルＨＴＣ
Ｌ／を消勢しかつ正しい状態まで進む。ＤＩＮＴＬ／は
データライン上でデータを転送しない。３．周辺装置が
、それがプロツクの最後のワードを伝送しているという
ことを検出するとき、周辺装置（』ＤＭＬ／の前縁とと
もに状態ＳＴ−モ変とともに周辺装置に応答しかつ次の
転送が縦パリテイワードＬＰＷであることを予期する。
ＬＰＷは周辺メツセージレベルＤＭＬ／とともに伝送さ
れかつ上位転送制両レベル（ＨＴＣＶ）とともに応答さ
れる。４．もしもＬＣＰが垂直また（』縦パリテイエラ
ーを検出すれば、ＬＣＰは周辺装置から周辺メツセージ
レベルＤＭＬ／を肯定応答しない。
代りに、ＬＣＰは上位タリアレベル（ＨＣＬ／）を発生
する。書込みモードにおいてもしもＬＣＰがデータを周
辺装置（状態＝２＋７）へ書込んでおれば、次の作用が
行なわれる。
ＬＣＰ（』データライン上に１ワードを置きかつ上位転
送制御レベル（ＨＴＣＬ／）を駆動する。周辺装置は、
周辺装置メツセージレベル（ＤＭＬ／）を駆動すること
によつて肯定応答する。ＬＣＰ（』今上位転送制岬レベ
ル（ＨＴＣＬ／）を消勢し、かつそれから周辺装置（１
周辺メツセージレベル（ＤＭＬ／）を消勢する。このプ
ロセスは以下の２つまで状態ＳＴ＝２において続く（表
Ｘ）。
すなわち、１．周辺装置（嘘状態をＳＴ−モ変化させ、
それから周辺メツセージレベルＤＭＬ／を，駆動し、そ
のレベルＤＭＬ／は、そのプロツクの最後のワードが受
けられたＬＣＰをフラグする。
データラインの次のワードは、上位転送制脚レベルＨＴ
ＣＶが再び能動的になるとき縦パリテイワードＬＰＷで
なければならない。そのとき、周辺装置は、状態ライン
の変更によつて伴なわれる周辺装置メツセージレベルＤ
ＭＬ／の代りに周辺割込みレベルＤＩＮＴＬ／を，駆動
する。２．ＳＴ−２またはＳＴ＝７で、ＬＣＰは、上位
転送制脚レベルＨＴＣＬ／の代りに上位割込みレベルＨ
ＩＮＴＬ／を，駆動する。
このモードにおいて、ＨＩＮＴＬ／（』割込みを意味す
るとともに、縦パリテイワードＬＰＷがデータライン上
にあるということを意味する。周辺装置（は、周辺割込
みレベルＤＩＮＴＬ／および状態の変更を１駆動するこ
とによつて肯定応答する。ＬＣＰは上位割込みレベルＨ
ＩＮＴＬ／を消勢しかつＤＩＮＴＬ／が消勢されたあと
正しいモードに進む。「結果デイスタリプタＲ／Ｄモー
ド］と呼ばれるもう１つのモードにおいて、ＬＣＰは周
辺装置（状態＝３＋７）から結果デイスクリプタＲ／Ｄ
を読出す。
Ｒ／Ｄモードにあるとき、ＬＣＰ（』周辺装置からデー
タライン上の結果デイスクリプタを読出している。結果
デイスクリプタＲ／Ｄは１ないし３ワード長さに加えて
縦パリテイワードＬＰＷの長さであることができる。３
−ワード結果デイスクリプタＲ／Ｄの第１および第２の
ワード（』状態ＳＴ＝３で読出される。
結果デイスクリプタＲ／Ｄの最後のワードは状態ＳＴ−
７において読出される。周辺装置メツセージレベルＤＭ
Ｌ／は、データライン上に安定したデータがあることを
意味する。転送された各結果デイスクリプタＲ／Ｄワー
ドは、上位転送制卸レベルＨＴＣＬ／で肯定応答される
。もしも１−ワード結果デイスクリブ々Ｒ／ＤがＬＣＰ
によつて受けられれば、そのときデータ転送が、周辺装
置メツセージレベルＤＭＬ／とともに状態ＳＴ＝３から
状態ＳＴ＝７まで進んだあとに生じ、前記レベルＤＭＬ
／は１−ワード結果デイスクリプタＲ／Ｄを意味する。
データライン上の次のワード（』、周辺装置メツセージ
レベルＤＭＬ／によつてストローブされるＲ／Ｄ縦パリ
テイワードＬＰＷである。ＬＣＰ（』その適当な縦パリ
テイワードＬＰＷとともに完全な結果デイスクリプタＲ
／Ｄを読出し終つたあと、周辺装置（１状態ＳＴ−６へ
戻る。それ（１コマンドデイスクリプタＣ／Ｄを今受け
取ることができる。コマンドメツセージＣ／Ｍモードこ
れは、ＬＣＰがコマンドメツセージを周辺装置（状態Ｓ
Ｔ＝４）へ書込んでいる状態を含む。
ＬＣＰが［読出し］モードにありかつコマンドメツセー
ジＣ／Ｍモード（ＤＩＮＴＬ／＋ＳＴ＝４）へ向けられ
ているとき、ＬＣＰ（』、次の２つまで、データを主シ
ステム１０へ送り続ける。すなわち、１．上位割込みレ
ベルＨｌＮＴＬ／を駆動する［読出し−システム終了］
が検出され、また（１２．データバツフア領域Ａおよび
Ｂ（バツフア２５００のもの、第６Ｃ図）が空つぼであ
りかつ「読出し−システム終了」が検出されない。これ
によつてＬＣＰは上位転送制卿レベルＨＴＣＬ／を１駆
動し、主システム１０がそれ以上のデータを予期してい
るということを示す。りセツトタイマ（Ｒ／Ｔ）モード これ（』、周辺装置がＬＣＰタイマをりセツトするとき
に生じる（状態ＳＴ＝５）。
ＳＴ＝５に対する状態の変更はＬＣＰタイマをりセツト
寸る。この状態の変更はストローブなしで生じる。周辺
装置ユニツト（は少なくとも５００＋１秒間ＳＴ＝５の
ままである。第２のコマンドデイスクリプタ（Ｃ／Ｄ）
モードこの場合、ＬＣＰはコマンドデイスクリプタＣ／
Ｄを周辺装置に書込んでいる（状態＝６）。
この送信コマンドデイスクリプタモードＣ／Ｄにおいて
、ＬＣＰは、縦パリテイワードＬＰＷによつて従属され
る３−ワードを書込む。Ｃ／ＤおよびＬＰＷを伴なう上
位転送制御レベルＨＴＣＬ／（１、周辺装置割込みレベ
ルＤＩＮＴＬ／および適当な状態への変更によつて肯定
応答される。プロツクモードの最後のワード これは、状態＝７（表Ｘの）であり、かつＳＴ一７で［
読出し」オペレーシヨンの間に、ＬＣＰは周辺装置から
データのプロツクの最後のワード（さもなくば結果デイ
スクリプタＲ／Ｄ）を読出している。
次のワード（ＪＬＰＷである。ＳＴ＝７で「書込み」オ
ペレーシヨンの間に、ＬＣＰはプロツクの最後のワード
を周辺装置へ書込んでいる。次のワードは縦パリテイワ
ードＬＰＷである。条件的取消しＬＣＰがコマンドデイ
スクリプタＣ／Ｄを周辺装置ユニツトへ書込んだあと、
かつ周辺装置が周辺割込みレベルＤＩＮＴＬ／で状態Ｓ
Ｔ＝６から変る前に、主システム１０（』「条件的取消
し」を出すことによつてオペレーシヨン（０Ｐ）を終了
させる。
この場合、ＬＣＰ（！上位転送制却レベルＨＴＣＬ／を
消勢しかつそれから、状態ＳＴ＝６およびＤＩＮＴＬ／
が能動的でない限り上位割込みレノベルＨＩＮＴＬ／を
１駆動する。
無条件取消し 主システム１０（』「無条件取消し」を発生することが
できる。
これによつて、ＬＣＰ（１上位クリアレベルＨＣＬ／を
周辺装置へ発生する。何の肯定応答も周辺装置から必要
とされない。ＬＣＰ（ライン制帥プロセサ）サブシステ
ム（！、０Ｔ１０ｔを介して主システム１０へ通信する
多数の個別的なＬＣＰからなる。
数個のＬＣＰの各谷（』基本的に（』同じ設計を有しか
つ同じ基本的システム機能を与えるが、種々の形式のＬ
ＣＰ間におけるような重要でない性質の変形がある、な
ぜならば谷ＬＣＰは、それがサービスする特定の周辺端
末装置のオペレーシヨナル要求に適合するようにされて
いるからである。以下の議論は、特定のＬＣＰの１つの
好ましい実施例の動作説明を含み、前記特定のＬＣＰは
「監視端末装置」として知られている周辺端末装置のた
め設けられる。
ＬＣＰの必要な機能的エレメント（』、レジスタ，カウ
ンタ，エンコーダ，デコーダ，母線，論理エレメント，
等を含む。
さらに、ＬＣＰおよびその周辺端末装置間の通信を実現
するための大規模集積回路（ＬＳＩ）受信器／送信器が
ある。ＬＣＰ内で（』、ＬＣＰおよび主システム１０間
の通信のために用いられる機能的に２個の分割が存在寸
る。それら（Ｊ「読出しモジユール］および［書込みモ
ジユール」とし，て示される。これらのモジユール（′
１ｔ「機能的に」存在するが、それら（』別々のコンポ
ーネントで（』ない、なぜならぱそれらが構成される論
理レベルの多くのもの（』両モジユールによつて共用さ
れるからである。「読出しモジユール」はデータをＬＣ
Ｐから主システム１０へ転送するため用いられ、かつＬ
ＣＰにおける伝送フリツプフロツプ（ＸＭＩＴＥ）がセ
ツトされるとき能動的でである。「書込みモジユール」
（』データを主システム１０からＬＣＰへ転送するため
に用いられ、かつ受信フリツプフロツプ（ＲＥＣＶＦ）
がセツトされるとき能動的である。機能的に（』、ＬＣ
Ｐのコンボーネント（』３個の主要なセクシヨン、つま
り（，Ａ）端末制御、Ｉ３）データフロー、および（Ｏ
システム論理セクシヨンに含まれる。
ＬＣＰが主システム１０および関連の周辺端末装置、た
とえば５０、と通信する手段を理解する目的で、次のコ
ンポーネント機能的特徴が説明される。Ａ．周辺端末制
闘セクシヨン １．汎用非同期受信器／送信器（ＵＡＲＴ）。
２．ＵＡＲＴマルチプレクサ。
３．プロツクチエツクキヤラクタレジスタ（ＢＣＣＲ）
。
４．プロツクチエツクキヤラクタデコーダ。
５．エンドコードデコーダ。
６．メモリアドレスレジスタ。
Ｂ．データフローセクシヨン １．入力マルチプレクサ。
２．０Ｐコードレジスタ。
３。
変形レジスタ。４．妥当０Ｐエンコーダ。
５．ＬＣＰバツフア（ＲＡＭ）。
６．端末母線マルチプレクサ。
７．端末母線。
８．垂直パリテイジェネレータ／チエツカ。
９．データラツチレジスタ。
１０．縦パリテイワード（ＬＰＷ）レジスタ。
１１．ＬＰＷエンコーダ。
１２．エンドコードデコーダ。
Ｃ．システム論理セクシヨン １。
状態カウント（ＳＴＣ）レジスタ。２．ＳＴＣデコーダ
。
上述の機能的コンボーネント（』第６Ｂ図、第６Ｃ図、
第６Ｄ図、第６Ｅ図および第６Ｆ図を参照して、特に第
６Ｄ図を参照して理解されよう。
周辺装置および／Ｏインターフエイスユニツト間の相互
接続の形式の例が、アメリカ合衆国特許、たとえば、第
３５１０８４３号、第３５１４７８５号、第３５２６８
７８号に見られる。典型的な態様で、遠隔ユニツトおよ
び対応のバツフアレジスタ間の通信に含まれる回路の例
が、アメリカ合衆国特許番号第３３９０３７９号を引用
することによつて見られることができる。第６Ｄ図およ
び前述の周辺端末制卿（セクシヨンＡ）を参照して汎用
非同期受信器送信器（ＵＡＲＴ）３１が、端末ユニツト
装置インターフエイス２２ｄｉの非同期直列データチヤ
ネルと、ＬＣＰの並列データ伝送チヤネルとの間のイン
ターフエイスとして用いられる。
ＵＡＲＴ３ｌの送信器セクシヨンは並列データキヤラク
タおよびその制岬レベルを、スタートビツト，データ，
パリテイビツト，および停止ビツトを含む直列情報に変
換する。ＵＡＲＴ３ｌの受信器セクシヨン（コ、スター
トビツト，データ，パリテイビツト，および停止ビツト
を含む直列情報を、並列データキャラクタに変換する。
ＵＡＲＴ３ｌ（１端末ユニツト装置インターフエイス２
２ｄｉへ転送された情報のためパリテイビツトを発生し
、かつそれ（嘘また装置インターフエイス端末ユニツト
２２ｄｉから受信される情報の垂直パリテイをチエツク
する。ＵＡＲＴ３ｌ（ま、種々のキヤラクタ長さ、奇数
また（』偶数のパリテイ発生／チエツク、および１また
（』２個の停止ビツトの選択を選択するため準備を有す
る。
特定のＬＣＰとともに用いるため、ＵＡＲＴ３ｌ（』以
下の特徴を与えるように選択されたオプシヨンを有する
。すなわち、（ａ） ７個のデータビツトを含むキヤラ
クタ、（ｂ）偶数垂直パリテイの発生／チエツク、（ｃ
） １個の停止ビツト、ＵＡＲＴマルチプレクサ２７ｘ
ｊ！、端末母線４７のＡＢ（最初の２つ）桁からまた（
』プロツクチエツクキヤラクタレジスタ（ＢＣＣＲ）３
３から８−ビツトキヤラクタを受け取る。
選択された入力（』ＵＡＲＴ３ｌの並列データ入力母線
へ送られる。ＵＡＲＴマルチプレクサ２７ｘは、データ
の転送のためまた（１ＬＣＰから端末装置インターフエ
イス２２ｄｉへのプロツクチエツクキヤラクタのために
のみ用いられる。プロツクチエツクキヤラタタレジスタ
（ＢＣＣＲ）３３（』端末母線４７のＡＢ桁へ接続され
る入力を備えた、「トグル」モードで作動される８個の
別別のフリツプフロツプからなるレジスタである。
ＬＣＰがデータを端末装置インターフエイス２２ｄ１へ
転送している間に、ＢＣＣＲ３３は装置インターフエイ
ス端末ユニツト２２ｄｉへ送られるようにプロツクチエ
ツクキヤラクタ（ＢＣＣ）を累積する。ＬＣＰがデータ
を装置インターフエイス端末ユニツト２２ｄｉから受け
ているとき、ＢＣＣＲ３３はまた、装置インターフエイ
ス端末ユニツト２２ｄｉから送られるさらにもう１つの
「プロツクチエツクキヤラクタ」（ＢＣＣ）に対してチ
エツクされるように１つの「プロツクチエツクキヤラク
タ］を累積する。プロツクチエツクキャラクタ累積（ば
、ＳＴＸ（テキスト開始）また（』ＳＯＨ（ヘツデイン
グ開始）キヤラクタに続く第１のキヤラクタを受けると
き開始され、かつＥＴＸ（テキスト終了）キヤラクタが
受けられるまで続く。ＳＴＸまたはＳＯＨキヤラクタを
含むメツセージおよび制御シーケンスのみによつてプロ
ツクチエツクキヤラクタ（ＢＣＣ）が累積される。ＢＣ
Ｃの累積は、転送されている各キヤラクタをＢＣＣＲ３
３の入カへ与えること、およびキャリーなしで２進加算
を遂行すること（排他的０Ｒ機能）からなる。
ＢＣＣがＢＣＣＲ３３において累積される各オペレーシ
ヨンに先立ち、レジスタがクリアされる。データ転送が
終るとき、排他的０Ｒ機能が再び送信および受信装置の
ＢＣＣの間で行なわれる。何のエラーも生じなかつたな
らば、両ＢＣＣ（１同一でありかつその結果のＢＣＣＲ
３３の値は「すべてＯ」である。プロツクチエツクキヤ
ラクタデコーダ３４（１、ＢＣＣＲ３３の出力を受ける
。
周辺端末装置５０から伝送が終るとき、ＢＣＣはＢＣＣ
Ｒ３３の内容に対して受信されかつチエツクされる。２
個のＢＣＣが同一であれば、ＢＣＣＢｆ）Ｉ）出力は「
すべてＯ」に等しくかつデコーダ３４は、ＢＣＣエラー
論理に用いられるＢＣＣＯＫレベル（プロツクチエツク
キヤラクタ０Ｋ）を発生する。
メモリアドレスレジスタ３６は、２５６ワードＬＣＰバ
ツフア２５００のためアドレスを発生する８ビツトレジ
スタである。
レジスタ３６（』、遂行されるべきデータ転送オペレー
シヨンによつて必要とされるバツフアの選択的または遂
次的アドレス指定を与えるように制闘される。終了カー
ド２００ｔ（第２図）はＬＣＰが周辺ユニツト、たとえ
ば５０からデータを受けるように条件付けられていると
き、「読出し」オペレーシヨンの間にのみオペレーシヨ
ンのため能動化される１秒タイマを提供する。
可能化入力が能動的であるとき、伝送を開始すべきまた
はＬＣＰへの割込み伝送を続けるべき１秒期間、周辺端
末装置を許容する。もしも１秒期間が、周辺端末ユニツ
トから伝送することなく経過すれば、時間切れフリツプ
フロツプ（ＴＩＭＯＵＴＦ）がセツトされ、時間切れレ
ベル（ＴＩＭＯＵＴＬ）を発生し、かつＬＣＰがそのと
き、エンドフリツプフロツプ（ＥＮＤＦ）をセツトする
ことによつて読出しオペレーシヨンに対する終了を開始
させる。しかしながら、このタイマ（Ｊ１コマンドデイ
スクリプタ（第４Ｂ図）の変形−１桁において適当なコ
ードを置くことによつてプログラム的に動作を禁止され
ることができる。第６Ｂ図および第６Ｄ図並びにＬＣＰ
のデータフローセクシヨン（セクシヨンＢ）に関する議
論を参照して、入力マルチプレクサ２４ｘ１は３個のソ
ースから１７−ビツトワードの選択を与え、すなわち前
記３個のソースは、データ入力ラインＢｉ，ＲＡＭデー
タバツフア２５００からの出力ラインＢ２５また（』、
保守パネル上の押しボタンスイツチの出力から保守カー
ド（たとえば２００ｍ，第２図）上に発生される周辺装
置インターフエイスレベル２４ｍである。
入力マルチプレクサ２４ｘ１によつて受けられる選択さ
れたレベル（１、遂行されるべきオペレーシヨンによつ
て必要とされる、０Ｐコードレジスタ４２および変形レ
ジスタ４３、端末母線マルチプレクサ２４ｘ２または妥
当０Ｐエンコーダ４４へ転送される。０Ｐコードレジス
タ４２（』コマンドデイスクリプタＣ／Ｄのデイジタル
０Ｐコードを受け、かつ変形レジスタ４３の出力と共に
、ＬＣＰによつて遂行されるべきオペレーシヨンを特定
する。
変形レジスタ４３（１コマンドデイスクリプタＣ／Ｄに
含まれる変形桁を受け、かつ０Ｐコードレジスタ４２の
出力と共に、ＬＣＰによつて遂行されるべきオペレーシ
ヨンのさらに詳細を特定する。妥当０Ｐエンコーダ４４
（１、その入力にコマンドデイスクリプタＣ／Ｄ情報を
受ける回路網であり、そのとき、もしも０Ｐコード桁お
よび変形桁１，２，および３がＬＣＰのため妥当オペレ
ーシヨンを表わす値と一致すれば、このエンコーダは有
効０Ｐ（ＶＯＰ）レベルを発生し、それは、０Ｐコード
レジスタ４２および変形レジスタ４３へロードされるよ
うにコマンドデイスクリプタＣ／Ｄを能動化する。ＬＣ
ＰＲ．ＡＭバツフア２５００（１１８個のＲＡＭ装置の
回路網から作られ、その各々のもの（』２５６情報ビツ
トの容量を有する。
第６Ｃ図を参照すると、ＲＡＭバツフア２５００のより
詳細が示される。バツフア回路網（』その２５６アドレ
ス記憶場所の各々に１８−ビツトをストアすることがで
き、その内の１６（１データビツトであり、１ビツト（
』パリテイビツトであり、かつ１ビツトは、終了コ一ド
を含むワード記憶場所を識別するためのエンドフラグビ
ツト（第６Ｃ図の２５ｅ）である。再び第６Ｄ図を参照
して、端末母線マルチプレクサ回路網２４ｘ２（』、４
個のソースから１７−ビツトワードの選択を与え、前記
４個のソースは、入力マルチプレクサ２４ｘ１と、デー
タ出力ラインに並列なＵ．ＡＲＴ３ｌと、ＬＰＷ２４ｗ
レジスタ出力と、結果デイスクリプタレベル２４ｒｄと
である。端末母線マルチプレクサ回路網２４ｘ２の出力
（』端末母線４７へ向う。適当な電圧レベルがそれらの
ＬＣＰコンボーネントへ与えられ、（たとえばデータラ
ツチレジスタ４９、垂直パリテイジェネレータ／チエツ
カ４８、バツフア２５００，．ＬＰＷレジスタ２４ｗ、
デコーダ５２およびエンドコードデコーダ３５など）そ
れら（』端末母線４７から受けられる入力を有する。端
末母線４７（』端末母線マルチプレクサ回路網２４ｘ２
の出力を次のコンポーネントへ接続する、すなわちその
コンボーネント（』、データラツチレジスタ４９、ＬＣ
ＰＲＡＭバツフア２５００１ＬＰＷレジスタ２４ｗ１垂
直パリテイジェネレータ／チエツカ４８、ＢＣＣレジス
タ３３、エンドコードデコーダ５２および３５、並びに
ＵＡＲＴマルチプレクサ２７ｘである。
垂直パリテイジェネレータ／チエツカ４８（』ＬＣＰに
よつて主システム１０へ転送されたワード毎に奇数パリ
テイを発生する。
ジエネレータ／チエツカ４８（』また、主システムから
ＬＣＰへ転送されたすべてのワードの奇数パリテイに対
してチエツクする。特定のＬＣＰから主システム１０へ
転送されるべき各ワード（』最初に、データラツチレジ
スタ４９と呼ばれる１７−ビツトレジスタに置かれる。
データラツチレジスタ４９（』ワードを主システム１０
へ転送する。データラツチレジスタを用いれば、ＬＣＰ
−ＲＡＭバツフア２５００にストアされたデータに対す
るより迅速なアクセスを許容することによつてデータ転
送の速度が増大される。縦パリテイワード（ＬＰＷ）レ
ジスタ２４ｗが「トグル」モードで作動される１６個の
別々のフリツプフロツプから作られる。
それ（』端末母線４７からその入力を受ける。主システ
ム１０がコマンドデイスクリプタＣ／Ｄ１デイスクリプ
タリンクＤ／Ｌ１またはデータをＬＣＰへ送るとき、Ｌ
ＰＷレジスタ２４ｗはシステム１０からのＬＰＷに対し
てチエツクされるようにＬＰＷ（縦パリテイワード）を
累積する。ＬＣＰがデータまた（Ｊ結果デイスクリプタ
Ｒ／Ｄをシステム１０へ送るとき、ＬＰＷレジスタ２４
ｗはまたシステム１０へ送られるようにＬＰＷを累積す
る。ＬＰＷの累積（』、送られているまたは受信されて
いる各ワードをＬＰＷレジスタ２４ｗの入カへ与えるこ
とおよびキヤリなしで２進加算を遂行すること（排他的
０Ｒ機能）を含む。ＬＰＷレジスタ２４ｗは、ＬＰＷが
ＬＰＷレジスタに累積される各オペレーシヨンの前に「
すべて１」に初期設定される。
主システムからデータ転送が終わるとき、排他的０Ｒ機
能が累積されたＬＰＷおよびシステム１０からのＬＰＷ
間で遂行される。何のエラーも生じなかつたならば、両
ＬＰＷは同一でありかつＬＰＷレジスタ２４ｗに結果的
に生じる値（』「すべて０］である。第６Ｄ図において
、エンドコードデコーダ５２および３５がエンデイング
コードキヤラクタの受信を決定するため用いられる。デ
コーダ５２はＡＢ桁を処理しかつデコーダ３５はＣＤ桁
を処理する。ＡＢ桁エンドコードデコーダ５２は主シス
テムからの１ワードの第１のキヤラクタ位置においてエ
ンデイングコードを識別するため用いられる。このデコ
ーダ（コまた端末ユニツト装置インターフエイス２２ｄ
ｉから送られる任意のキヤラクタにおけるエンデイング
コードを識別するため用いられる。もしもデコーダ５２
がそのようなエンデイングコードを受ければ、それによ
つて、レベルＥＤＣＯＤＥおよびレベルＳＹＳＥＮＤが
発生される。ＣＤ桁デコーダ３５（』システムからの１
ワードの最後のキヤラタタ位置でエンデイングコードを
識別するため用いられる。デコーダ３５によつてそのよ
うな１ンデイングコードを受けることによつて電圧レベ
ルＳＹＳＥＮＤが発生される。上述の議論（嘘ＬＣＰの
第２番目のセクシヨンＢを含んだ。今第３のセクシヨン
Ｃ、すなわちＬＣＰのシステム論理セクシヨン（』第６
Ｄ図を参照して議論されよう。状態カウントレジスタ５
３（ＳＴＣ）（』４ビツトレジスタである。
このレジスタはＬＣＰに用いるため状態カウントレベル
（ＳＴＣｎＬ）を発生しかつ主システム１０へ伝送する
ためＬＣＳＴＵｎ（ＬＣＰ状態レベル）で示されるレベ
ルを発生する。浮動論理レベルを与えるとともに、ＳＴ
Ｃレジスタ５３はまたＬＣＰのためオペレーシヨンのシ
ーケンスを制御する。ＳＴＣレジスタ５３によつて発生
される各状態カウントは、第６Ａ図に関 ・して前に輪
部づけされたように、コマンドデイスクリプタＣ／Ｄの
実行におけるオペレーシヨンの異なる位相を特定する。
デコーダ５４（』、ＬＣＰシステムによつて必要とされ
る１０進値へＳＴＣレジスタ５３のＢＣＤ値を変化させ
る１０進デコーダに対する２進化１０進（ＢＣＤ）であ
る。主要ＬＣＰエレメント間で作動する論理および制御
信号に関して含まれる主要ＬＣＰＴ−レメント間のシス
テム相互関係を振り返る際に第６Ｅ図を参照することが
有益である。
第６Ｅ図（嘘１０Ｔ（入出力トランスレータ）１０ｔ．
分布カード２００ｄ（ベースモジユール２００に対する
）、特定のライン制却プわセサＬＣＰ２ＯＯＯおよび周
辺端末装置５０間の主要論理および制卿ラインを示す。
まず制岬ラインの最も下のグループ、ＬＣＰ２ＯＯＯお
よびその分布カード２００ｄを参照してＬＣＰＲＥＯ（
ｎ）（は、文字（ｎ）がベースモジユール２００におけ
る各特定のＬＣＰのための数０−７を表わす８個の「要
求」ラインのグループである。
これらの信号の各々（嘘１個の特定のＬＣＰによつて分
布カード２００ｄへ駆動される。この信号（ま特定のＬ
ＣＰによつて、システム１０への接続を「要求する」た
め用いられ、かつこの信号によつて、分布カード２００
ｄは「ポーリング要求」をセツトアツプする。次のＬＣ
ＰＣＯＮは「ＬＣＰ接続」のための指定である。
このライノ（ま分布カード２００ｄへ接続されたＬＣＰ
（０−７）によつて，駆動される。この信号（』、それ
がその所有の特定のＬＣＰアドレスを検出しかつそれが
［オフライン」条件にないときＬＣＰによつて１駆動さ
れる。その信号はＬＣＰアドレスに対する応答でありか
つ分布カード２００ｄに対してアドレス指定されたＬＣ
Ｐの存在を意味する。ＬＣＰＳＴＬは「ＬＣＰストロー
ブレベル」を意味する。このライノ（』分布カードへ「
接続された」ＬＣＰによつて駆動される。それ（』、含
まれるデータ方向に基づいて、「送信］または「肯定応
答」ノの特定のＬＣＰの指定である。
１０ＳＮＤ（』Ｉ／Ｏ送信を否定する。
このライン（』分布カード２００ｄへ「接続された」Ｌ
ＣＰによつて駆動される。このライノはＤＡＴＡ（Ｘｎ
）（データ）と符号がつけられた双方向データラインの
方向を規定する。このラインが能動的ロー（１０ｗ）で
あるとき、データラインはＩＯＴｌＯｔを介して主シス
テム１０への分布カード２００ｄによつて１駆動される
。ＬＣＳＴＵ（ｎ）（』、「ｎ」がＬＣＰＯ−７のいず
れかを示す特定のＬＣＰの状態を示す。
このライン（』分布カード２００ｄへ特定的に接続され
たＬＣＰによつて１駆動されかつ第６Ａ図に示されるＬ
ＣＰの「状態］を表わす。第６Ｅ図を参照して、多数の
接続がＬＣＰｌたとえば２０００および分布カード２０
０ｄ間のように設けられる。
ＤＡＴＡ（Ｘｎ）（』「メツセージレベルィンターフ１
イス」を表わす（下方の１６本のラインが桁ＡＢＣＤの
ためのデータラインであり、第５Ｅ図において前に示さ
れた）。次のより高いライン（瓢パリテイビツトを桁上
げするＰＡＲＩＴＹ（パリテイ）ラインである。これら
の１７本のライン（１メツセージレベルインターフ毛イ
スを構成しかつ双方向特性を有し、すなわち、伝送の方
向を決定するために用いられる論理制闘ラインに基づい
て、伝送がこれらのラインに沿つていずれかの方向に生
じても良い。第６Ｅ図のＥＭＲＲＥＱは「緊急要求」ラ
イノを意味する。
このライノ（』分布カードに対する１またはそれ以上の
ＬＣＰによつて駆動される。ＬＣＰは任意の時間に緊急
要求ラインを，駆動する。緊急要求は、ＬＣＰがデータ
転送失敗を回避するため迅速にシステムアクセスを必要
とするということを意味する。システムアクセスにＬＣ
Ｐだけを欠くと、オペレータ介入または困難な１ラ一再
生が必要とされ、前記ＬＣＰ（ＪそれらのＬＣＰ要求と
ともに緊急要求を駆動する。緊急要求ではないそれらの
ＬＣＰは、このラインでそれらのＬＣＰ要求を不能化す
る。緊急要求を検出する分布カードによつて、「７」の
全体的な優先権が「ボーリング要求」の間に主システム
１０へ伝送される。第６Ｅ図のＴＥＲＶｌ「終了」電圧
レベルを示す。これは、分布カード上で発生されかつＬ
ＣＰへ送られてオペレーシヨンを終了また（は終わらせ
る。第６Ｅ図のＬＣＰＡＤ「ｎ」（』個々のＬＣＰを示
すようにＬＣＰアドレス（ここで（』「ｎ」（』０−７
であることができる）を示す。これらの８個の信号ライ
ノの１つ（１各特定のＬＣＰに対する分布カードによつ
て１駆動される。ＬＣＰの受信器は適当なラインによつ
てつながれる。この信号（』機能的にＬＣＰに対する接
続ライノである。そのＬＣＰアドレスを受けるＬＣＰ（
嘘、分布カードを介して主システム１０へ「接続される
」。第６Ｅ図のＳＴＩＯＬ（』「ストローブＩ／Ｏレベ
ル」を意味する。
このライノ（』接続された分布カードによつて１駆動さ
れる。それ（』、データ方向に基づいてシステムの「送
信」また（嘘「肯定応答」を表わす。第６Ｅ図のＡＲＱ
ＯＵＴライン（』ＡＲＱＩＮで示される入力を有する分
布カードの出力端である。
これらは「アクセス要求人力」および「アクセス要求出
力」を表わす。これらの信号は分布カードのみによつて
１駆動されかつ受信され、かつ隣接の分布カード間のシ
ヨートラインから成る。それら（嘘分布カード優先権を
解決するため「ボーリング要求」の間に用いられる。ラ
インＤＣＲｌおよびＤＣＢ２は分布カード［使用中］レ
ベルを表わす。これら（』、「ポーリング要求」シーケ
ンスの間にモジユールの分布カード優先権を解決するた
めにベースモジユールの各活分布カード上に発生される
。ＰＴＡＬＢライン（』「ボーリングテスト活レベル」
を示す。
これは同じベースモジユールにおける分布カード間の双
方向信号レベルである。「ボーリングテスト」オペレー
シヨノを遂行する分布カードはこのレベルを他の分布カ
ードへ送り、したがつてそれらが「ポーリノグテスト」
また（』「ボーリング要求」シーケノスを導くのを禁止
する。各ベースモジユール（』、その分布カード（２０
０ｄ，第２図）を介して１つの「主システム」１０をサ
ービスするのみならず、多重分布カードが設けられて他
の上位「主システム］と協働しかつサービスする。ベー
スモジユールの各分布カード（』異なる上位システムを
サービスすることができかつ各上位システム（』第３図
に示される同じ基本的組織を従属させる。ＲＥＱＡＣＣ
ライノ（Ｊ「要求アクセス」を示す。
このラインは分布カードのみによつて１駆動されかつ受
信される。ライン（は分布カードによつて「活」である
割込み要求を意味するため用いられる。第６Ｅ図のＢＵ
ＳＹライン（嘘ベースモジユール「使用中」レベルを示
す。これ（』、そのカードが主システム１０で「接続」
されたとき分布カード上に発生される双方向信号レベル
である。そのレベル（』同じベースモジユール上の他の
分布カードへ送られてＬＣＰバツクプレーンが使用中で
あることを示す。今さらに第６Ｅ図を参照して、０Ｔ１
０ｔおよび分布カード２００ｄ間の関係が議論される。
第６Ｅ図の上方左側で、ＬＣＰＳＴはＬＣＰストローブ
パルスを示す。これはＬＣＰストローブレベルから分布
カード上で発生されかつＩＯＴｌＯｔを介して主システ
ム上へ送られる。ＰＢ／ＳＴ２（は「ポート使用中」ま
たはＬＣＰ状態２ラインを示す。
このライン（』第５Ｅ図で示されるようにメツセージレ
ベルインターフエイス上にある。「接続されない」状態
で（』、このライン（嘘「ポーリングテスト」アルゴリ
ズムの間にポート使用中条件を示す。「接続された状態
」において（』、このライン（』ＬＣＰ状態のビツト２
をシステム１０へ桁上げする。ＩＰ／ＳＴ４は割込み要
求また（』ポーリノグテストパリテイ１ラ一、また（嘘
ＬＣＰ状態４ラインを示す。
接続されない状態において（』、このラインはＬＣＰか
ら「割込み要求」を桁上げするため、さもなくば「ポー
リングテスト」接続試みの間にアドレスパリテイエラー
を示すために用いられる。割込み要求（１、ＬＣＰがメ
モリに対するアクセスを要求しているということを示す
。「接続された」状態において（』、このライン（まＬ
ＣＰ状態のビツト４を主システムへ桁上げする。ＥＲ／
ＳＴ８は「緊急要求」また（』ＬＣＰ状態８ラインを示
す。
「接続されない］状態において（』、このライン（』Ｌ
ＣＰから緊急要求を表わす。「緊急要求」は、ＬＣＰが
主システムに対する直接のアクセスを必要とするという
ことを示す。「接続された」状態において（』、このラ
イン（』ＬＣＰの状態のビツト８を主システムへ桁上げ
する。いつたん接続されると、ＬＣＰ（』その状態によ
るそのシステムメモリ要求を示す．ＬＣＰ状態（』連続
的にゲート処理されかつＬＣＰ「送信／肯定応答］時間
にシステムによつて妥当と考えられる。１０Ｔ１０ｔと
分布カード２００ｄとの間の接続に関して第６Ｅ図をさ
らに参照して、ＰＡＲＩＴＹおよびＤＡＴＡ［Ｘｎ］と
示される接続（』、前に説明されたメツセージレベルイ
ンターフエイスラインを示す。
ＣＳ／ＳＴｌは「チヤネル選択」またはＬＣＰ状態１ラ
インを示す。「接続されない」状態において（』、この
ライン（』システム１０から「チヤネル選択」を分布カ
ードへ桁上げする。「チヤネル選択」（』両接続アルゴ
リズムにおいて「アドレス選択」とともに用いられる。
しかしながら、「接続された］状態においては、このラ
イン（１ＬＣＰの状態のビツト１を主システム１０へ桁
上げする。このライン（は双方向ラインである。分布カ
ード上の受信器は任意の標準ＴＴＬ装置である。分布カ
ード上のドライバーは３一状態ドライバ、たとえば８０
９７／８０９８（ナシヨナル半導体コーボレーシヨン）
または接続された状態においてのみ活であるのと等価な
ものである。ＴＲＭ（Ｊ「終了」レベルを示す。
これは、データ転送オペレーシヨンが終了されるべきで
あるとき、生システム１０から分布カードへ送られる。
第６Ｅ図のＡＤＤＳＥＬラインは「アドレス選択」を示
す。この信号ラインは、主システムが特定のＬＣＰへ接
続されていること、また（』接続しようとしていること
を示す。このライン（Ｊ両接続アルゴリズムのため「チ
ヤネル選択」とともに用いられて接続を達成する。いつ
たんＬＣＰに対する接続が達成されると、システムおよ
びＬＣＰは、信号ラインがシステムによつて，駆動され
なくなるまで接続されたままである。ラインが能動的で
あるとき、システム（嘘「使用中］と考えられることが
できる。第６Ｅ図を再び参照して、ＡＧ／ＳＩＯ（』、
「アクセス許容」または「ストローブＩ／０」を示す。
インターフ１イスが「接続されない状態］にあるとき、
このラインは「アクセス許容」信号を運ぶ。「アクセス
許容」が、接続のための割込み要求を肯定応答するため
に用いられかつ「ボーリング要求」アルゴリズムを開始
させるために用いられる。「接続された」状態における
インターフ１イスで、このライン（』「ストローブＩ／
Ｏ」信号を運ぶ。この信号（１システム１０およびＬＣ
Ｐベースモジユール間で情報を転送する際におけるシス
テムの送信「肯定応答」である。実の信号（』システム
から送られかつ分布カードによつてラツチされる１００
＋１秒最小パルスである。分布カード（』一般に信号か
ら最初の５０＋１秒をクリツプしてケーブル安定時間を
考慮する。第６Ｅ図に関して、ＬＣＰ２ＯＯＯおよび周
辺端末装置５０間のような制（財）信号（』ＲＭＤＴＬ
Ｎで示されるラインを示す。
これ（』遠隔データラインレベルを示す。これ（』双方
向信号レベルであり、この双方向信号レベルは、レベル
によつて決定される一方方向また（』他方方向にＬＣＰ
および周辺端末装置の直列データの転送を許容する。Ｌ
ＣＰのオペレーシヨナルシーケンスはここにおいてかつ
以下において議論される。
論理項（』、用語、真理値および否定値を用いることか
ら生じる任意のあいまい性を回避する目的で、能動的ま
たは非能動的のいずれかであるとして示される。ライン
制（財）プロセサによる命令の受け取り前に、第６Ａ図
、ＬＣＰ２ＯＯＯおよび主システム間に状態カウント（
ＳＴＣ）を含む論理フローが議論された。今第７Ａ図を
参照して、ＬＣＰによる命◆の受け取りを示す簡略化さ
れたフローダイヤグラムがより詳細に示される。このフ
ローチヤート（』命令の受け取りの間にＬＣＰの基本的
作用を示すものでありかつまた元の命令、時間切れレベ
ルの受け取り、およびエラー条件の発生の変更に基づい
て生じることができるそれらの作用を示す。主システム
１０から７個の可能な命令の任意のものを受ける前に、
ＬＣＰは通常状態カウント３で「遊び」状態にある。
しかしながら、ＬＣＰはまた「読出し」オペレーシヨン
の間にＳＴＣ３にあることができ、主システム１０から
条゛件的取消し命令、また（』周辺端末装置、たとえば
５０からのデータ伝送を待つ。次に、システム１０から
の命令の受けている間に、かつ命令実行の準備の間に、
ＬＣＰの作用を説明する。
これらの作用（嘘（ａ），（ｂ），および（ｃ）として
箇条書きにされる。（ａ）システム−ＬＣＰ接続：ＳＴ
Ｃ３におけるＬＣＰで、システム（』「ポーリノグテス
ト」シーケンスを介してＬＣＰとの接続を行ない、かつ
ＬＣＰ（』第６Ｅ図に示されたように、その独特なアド
レスレベル（ＬＣＰＡＤ）（ｎ）を受ける。
ＬＣＰＡＤ（ｎ）の受信によつて、ＬＣＰ（ＪＬＣＰ接
続レベル（ＬＣＰＣＯＮ．第６Ｅ図）を関連の分布カー
ド２００ｄへ送りかつＬＣＰＡＤＬ（ ＬＣＰアドレス
レベル）を発生し、それは、ＬＣＰシステム論理セクシ
ヨンの部分を「能動化」する。アドレスレベルＬＣＰＡ
Ｄ（ｎ）（』また、ゲートシステムレベル（ＧＡＴＳＹ
Ｓ）を発生することによつてＬＣＰバツクプレーン回路
網を能動化する。それから、ストローブ（ＳＴＩＯＬ）
は分布カード（２００ｄ，第６Ｅ図）から受けられ、そ
れによつてＳＴＩＯＦ（同期ストローブフリツプフロツ
プ）がセツトされる。ＳＴＩＯＦのセツトは、ＲＥＣＶ
Ｆ（受信フリツプフロツプ）をセツトすることによつて
ＬＣＰの所望のモジユールを駆動し、ＬＰＷレジスタ２
４ｗ１第６Ｄ図）を論理「１」にセツトするのを能動化
し、かつ選択されたフリツプフロツプを開始状態にセツ
トする。コマノドデイスクリプタＣ／Ｄ（ＪＬＣＰ内で
受けられかつ０Ｐコードレジスタ４２および変形レジス
タ４３（第６Ｄ図）へカードされる。Ｃァ７［）を受信
した結果ＬＰＷはＬＰＷレジスタ２４ｗへ置かれる。Ｃ
／Ｄは妥当性に対してチ１ツクされかつ妥当な０Ｐフリ
ツプフロツプ（ＶＯＰＦ）がセツトされる。ＬＣＰ（は
ＳＴＣ３からＳＴＣｌｌへステツプし（第７Ａ図）、シ
ステム１０からＬＰＷを受ける。（ｂ） ＬＣＰによつ
てＬＰＷを受け取る；第７Ａ図のＳＴＣｌｌで、縦パリ
テイワード（ＬＰＷ）がシステム１０から受けられかつ
ＬＰＷレジスタ２４ｗの内容に対してチエツクされて、
Ｃ／Ｄの転送の縦パリテイの妥当性を見る。
垂直パリテイもまたチエツクされ、垂直レベル０Ｋ（Ｌ
ＯＫ）および垂直パリテイ０Ｋレベル（ＶＰＡＲＯＫ）
がセツトされる。ＬＣＰバツフアアドレス（』メモリア
ドレスレジスタＭＡＤＲ３６（第６Ｄ図）で２５３にプ
リセツトされ、かつＬＰＷレジスタ２４ｗの論理「１」
へのセツトが再び能動化され、ＬＣＰ（コシステム１０
からデイスクリプタリンクＤ／Ｌを受けるようにＳＴＣ
６へステツプする。（ｃ）ディスクリプタリックおよび
デイスクリプタリンクＬＰＷの受信：ＳＴＣ６で、ＬＣ
Ｐ（１システム１０からデイスクリプタリンタＤ／Ｌの
２ワードを受けかつＬＰＷ（１ＬＰＷレジスタ２４ｗに
おいて累積される。
ＬＰＷ（１そのときシステム１０かゆ受信されかつＬＰ
Ｗレジスタ２４ｗの内容に対してチエ゛〕／クされる。
デイスクリプタリンクＤ／ＬおよびＬＰＷは、アドレス
２５３，２５４および２５５（第６Ｃ図）としてメモリ
アドレスレジスタＭ．ＡＤＲ３６によつて特定されるバ
ツフアアドレス記憶場所にストアされる。ＳＴＣ６から
、ＬＣＰ（』「書込み」オペレーシヨンのためＳＴＣ８
へブランチし、また（嘘「読出し」オペレーシヨンのた
めＳＴＣｌへブランチし、また（』もしもデイスクリプ
タリンク１ラ一が生じたならばＳＴＣ７へブランチする
。（ａ） 「条件的取消し」命令がシステム１０から受
け取られるとき、また（１（ｂ）データ転送が周辺端末
装置、たとえば５０から受け取られ、また（』（ｃ）時
間切れレベルが発生され、また（嘘（ｄ）テスト命令の
受け取り、のような交互のフロー経路の場合がある。
第７図についてこれらの交互のフロー経路の場合を拡大
するために、（ａ）条件的取消し命令の受け取り：ＳＴ
Ｃ３で、もしも条件的取消し命令がシステム１０から受
けられ、他方ＬＣＰが周辺端末装置５０からの伝送を待
つているならば、取消しフリツプフロツプ（ＣＡＮＣＦ
）がセツトされかつＬＣＰがコマンドデイスクリプタ縦
パリテイワード、ＬＰＷを受けるようにＳＴＣｌｌへス
テツプする。ＳＴＣｌｌから、ＬＣＰはＳＴＣ７へステ
ップ化かつ結果デイスクリプタをシステム１０へ送り、
取消しオペレーシヨンが完了されたということを示す。
（ｂ）周辺端末ユニツトから伝送の受け取り：「読出し
」オペレーシヨンの間にＳＴＣ３で、もしも端未使用中
フリツプフロツプ（ＴＲＭＢＳＹＦ）がセツトされて、
端末ユニツトが伝送し始めたということを表示すれば、
ＬＣＰ（嘘周辺端末ユニツトからデータを受けるように
ＳＴＣｌへステツプする。ＬＣＰはデータを受け続けか
つ、コマンドデイスクリプタＣ／Ｄに含まれる命令に従
つて読出しオペレーシヨンの残りのものを完了する。（
ｃ）時間切れレベル受け取り：「読出し」オペレーシヨ
ンの間に、ＳＴＣ３におけるＬＣＰ（』周辺端末ユニツ
トからの伝送を持ち（かつもしも１一秒タイマが禁止さ
れなければ）それから伝送を受ける際にｌ一秒遅延があ
れば、時間切れレベル（ＴＩＭＯＵＴＬ）が発生される
。ＴＩＭＯＵＴＬが能動的で、１ンドフリツプフロツプ
（ＥＮＤＦ）がセツトされ、端未完了（′ＲＭＣＮＰ）
レベルが発生され、かつＬＣＰがＳＴＣｌへステツプす
る。ＳＴＣｌで、システムへの再接続のための要求が禁
止されかつＬＣＰがＳＴＣ５へステツプする（第７Ｂ図
）。ＳＴＣ５でＥＮＤＦがセツトされ、読み出しオペレ
ーシヨンが終了されかつＬＣＰがＳＴＣ７へステツプし
て結果デイスクリプタＲ／Ｄをシステム１０へ送る。時
間切れレベル（』またＳＴＣｌでＬＣＰとともに受けら
れることができる。（ｄ）テスト命令の受信；ＳＴＣｌ
ｌで（第７Ａ図）、もしもＴＥＳＴＦ（テストフリツプ
フロツプ）がセツトされてテスト命令が受けられたとい
うことを表示すれば、ＬＣＰ（』、ＳＴＣ７へステツプ
することによつてかつ結果デイスクリプタＲ／Ｄをシス
テム１０へ送ることによつてテストオペレーシヨンを完
了する。
１ラ一条件；命令の受信の間における１ラ一条件（Ｅａ
）および（Ｅｂ）の２個の形式の発生（』次のように、
ＬＣＰによつて活動される、すなわち、（Ｅａ）コマン
ドディスクリプタパリテイ１ラー：第７Ａ図において、
ＳＴＣｌｌで、もしもＶＬＯＫ（妥当性レベル０Ｋ）レ
ベルが能動的でなければ、またはＶＯＰＦ（妥当オペレ
ーシヨンフリツプフロツプ）がセツトされなければ、Ｌ
ＣＰはＳＴＣ７ヘステツプして、デイスクリプタ毛ラ一
を含む結果デイスクリプタＲ／Ｄを、システムへ送る。
（Ｅｂ）デイスクリプタリンクパリテイ１ラ一；ＳＴＣ
６で、もしもＶＬＯＫレベルが能動的でなければ、ＬＣ
ＰはＳＴＣ７へステツプして、デイスクリプタリンクエ
ラ一を含む結果デイスクリプタＲ／Ｄをシステム１０へ
送る。書込みオペレーシヨン 第７Ｂ図を参照して、「書込み」オペレーシヨンに含ま
れるステツプを示すため簡略化されるシーケンシヤル論
理ダイヤグラムが示される。
データのあるバツフアロードがシステム１０から周辺端
末ユニツト５０へ転送されワードの最後のキヤラクタ位
置（ＣＤ桁）にエノデイングコードキヤラクタを含むデ
ータの特定バツフアが続くということを想定しよう。次
のステツプ（ａないしｉ）は、データをシステム１０か
らＬＣＰへ転送している間に、かつＬＣＰから周辺端末
装置、たとえば５０へ転送している間に、ＬＣＰ、たと
えば２０００の作用を説明する。
（ａ）システムからのデータの受け取り；ＳＴＣ６で、
もしも「書込み」オペレーシヨンがコマンドデイスクリ
プタＣ／Ｄによつて特定されれば、ＬＣＰ（１、ＬＰＷ
レジスタ２４ｗを論理「１」へセツトするのを能動化し
、それからＳＴＣ８へステツプしてシステム１０からデ
ータを受ける。
１０ＳＦ（１／Ｏ送信フリツプフロツプ）が用いられか
つこのときにりセツト状態に置かれて、データをシステ
ム１０からＬＣＰへ転送するための双方向データライン
を能動化する。
マルチプレクサ制御レベルＳＬＡＩＮ（Ａ入力マルチプ
レクサを選択）およびＳＬＢＩＮ（Ｂ入カマルチプレタ
サを選択）が設けられる。これら（１ともに非能動的で
あり、データラインを第６Ｂ図および第６Ｄ図の入カマ
ルチプレタサ回路網２４ｘ１へ接続する。他のマルチプ
レクサ制闘レベルＳＬＡＲＡＭ（Ａレベル端末母線マル
チプレクサを選択）およびＳＬＢＲ．ＡＩｌｌｖｉ（端
末母線マルチプレクサ選択Ｂレベル）がある。これらも
ともに非能動的であり、入カマルチプレタサ回路網２４
ｘ１を端末母線マルチプレクサ回路網２４ｘ２の入カへ
接続する。ＳＴＣ８で、受信フリツプフロツプ（ＣＶＦ
）がセツトされて、ＬＣＰの書き込みモジユールを駆動
する。
ＲＥＣＶＦのセツトによつて、ＬＣＰバツフアのための
書き込み可能化レベル（ＷＥＳＹＳ）が能動的になる。
このように、データ（』、ＬＣＰの端末母線４７を経由
して、１回に１ワードずつ、システム主メモＩ）ＩＯｍ
からＬＣＰバツフア２５００へ転送される。関連の分布
カード２００ｄ（第６Ｅ図）からの非同期ストローブ（
ＳＴＩＯＬ）が各ワードの転送を伴ない、かつ各ワード
がＬＣＰによつて受けられるので、ＬＣＰ（』ワードの
受信を「肯定応答」するためにストローブレベル（ＬＣ
ＰＳＴＬ）をシステム１０へ送る。
各ワードが端末母線４７上に置かれるので、さらにバツ
フア２５００へ送られて、それは垂直パリテイジェネレ
ータ／チ１ツカ４８の入力、ＬＰＷレジスタ２４ｗなら
びにエンドコードレコーダ５２および３５へ与えられる
。垂直パリテイ（』チエツクされかつ縦パリテイワード
がＬＰＷレジスタ２４ｗに累積される。最後のデータワ
ードアドレス２５１の次のものはメモリアドレスレジス
タ３６において達成されるまでワードの転送が続く。Ｌ
ＣＰは第７Ｂ図のＳＴＣｌＯへステツプしてシステムか
ら１つの最終的なワードを受ける。ＳＴＣｌＯで、ＬＣ
Ｐはバツフアを満たすように最終ワードを受け、かつそ
れからＳＴＣ１２へステツプしてシステム１０からＬＰ
Ｗを受ける。（ｂ） ＬＰＷＯ）受信およびシステム１
０からの遮断：ＳＴＣｌ２で、ＬＣＰはシステム１０か
らＬＰＷを受けかつ、データ転送の間にＬＰＷレジスタ
２４ｗに累積されたＬＰＷに対してそれをチエツクする
。
ＬＣＰ（』、ＬＰＷレジスタ２４ｗを論理「１」へセツ
トするのを能動化しかつそのＳＴＣｌヘステツプし、デ
ータを周辺端末装置、たとえば５０へ転送する目的でシ
ステム１０から遮断する。端末母線マルチプレクサ制（
財）レベルＳＬＡＲＡＭおよびＳＬＢＲ，ＡＭ（Ａ選択
および２４ｘ２のＢ選択）がともに非能動的であり、し
たがつてバツフア２５００の出力と端末母線マルチプレ
クサ回路網２４ｘ２への入力とを接続する。入力マルチ
プレクサ２４ｘ２（』制御レベルＳＬＡＩＮ（人力マル
チプレクサ選択Ａレベル）およびＳＬＢＩＮ（入力マル
チプレクサ選択Ｂレベル）を有し、これら（』、バツフ
ア２５００の１ワードのＡＢ桁およびＣＤ桁から交互に
キヤラクタをアクセスする目的で偶数フリツプフロツプ
（ＥＶＮＦ）の状態によつてデータ転送の間制御される
。（ｃ）周辺端末装置へのデータ転送：第７Ｂ図をさら
に参照して、ＳＴＣｌで、受信フリツプフロツツプ（Ｒ
ＥＣＶＦ）がりセツトされ、したがつてＬＣＰの受信モ
ジユールを能動化する。
端未開始レベル（ＴＥＲＳＴ）が、周辺端末装置でオペ
レーソヨンのためのＬＣＰを準備するため発生される。
ＴＥＲＳＴレベルは、ＵＡＲＴ３ｌ（第６Ｄ図）をクリ
アする目的で、マスタクリアＵＡＲＴフリ゛ンプフロツ
プ（ＭＣＵＡＲＴＦ）のセツトを能動化する。端末能動
化フリツプフロツプ（ＴＲＭＡＣＴＦ）、第２のフリツ
プフロツプ（ＳＥＮＤＦ）、および端未使用中フリツプ
フロツプ（ＴＲＭＢＳＹＦ）のセツトもまた能動化され
、書込みオペレーシヨンのため端末制御論理を駆動しか
つ周辺端末装置が［使用中］状態にあるということを特
定する。メモリアドレスレジスタ３６（第６Ｄ図）がバ
ツフア２５００の第１のワードをアクセスするようにＭ
ＡＤＲＯへセツトされる。ＵＡＲＴ３ｌにおいて、「受
信器がレジスタを空つぼに保持する」（ＴＨＲＥ）レベ
ルが能動的であり、かつＵＡＲＴ空つぽフリツプフロツ
プ（ＵＡＲＴＥＴＦ）のセツトが能動化されてストロー
プレベルをＵＡＲＴマルチプレクサ２７ｘへ与える。Ｕ
ＡＲＴ３ｌはＬＣＰバツフア２５００から１回に１キヤ
ラクタを受け取る。
偶数フリツプフロツプ（ＥＶＮＦ）が、キヤラクタのア
クセスを制御するためにメモリアドレスレジスタ３６と
ともに用いられる。キヤラクタでロードされるとき、Ｕ
ＡＲＴ３ｌはキヤラクタを直列に周辺端末装置、たとえ
ば５０、へ転送する。バツフア２５００からの各キヤラ
クタは端末母線４７上に置かれるので、それはまたプロ
ツクチエツクキヤラクタレジスタ（ＢＣＣＲ）３３の入
カへ与えられ、それは（ＳＴＸ／ＳＯＨ、すなわち「テ
スト開始／ヘツテイング開始］キヤラクタが受信された
後）データ転送の間にプロツクチエツクキヤラクタを累
積し始める。ＵＡＲＴ３ｌはバツフア２５００からキヤ
ラクタを受け続け、それからそれらを、メモリアドレス
レベルＭＡＤＲ２５２がメモリアドレスレジスタ３６に
達成されるまで周辺端末装置５０へ転送し、バツフアの
最後のワードがアクセスされたということを示す。（ｄ
）システム１０への再装続のための要求：メモリアドレ
スレベルＭＡＤＲ２５２によつてバツフア転送フリツプ
フロツプ（ＢＦＸＦＲＦ）がセツトされて、バツフア２
５００がサービスを必要とすることを示し、かつＬＣＰ
は、ＬＣＰ要求フリツプフロップＬＣＰＲＱＦのセツト
を能動化することによつてシステムへの再接続のための
要求を開始する。
１０ＳＦ（メツセージレベルインターフエイス上のデー
タフローの方向を示す／Ｏ送信フリツプフロツプ）のセ
ツトが能動化されてデータをシステム１０へ転送するた
めデータラインを条件づけ、かつＭＡＤＲ２５３レベル
のセツトが能動化されてデイスクリプタリンクＤ／Ｌ（
第６Ｃ図）へのアクセスを許容する。
ＬＣＰは第７Ｂ図のＳＴＣ５へステツプしてデイスクリ
プタリンクＤ／Ｌをシステム１０へ送る。ＬＣＰアドレ
スベル（０７）、ＬＣＰＡＤｎが、再接続シーケンスの
間に関連の分布カードから受けられ、かつＬＣＰがバツ
クプレーン回路網を能動化するようにゲートシステム（
ＧＡＴＳＹＳ）と呼ばれるレベルを発生するとき、ＬＣ
ＰＡＤＬ（ＬＣＰアドレスレベル）を発生する浮動論理
レベルがある。接続されたそのレベルＬＣＰ（ＬＣＰＣ
ＯＮ）は分布カード２００ｄへ送られて、ＬＣＰが接続
されていることを示す。（ｅ）デイスクリプタリンクお
よびデイスクリプタリンクＬＰＷの転送：第７Ｂ図にお
いて、ＳＴＣ５で、伝送フリツプフロツプ（ＸＭＩＴＦ
）がセツトされて、ＬＣＰの「読出し」モジユールを駆
動する。ＬＣＰはデイスクリプタリンクＤ／ＬおよびＬ
ＰＷ（前にＳＴＣ６で受信された）をシステム１０へ転
送する。ＬＣＰは、ＬＰＷレジスタ２４ｗを論理「１」
へのセツトを能動化しかつもしも主システムが送信すべ
きそれ以上のデータを有するならば、ＬＣＰは再びＳＴ
Ｃ８へステツプしてシステム１０から付加的なデータを
受ける。（ｆ）付加的なデータおよびエンデイングコー
ドをシステム１０から受ける：ＳＴＣ８で、システム１
０からデータの「第２の」バツフアロードを受けながら
、ＬＣＰの作用は、「エンデイングコード」が端末母線
４７によつて認識される点まで、第１バツフアロードの
受信の間になされるものと同じである。１ワードの最後
のキヤラクタ位置（ＣＤ桁）のエンデイングコード」が
端末母線４７上に置かれるとき、システムエンドレベル
（ＳＹＳＥＮＤ）が発生される。
ＳＹＳＥＮＤレベルによつて、第６Ｃ図のエンドフラグ
２５ｅ（ＲＡＭｌ８Ｌ）のためのデータ入力が能動的で
あり、かつエンドフラグビツト（ＥＮＤＦＧ）およびエ
ンデイングコードキヤラクタが現バツフアドレスにとも
にストアされる。ＬＣＰはそのときＳＴＣｌ２へステツ
プしてシステム１０からＬＰＷを受ける。（ｇ） ＬＰ
Ｗの受信およびシステム１０からの遮断：第７Ｂ図のＳ
ＴＣｌ２で、ＬＣＰは縦パリテイワードＬＰＷを受けか
つＬＰＷレジスタ２４ｗに累積されるＬＰＷに対してそ
れをチエツクする。
ＬＣＰはそのときＳＴＣｌへステツプし、システム１０
から遮断し、残りのデータおよびエンデイングコードを
周辺端末装置へ転送する。（ｈ）データおよびエンデイ
ングコードの周辺端末装置への転送：ＳＴＣｌで、残り
のデータを周辺端末装置へ転送する際の作用は「エンデ
イングコード」が端末母線４７上で認識される点まで、
第１のバツフアロードの転送の間になされるものと同じ
である。
エンデイングコードがバツフア２５００の出力から端末
母線４７上に置かれるとき、エンデイングコードが転送
されかつエンドフリツプフロツプ（ＥＮＤＦ）がセツト
される。ＢＣＣＲ３３（もしもＢＣＣが発生されていれ
ぱ）の累積されたプロツクチエツクキヤラクタが周辺端
末装置、たとえば５０へ転送される。ＳＥＮＤＦ（送信
フリツプフロツプ）およびＴＲＥＣＦ（端末受信フリツ
プフロツプ）の両方がりセツト状態にあり、それによつ
て端未完了（ＴＭＣＭＰ）レベルが能動的になる。端未
完了レベルによつて、ＬＣＰはシステム１０に対する接
続のための要求を開始させる。（１）終了書込みオペレ
ーシヨンに対する再接続のための要求：ＬＣＰは、ＬＣ
ＰＲＱＦ（ＬＣＰ要求フリツプフロツプ）のセツトを能
動化することによつてシステムへの再接続を要求する。
再接続とともに、ＬＣＰは第７Ｂ図のＳＴＣ５へステツ
プし、デイスクリプタリンクＤ／Ｌをシステム１０へ送
り、かつそれからＳＴＣ７へステツプして結果デイスク
リプタＲ／Ｄをシステム１０へ送る。上述の議論は、「
書込み」オペレーシヨンのための一般的なフロー経路の
説明を終え、その「書込み」オペレーシヨンでは、デー
タの２以上のバツフアロードが転送され、かつオペレー
シヨンが「エンデイングコード」を受けることによつて
完了された。これは、正常な場合を述べている。しかし
ながら、第７Ｂ図を参照して、以下に生じる代替のフロ
ー経路および可能なエラー条件がある。次の項目（ａ）
ないし（ｃ）は、もとの書込み命令に対する「変更」が
システム１０またはＬＣＰによつてなされるときＬＣＰ
の作用を説明する。（ａ）システム１０に対する緊急ア
クセスのための要求：データをＬＣＰから周辺端末装置
５０へ転送している間にＬＣＰバツフア２５００が完全
に空つぼになるとき、フリツプフロツプＢＦＸＦＲＦが
セツトされる。
これは、終了端末カード上に場所決めされるバツフア転
送フリツプフロツプであり、このフリツプフロツプは、
ＬＣＰバツフアが端末装置からのデータで満たされたと
き、またはデータをＬＣＰから周辺端末装置へ転送して
いる間にデータが空つぼになつたときにセツトされる。
ＢＦＸＦＲＦがセツトされるとき、これはＬＣＰＲＱＦ
（ＬＣＰ要求フリツプフロツプであり、これは、セツト
されるとき、ＬＣＰが主システムメモリ１０ｍへのアク
セスを必要とする）のセツトを能動化する。ＬＣＰＲＱ
Ｆのセツトは送信データを主システムへ再接続するかま
たはバツフアが空つぼであれば正常のデータを得るよう
にシステム１０へ再接続するための要求を開始させる。
もしも、ＵＡＲＴ３ｌの伝送保持レジスタがもう１つの
キヤラクタを受ける準備にある時間の前に再接続が完了
されなければ、ＬＣＰによつて緊急要求レベル（ＥＭＲ
ＲＥＱ）が発生される。ＥＭＲＲＥＱレベルは関連の分
布カード２００ｄへ送られて、システムへの再接続のた
めの緊急要求を開始させる。（ｂ）エンデイングコード
（ＡＢ桁）の受信：もしもエンデイングコードがシステ
ム１０からの１ワードの第１のキヤラクタ位置（ＡＢ桁
）において識別されれば、ＥＤＣＯＤＥ（エンドコード
レベル）が発生される。ＥＤＣＯＤＥは、エンドコード
キヤラクタが端末母線４７のＡおよびＢ桁にあるとき端
末制御カード上に発生される。ＳＹＳＥＮＤ（ソステム
エンドコードレベル）もまた発生される。能動状態のと
き、ＳＹＳＥＮＤレベルは、エンドコードキヤラクタが
端末母線４７上にあるということを示す。ＳＴＣ８で、
ＥＤＣＯＤＥレベルはキヤラタタエンドフリツプフロツ
プのセツトを能動化し、かつＳＹＳＥＮＤレベノレは、
１８番目のビ゛ント書込みエンドフラグレベル、ＲＡＭ
ｌ８Ｌを発生する。 「書込み」エンドフラグレベルは
ＥＤＣＯＤＥレベルから端末制御カード上に発生され、
８これはＬＣＰバツフア２５００のエンドフラグＲＡＭ
のためのデータ入力レベルである。エンデイングコード
およびＥＮＤＦＧ（エンドフラグレベルはＲＡＭｌ８Ｌ
からデータフローカード上に発生され、能動的であると
き、このレベルはＬＣＰバツフアのエンドコードのアド
レスを識別する）はＬＣＰの現バツフアアドレスにスト
アされ、かつＬＣＰはＳＴＣｌ２（第７Ｂ図）へステツ
プして縦パリテイワードＬＰＷを受ける。ＳＴＣｌ２で
ＬＣＰはシステム１０からＬＰＷを受けかつ、ＬＰＷレ
ジスタ２４ｗに累積されたＬＰＷに対してそれをチエツ
クする。ＬＣＰはＳＴＣ９へステツプしてシステムメモ
リアドレスの滅分を開始させる。（アドレスは２桁だけ
減分されて、正確にシステムメモリのエンデイングコー
ドのアドレスを反映するΣＳＴＣ９から、ＬＣＰはＳＴ
Ｃｌへステツプしてデータおよびエンデイングコードを
周辺端末装置５０へ転送する。ＳＴＣｌで、データ、エ
ンデイングコード、およびプロツクチエツクキヤラクタ
が周辺端末装置５０へ転送されるとき、端末母線４７上
のエンデイングコードを認識することによつて、ＬＣＰ
はＳＴＣｌでの前の「書込み」オペレーシヨンの間に説
明された同じ作用を行ない、そのあとでＬＣＰは端末装
置５０から遮断しかつシステム１０へ再接続しかつ「書
込み」オペレーシヨンを終了させる。（ｃ）システム１
０から終了信号の受信：ＬＣＰオペレーシヨンのため指
定されたシステムメモリスペースが超過されるべきであ
るときはいつでも終了信号（ＴＥＲＭレベル、第６Ｃ図
、第６Ｅ図）がシステム１０からＬＣＰへ送られる。
［書込み」オペレーシヨンの間に、ＴＥＲＭレベルはＳ
ＴＣ８、ＳＴＣｌＯ、またはＳＴＣｌ２（第７Ｂ図）で
受けられることができる。ＴＥＲＭレベル（終了レベル
）を受けるときＬＣＰの作用は、ＬＣＰが作動している
状態カウントに基づき、かつＴＥＲＭレベルの受信が以
下のようなシステムから［エンデイングコード」を受け
ることによつて進められるかどうかに基づく。（１）エ
ンデイングコード前に終了信号を受信：ＴＥＲＭレベル
がＳＴＣ８またはＳＴＣｌＯで受けられればＬＣＰはＳ
ＴＣｌ４へステツプする。
ＳＴＣｌ４で、ＴＥＲＭレベルが能動的のままであるか
またはいま非能動的であるかどうかにかかわらず、ＬＣ
ＰはＳＴＣｌ２へステツプし、縦パリテイワードＬＰＷ
を受け、かつチエツクし、それからＳＴＣ７へステツプ
して結果デイスクリブタＲ／Ｄをシステム１０へ送る。
もしもエンデイングコードがＳＴＣ８またはＳＴＣｌＯ
へ１ワードのＣＤ桁（最少キヤラクタ）において受けら
れれば、かつＴＥＲＭレベルもまた受けられれは、ＬＣ
ＰはＳＴＣｌ４へステツプする。ＳＴＣｌ４では、ＴＥ
ＲＭレベルがなおも能動的であれば、エンデイングゴー
ドはＬＣＰバツフア２５００には置かれない。ＬＣＰに
ＳＴＣｌ２へステツプし、ＬＰＷを受けかつチエツクし
、それからＳＴＣ７へステツプして結果デイスクリプタ
Ｒ／Ｄをシステム１０へ送る。（２）エンデイングコー
ド５に終了信号を受信：もしもエンデイングコードがＳ
ＴＣ８またはＳＴＣｌＯで１ワードのＣＤ桁において受
けられれば、ＬＣＰはＳＴＣｌ２へステップ化てＬＰＷ
を受ける。
ＳＴＣｌ２では、ＴＥＲＭレペルがいま受けられれば、
エンデイングコードはＬＣＰバツフア２５００へ転送さ
れかつＬＣＰはＳＴＣｌｌへステップ化て残りのデータ
およびエンデイングコードを周辺端末装置５０へ転送す
る。ＳＴＣｌで、端末母線４７上のエンデイングコード
を認識することによつて、ＥＮＤＦがセツトされる。（
エンドフリツプフロツプリセツトされるとき、このフリ
ツプフロツプは、ＬＣＰの端末制御セクシヨンがそのオ
ペレーソヨンを終了させたということを示す）。ＥＮＤ
Ｆのセツトは、転送されるべきデータが何もないという
ことを示し、データ、エンデイングコード、およびプロ
ツク ｌチエツクキヤラクタが周辺端末装置へ転送され
たあと、ＬＣＰは端末装置５０から遮断し、システム１
０へ再接続し、［書込み」オペレーシヨンを終了させる
。以下に示されるように、ＳＴＣｌでは、端末母線１，
４７上のエンデイングコードを認識することによつて、
ＥＮＤＦ（エンドフリツプフロツプ）がセツトされる。
ＥＮＤＦのセツトは、転送されるべき何のデータもない
ということを示し、データ、エンデイングコード、およ
びプロツクチエツクキヤラ２クタが周辺端末装置５０へ
転送されたあと、ＬＣＰはシステム１０を再接続して［
書込み」オペレーシヨンを終了させる。もしもエンデイ
ングコードがＳＴＣ８またはＳＴＣｌＯで１ワードのＡ
Ｂ桁において受けられ、かつ２ＴＥＲＭレベルもまた受
けられれば、ＬＣＰはＳＴＣｌ４へステツプする。
ＳＴＣｌ４では、ＴＥＲＭレベルが非能動的であれば、
ＡＢ桁のエンデイングコードを含む全体のワードがＬＣ
Ｐバツフア２５００へ転送された。システムメモリアド
レス修正が必要，である。ＬＣＰはＳＴＣｌ２へステツ
プし、ＬＰＷを受けかつチエツクし、それからＳＴＣ９
へステツプしてシステムメモリアドレスの減分を開始さ
せる。ＬＣＰはＳＴＣｌへステツプしてデータおよびエ
ンデイングコードを周辺端末装置５０へ転送するＯもし
もＴＥＲＭレベルがＳＴＣｌ４でなおも能動的であつた
ならぱ、エンデイングコードキヤラクタのみがＬＣＰバ
ツフア２５００へ転送されかつシステムメモリアドレス
の修正は何ら必要とされない。
ＬＣＰはＳＴＣｌ２へステップ化て、ＬＰＷをを受けか
つチエツクし、それから直接にＳＴＣｌヘステツプして
データおよびエンデイングコードを周辺端末装置５０へ
転送する。ノ エラ一条件：「書込み」オペレーシヨンの間に、以下の
エラー条件（Ａ，ｂ，ｃ，ｄ）がＬＣＰによつて作用さ
れる。
（ａ）アクセスエラー：ＥＭＲＲＥＱレベルを関連の匁
布カードへ伝送したあと、もしも、ＵＡＲＰ３ｌが完全
に空つぼになる時間の前にＬＣＰがシステム１０への再
接続を受けなければ、ＬＣＰはアクセスエラーフリツプ
フロツプ（ＡＣＣＥＲＦ）のセツトを能動化する。
ＡＣＣＥＲＦのセツトはエンドフリツプフロツプ（ＥＮ
ＤＦ）のセツトを能動化し、かつＬＣＰはシステム１０
への再接続のための要求を開始させて［書込み］オペレ
ーシヨンを終了させかつエラー結果デイスクリプタＲ／
Ｄをシステム１０へ送る。（ｂ）システム垂直パリテイ
エラーリデータをシステム１０からからＬＣＰへ転送し
ている間に、もしも垂直パリテイが０ＫでなくかつＰＡ
ＲＯＫレベルが垂直パリテイの各チエツク後に能動的で
なければ、垂直パリテイエラーフリツプフロツプ（ＶＰ
ＥＲＦ）がセツトされて垂直パリテイエラーが存在する
ことを示す。
ＶＰＡＲＯＫレベルがない場合はまた垂直縦０Ｋレベル
（ＶＬＯＫ）が発生されず、かつＳＴＣｌ２で、ＬＣＰ
はＳＴＣ７へステツプしエラー結果デイスタリプタＲ／
Ｄをシステム１０へ送る。（ｃ）縦パリテイエラー（第
７Ｂ図）：縦パリテイワードが、システム１０からＬＣ
Ｐへのデータ転送機チエツクされるとき、もしも縦パリ
テイ０Ｋレベル（ＬＰＯＫ）が能動的でなければ、縦パ
リテイエラーフリツプフロツプ（ＬＰＥＲＦ）が縦パリ
テイエラーがあることを表示するようにセツトされる。
ＬＰＷＯＫレベルがない場合（ＬＰＷＯＫレベル：端末
母線４７レベルからデータフローカード上に発生され、
能動的なとき、それはＬＣＰのソステム論理セクシヨン
に対してＬＰＷが正しいということを示す）、ＶＬＯＫ
レベルは発生されず、かつＳＴＣｌ２で、ＬＣＰはＳＴ
Ｃ７へステツプしてエラー結果デイスクリプタＲ／Ｄを
システム１０へ送る。（ｄ）端末垂直パリテイエラーリ
データをＬＣＰバツフア２５００からＵＡＲＴ３ｌへ転
送している間に、垂直パリテイ０Ｋ（ＰＡＲＯＫ）レベ
ルに転送されない下部キヤラクタのため能動的なままで
なければ、端末垂直パリテイエラーフリツプフロツプ（
ＴＶＰＥＲＦ）がセツトされて垂直パリテイエラーが存
在することを示す。
ＬＣＰがシステム１０へ再接続してかつ［書込み」オペ
レーシヨンを終了させるとき、ＳＴＣ７でシステム１０
へ送られた結果デイスクリプタＲ／Ｄがパリエテイエラ
一を示す。読出しオペレーシヨン第７Ｃ図を参照して、
「読出し」オペレーシヨンを示す簡略化された論理チヤ
ートが示される。
「読出し」オペレーシヨンは一般に「書込み」オペレー
シヨンの或る様式とともに達筬される。例として、「書
込み」オペレーシヨンが完了されてしまつてかつ周辺端
末装置５０が、肯定応答キヤラクタ（ＡＣＫ）に応答し
て、周辺端末装置５０はいま情報を送ることができると
いうことを表示するということを想定しよう。また、周
辺端末装置５０からデータを受信する際に何の遅延もな
く、かつデータの或るバツフアロードがエンデイングコ
ードを含むデータの部分的なバツフアによつて従属され
て受信されるということを想定する。エンデイングコー
ドは、それが、ＬＣＰバツフア２５００（第６Ｃ図）の
１ワードの最後のヰヤラクタ位置（ＣＤ桁）に置かれる
ような方法で受信されるであろう ということもまた想
定される。一般的フロー経路：次のパラグラフ（ａ）な
いし（ｌ）は、データを周辺端末装置５０からＬＣＰへ
転送している間に、かつまたＬＣＰからシステム１０へ
転送している間におけるＬＣＰの作用を説明する。（ａ
）主システム１０から遮断：第７Ｃ図を参照して、ＳＴ
Ｃ６で、「読出し」命令がシステムから、コマンドデイ
スクリプタＣ／Ｄにおいて特定されるとき、ＲＥＡＤＦ
（読出しフリツプフロツプ：これはデータフローカード
上に場所決めされ、読出しフリツプフロツプの論理状態
は０Ｐコードレジスタからの出力レベルによつて制御さ
れ、ＲＥＡＤＦのセツト状態は［読出し」オペレーシヨ
ンがシステムによつて行なわれているということを示す
）がセツトされる。
ＬＣＰはＬＰＷレジスタ２４ｗを論理「１」へセツトす
るのを能動化し、それからＳＴＣｌへステツプして、シ
ステム１０から遮断して周辺端末装置５０からデータを
受ける。端末母線マルナプレクサ２４ｘ２（第６Ｄ図）
選択Ａレベル（ＳＬＡＲＡＭ）が能動的であり、かつＳ
ＬＢＲＡＭ，．ＳＬＡＩＮおよびＳＬＢＩＮレベルは非
能動的であつてＵＡＲＴ３ｌからＬＣＰバツフア２５０
０へのデータのための経路を与える。（ｂ）端末装置か
らのデータの受信およびレコード：第７Ｃ図を参照して
、ＳＴＣｌで、ＲＡＤＦがセツトされ、端未開始（ＴＥ
ＲＳＴ）レベルが能動的である。このＴＥＲＳＴレベル
によつて、ＵＡＲＴ３ｌがマスタクリアされかつ、この
ＴＥＲＳＴレベルは端末制御論理を駆動するようにＴＥ
ＲＭＡＣＴＦ（これは端末能動フリツプフロツプであり
、端末制御カード上に場所決めされ、このフリツプフロ
ツプの論理状態はＴＥＲＳＴ，．ＴＲＥＣＦｌおよびＳ
ＥＮＤＦによつて制御され、ＴＲＭＡＣＴＦのセツト状
態は、ＬＣＰの端末制御セクシヨンが「読出し」または
「書込み」オペレーシヨンのため１駆動されたというこ
とを示す）のセツトを能動化する。ＲＥＡＤＦはまた、
周辺端末装置５０からのデータを受信するのを許容する
ように端末受信フリツプフロツプ（ＴＲＥＣＦ）のセツ
トを能動化する。バツフア２５００＆詰仏ＤＲ記憶場所
２５５へプリセツトされるアドレスを有し、もしも偶数
フリツプフロツプ（ＥＶＮＦ）がまだセツトされていな
ければ、そのセツトはバツフアドレス指定の制御を開始
させるように能動化される。データキヤラクタは周辺端
末装置５０からＬＣＰ（７）ＵＡＲＴ３ｌへ直列に転送
され、かつＵＡＲＴは偶数垂直パリテイのため各キヤラ
クタをチエツクする。（ｂ−１） 第１のキヤラクタの
受信および垂直パリテイの発生：端末受信フリツプフロ
ツプ（ＴＲＥＣＦ）がセツトされ、かつデータストアフ
リリツプフロツプ（ＤＡＴＡＳＴＦ）がりセツト状態に
あり、第１のキヤラクタを受信することによつて、受信
されたデータラベル（ＤＲ）が能動的である。
ＤＲレベルはりセツトＵＡＲＴフリツプフロツプ（ＲＳ
ＴＵＡＲＴＦ）および端未使用中フリツプフロツプ（Ｔ
ＲＭＢＳＹＦ）のセツトを能動化する。偶数フリツプフ
ロツプＥＶＮＦがセツトされて、バツフアドレスがＭＡ
ＤＲ記憶場所０へ増分される。データストアフリツプフ
ロツプＤＡＴＡＳＴＦのセツトおよびＥＶＮＦのりセツ
トは、バツフアに第１のキ・ヤラクタをストアする準備
をする際に、能動化される。ＲＳＵＡＲＴＦがセツトさ
れ、ＳＬＡＲＡＭレベルが発生され、そのレベルは端末
母線４７のＡＢ桁かつまたＣＤ桁上に第１のキヤラクタ
を置いて、完全なワードを形成する。パリテイビツトは
このワードには含まれない。端末母線４７の内容は第６
Ｄ図の垂直パリテイジェネレータ／チエツカ４８へ与え
られる。パリテイを示すように応用できるように、周辺
端末装置５０からの第２のキヤラクタを受けるまで、端
末母線４７上のワードのためのパリテイが発生されかつ
、奇数垂直パリテイを指定するため用いられるフリツプ
フロツプがセツトまたはりセツトされる。（ｂ−２）
バツフアに第１のキヤラクタを記憶する：データストア
フリツプフロツプＤＡＴＡＳＴＦがセツトされ、ＥＶＮ
Ｆのりセツト状態によつて、バツフア書込み可能化Ａ（
ＥＲＷＡ）レベルが能動的である。
システム書込み可能化（ＷＥＳＹＳ）レベルもまた能動
的であり、かつこれらの２個のレベルはバツフア回路網
のＡＢおよびＣＤ桁のため書込み可能化入力を与える。
第１のキヤラクタはそのときメモリアドレスレジスタ３
６のＭＡＤＲ記臆場所００）ＡＢ桁およびＣＤ桁記憶場
所の両方にストアされる。第１のキヤラクタをＵＡＲＴ
３ｌからバツフア２５００へ転送することによつて、リ
セツＵＡＲＴフリツプフロツプ（ＲＳＵＡＲＴＦ）がり
セツトされる。データ受信レベル（ＤＲ）が非能動的に
され、ＤＡＴＡＳＴＦ（データストアフリツプフロツプ
）のりセツトが続く。論理のこの組み合わせはＵＡＲＴ
３ｌと比較して周辺端末装置５０から第２のキヤラクタ
を受けとる。（ｂ−３） 第２のキヤラクタの受信およ
び記憶：第２のキヤラクタがＵＡＲＴ３ｌによつて受け
られるとき、データ受信レベル（ＤＲ）が再び能動的に
されかつＲＳＵＡＲＴＦがセツトされる。
偶数フリツプフロツプＥＶＮＦのりセツト状態と組み合
せるこの論理は、バツフアアドレスが増分されるのを禁
止する。データストアフリツプフロツプＤＡＴＡＳＴＦ
および偶数フリツプフロツプＥＶＮＦのセツトが、バツ
フアに第２のキヤラクタをストアする準備をする際に能
動化される。端末母線マルチプレクサ選択ＡレベルＳＬ
ＡＲＡＭはまだ能動的でありかつキヤラクタは端末母線
４７のＡＢおよびＣＤ桁の両方上に置かれる。端末母線
４７の内容は再び垂直パリテイジェネレータ／チエツカ
４８へ与えられる。パリテイは端末母線４７上のワード
のため発生されかつ第１のキヤラクタの受信の間に発生
されるパリテイと比較される。比較の結果、１個のパリ
テイビツトが第１および第２のキヤラクタのため発生さ
れる。データストアフリツプフロツプＤＡＴＡＳＴＥお
よび偶数フリツプフロツプＥＶＮＦがセツトされ、ＥＲ
ＷＢレベル（ＬＣＰバツフアのＣＤ桁のための書込み可
能化レベル）が発生されかつ第２のキヤラクタがアドレ
ス記憶場所ＭＡＤＲＯでバツフア２５００の最後のキヤ
ラクタ位置（ＣＤ桁）にストアされて、前にそこに置か
れたキヤラクタの上に書込む。
端末母線４７のＡＢ桁上のキヤラクタはバツフア２５０
０にストアされない、なぜならばＥＲＷＡレベルは能動
的でないからである（ＥＲＷＡはＬＣＰバツフアのＡＢ
桁のための書込み可能化レベルである）。垂直パリテイ
ジェネレータ／チエツカ４８からのパリテイビツトは、
ＭＡＤＲＯでメモリアドレスレジスタに今含まれる完全
なワードへ加えられる。（ｂ−４） 付加的なキヤラク
タの受信およびプロツクチエツクキヤラクタ（ＢＣＣ）
累積の開始：付加的なキヤラクタはＬＣＰによつて受け
取られる。
各キヤラクタを受けて、偶数フリツプフロツプＥＶＮＦ
の論理状態はメモリアドレスレジスタ３６の増分を制御
するように相補化され、その結果データをワードフオー
マツトでバツフア２５００へ置く。周辺端末装置５０か
ら「ヘツデイング開始／テキスト開始］キヤラクタ（Ｓ
Ｏ旦／ＳＴＸ）を受けて、第６Ｄ図のプロツクチエツク
キヤラクタレジスタ３３が能動化されかつＳＯＨ／ＳＴ
Ｘキヤラクタに続く各キヤラクタがＢＣＣＲ３３に与え
られて受信されているメツセージのためのプロツクチエ
ツクキヤラクタＢＣＣを累積する。ＢＣＣの累積は、デ
ータの第１のバツフアロードの受信を通じてかつデータ
の継続するバツフアロードの受信を通じて、エンデイン
グコード（ＥＴＸキヤラクタ）が受信されるまで続く。
エンデイングコードが受信されるときに生じる作用は後
述する。（ｃ）満たされたバツフア：ＬＣＰバツフア２
５００がデータで完全に満たされたとき、偶数フリツプ
フロツプＥＶＮＦおよびメモリアドレスＭＡＤＲ２５２
レベルがセツトされて、バツフア転送フリツプフロツプ
（ＢＦＸＦＲＦ）のセツトを能動化する。ＢＦＸＦＲＦ
のセツトは、ＬＣＰバツフア２５００サービスを必要と
するということを示し、かつＬＣＰはシステム１０への
再接続のための要求を示す。（ｄ）システム１０に対す
る再接続のための要求：遮断、ＳＴＣｌ後、ＬＣＰは、
ＬＣＰ要求フリツプフロツブＬＣＰＲＱＦのセツトを能
動化することによつてシステムへの再接続のための要求
を開始させる。／Ｏの送信フリツプフロツプ（０ＳＦ）
のセツトもまた能動化されて、データをシステム１０へ
転送するためのデータラインを条件づけかつメモリアド
レスＭＡＤＲ２５３（第６Ｃ図）のセツトはデイスクリ
プタリンクＤ／Ｌへのアクセスを許容するように能動化
される。ＬＣＰはその時ＳＴＣ５へステツプして、デイ
スクリプタリンクＤ／ＬおよびＬＰＷをソステム１０へ
送る。項目ＭＡＤＲはメモリアドレスレベルを示す。こ
れらはメモリアドレスレジスタ３６の出力から端末制御
カード上に発生される。これらのレベルは表Ｍに示され
るように、ＬＣＰバツフア２５００（第６Ｃ図）におけ
るアドレス記憶場所を表わし、それらの記憶場所は次の
ように確保されている。８個のＬＣＰアドレスレベルＬ
ＣＰＡＤｎの１つが、再接続シーケンスの間に関連の分
布カード２００ｄから受けられるとき、ＬＣＰアドレス
レベルＬＣＰＡＤＬが能動的である。
ＬＣＰＡＤＬアドレスレベルは、応用できるＬＣＰＡＤ
ｎレベルが能動的なとき端末制御カード上で発生される
。ＬＣＰＡＤｎレベルはまたゲートシステムレベルＣＡ
ＴＳＹＳを発生してＬＣＰバツクプレーン回路網を能動
化する。
ＬＣＰ接続された（ＬＣＰＣＯＮ）レベルが分布カード
２００ｄへ送られて、ＬＣＰが再接続されることを示す
。ＳＬＡＩＮレベルは能動的でありかつＳＬＢＩＮ．Ｓ
ＬＡＲＡＭおよびＳＬＢＲＡＭレベルは、デイスクリプ
タリンクＤ／Ｌがラツチレジスタ４９（第６Ｄ図）へ転
送されるのを許容する目的で非能動的である。（ｅ）デ
イスクリプタリンクＤ／Ｌおよびデイスクリプタリンク
ＬＰＷの転送：第７Ｃ図において、ＳＴＣ５で、伝送フ
リツプフロツプ（ＸＭＩＴＦ）がセツトされる。
伝送フリツプフロツプはシステム論理カード上に場所決
めされかつセツト状態は、ＬＣＰがデータをシステム１
０へ伝送しており、かつしたがつてＬＣＰの「読出し」
モジユールを駆動しているということを示す。ＬＣＰは
、デイスクリブタリンクＤ／Ｌおよび縦パリテイワード
ＬＰＷ（前にＳＴＣ６で受けられた）をシステム１０へ
転送して戻す。その時、ＬＣＰはＬＰＷレジスタ２４ｗ
を論理［１」へセツトするのを能動化し、かつＳＴＣ４
へステツプしてデータをシステム１０へ転送する。（ｆ
）データをシステム１０へ転送：第７Ｃ図のＳＴＣ４で
、伝装フリツプフロツプＸＭＩＴＦおよびＩ／０送信フ
リツプフロツプＩＯＳＦは、なおもＳＴＣ５でオペレー
シヨンから「セツト」状態にある。
非同期ストローブフリツプフロツプ（ＡＳＹＮＣＦ）が
セツトされてデータをシステム１０へ非同期転送するの
を能動化する。データは、データラツチレジスタ４９（
第６Ｄ図）を経由して、ＬＣＰバツフア２５００からシ
ステム１０（第６Ｃ図のシステムインターフエイス２２
ｓｉを介して）へ転送される。転送は１回に１ワード（
プラスパリテイビツト）ずつ達成される。ＬＣＰストロ
ーブレベルＬＣＰＳＴＬは各ワードの転送を伴ない、か
つ各ワードはシステム１０によつて受けられているので
、システムはストローブパルスを送つて１ワードの受信
を肯定応答する。システム１０へ転送するため第６Ｄ図
の端末母線４７上に置かれた各ワードは同時にラツチレ
ジスタ４９およびＬＰＷレジスタ２４ｗへ与えられる。
ＬＰＷレジスタ２４ｗはデータ転送の間に縦パリテイワ
ードＬＰＷを累積する。ＬＣＰバツフア２５００（ＭＡ
ＤＲ２５２）の最後のデータワードアドレスが達成され
るとき、同期フリツプフロツプ（ＳＦ、これは端末制御
カード上に場所決めされかつＬＣＰがまたデータを周辺
端末装置へ転送しているときセツトされる）がセツトさ
れて、その結果同期レベルＳＦＬを発生し、かつＬＣＰ
はＳＴＣｌ２へステツプしてＬＰＷをシステム１０へ送
る。（ｇ）縦パリテイワードをシステム１０へ伝送：第
７Ｃ図においてＳＴＣｌ２でＳＴＣ４でオペレーシヨン
の間にＬＰＷレジスタ２４ｗに累積されたＬＰＷはソス
テム１０へ送られる。
ＬＣＰはその時、ＬＰＷレジスタ２４ｗを論理「１］へ
セツトするのを能動化しかつＳＴＣｌへステツプして周
辺端末装置５０（第６Ｃ図の端末ユニツト装置インター
フエイス２２ｄｉを介して）から付加的なデータを受け
る。この後、ＬＣＰはＳＴＣ５へステツプしてデイスク
リプタンリンタを主システム１０へ送る。（ｈ）付加的
なデータおよびエンデイングコードを周辺端末装置から
受信する：ＳＴＣｌに対する第２のエントリのとき、端
末能動フリツプフロツプ（ＴＲＭＡＣＴＦ）および端末
受信フリツプフロツプ（ＴＲＥＣＦ）は共にＳＴＣｌで
前のオペレーシヨンからセツト状態にある。
端末受信フリツプフロツプＴＲＥＣＦは端末制御カード
上に場所決めされかつこのフリツプフロツプはＬＣＰが
データを周辺端末装置から受信しているときセツトされ
、端末能動フリツプフロツプＴＲＭＡＣＴＦは端末制御
カード上に位置決めされかつ、そのセツト状態において
、ＬＣＰの端末制御セクシヨンが［読出し」または「書
込み」オベレーシヨンのため１駆動されたということを
示す。ＬＣＰバツフアアドレスはまた、データを周辺端
末装置５０から受ける準備の際にＭＡＤＲ２５５へセツ
トされる。ＳＴＣｌで、データの第２のバツフアロード
を周辺端末装置５０から受けながらのＬＣＰの作用は、
エンデイングコードが端末母線４７上で受けられるとい
う点まで、第１バツフアロードの受信の間に行なわれる
それと内じである。ＳＴＣｌでエンドコードを受ける前
に、以下の２個の条件が存在するということを想定する
、すなわち（１）ＥＶＮＦがりセツトされて、受信され
るべき次のキヤラクタが１ワードの最後の位置キヤラク
タ（ＣＤ桁）に置かれ、かつ（２）ＲＳＵＡＲＴＦ（り
セツトＵＡＲＴフリツプフロツプ）およびデータストア
フリツプフロツプ（ＤＡＴＡＳＴＦ）がりセツトされる
。
エンデイングコードキヤラクタが受信されるとき、ＲＳ
ＵＡＲＴＦがセツトされ、エンデイングコードＲＡＭの
ため書込み可能化（ＥＲＷｌ８）レベルを発生するのに
必要な論理レベルを与える。エンデイングコードの受信
は、キヤラクタが端末母線４７上にあるときＬＣＰによ
つて認識される。エンデイングコードの認識によつて、
エンドコードレベルＥＤＣＯＤＥが発生され、それはエ
ンデイングコードＲＡＭのためのデータ入力レベル（Ｒ
ＡＭｌ８Ｌ）を発生し、エンドフラツグビツト（ＥＮＤ
ＦＧ）はバツフア２５００の現在のバツフアドレスにス
トアされる。ＥＶＮＦおよびつＤＡＴＡＳＴＦのセツト
がその時能動化され、それはバツフア２５００にエンデ
イングコードをストアするようにＬＣＰを条件付ける。
ＥＶＮＦがセツトされて、ＥＲＷＢ（ＣＤ桁のための書
込み可能化レベル）レベルが能動的でありかつキヤラク
タは、エンドフラツグレベルＥＮＤＦＧがストアされる
同じワードアドレスの最後のキヤラクタ位置にストアさ
れる。（１） ＢＣＣのチエツクおよびシステム１０へ
の再接続のための要求：ＤＡＴＡＳＴＦがセツトされて
、ＥＤＣＯＤＥレベルがエンドフリツプフロツプ（ＥＮ
ＤＦ）のセツトを能動化する。
ＬＣＰは、今周辺端末装置５０からプロツクチエツクキ
ヤラクタＢＣＣを受けかつ、プロツクチエツクキヤラク
タレジスタ３３で累積されたＢＣＣに対してそれをチエ
ツクする。エンドフリツプフロツプＥＮＤＦのセツトに
よつて端末受信フリツプフロツプＴＲＥＣＦがりセツト
され、かつ端未完了レベル（ＴＭＣＭＰ）が能動的であ
つて、ＬＣＰの端末制御セクシヨンの作用を終了させる
。その時ＬＣＰはシステムへの再接続のための要求を開
始させてかつＳＴＣｌからＳＴＣ５へステツプしてデイ
スクリプタリンクＤ／Ｌをシステム１０へ送る。（ｊ）
デイスクリプタリンクＤ／Ｌおよびデイスクリプタリン
クＬＰＷの転送：システムへの前の再接続におけるよう
に、ＳＴＣ５でＬＣＰはデイスクリプタリンクＤ／Ｌお
よびＬＰＷをソステムへ送り、かつそれからＳＴＣ４（
読出し）へステツプしてデータをシステム１０へ転送す
る。（ｋ）データをシステム１０へ転送：ＳＴＣ４で、
ＬＣＰの作用は、エンデイングコードキヤラクタを含む
ワードがシステム１０への転送のための転送母線上に置
かれるまで、ＳＴＣ４で前ｌこ述べられたのと同じであ
る。
エンデイグコードの認識によつて、システムエンドレベ
ル（ＳＹＳＥＮＤ）が発生され、かつＬＣＰはＳＴＣｌ
２へステツプしてＬＰＷをシステム１０へ送る。（１）
ＬＰＷおよび結果デイスクリプタＲ／Ｄをソステム１
０へ伝送：ＬＣＰはＬＰＷレジスタ２４ｗで累積された
ＬＰＷをシステム１０へ送る。
ＬＰＷが送られた後、終了完了レベル（ＴＭＣＭＰ）が
今、能動的で、転送されるべきそれ以上のデータが何も
ないということを示すので、ＬＣＰはＳＴＣ７へステツ
プして結果デイスクリプタＲ／Ｄをシステム１０へ送る
。ＳＴＣ７で、ＬＣＰは結果デイスクリプタＲ／Ｄをソ
ステム１０へ送り、それからＳＴＣｌ５（第７Ｄ図）へ
ステツプし、かつＬＰＷを送り、ＳＴＣ３で遊びへ復帰
してシステム１０からのもう１つの命令を待つ上述の議
論は「読出し］オペレーシヨンのための一般的なフロー
経路を含み、そのオペレーシヨンにおいてはデータ２以
上のバツフアロードが周辺装置から主システムへ転送さ
れ、かつそのオペレーシヨンはエンデイングコードの受
信によつて終結された。
しかしながら、「読出し」オペレーシヨンの間に、代わ
りの論理フロー経路を発生しかつ可能なエラー条件の処
理を生じるような他の場合が生じてもよい。
次のセクシヨン（ａ）ないし（ｄ）は、元の［読出し」
命令に対する変更がシステム１０によつてまたはＬＣＰ
によつてのいずれかで成されるときＬＣＰの作用を示す
。（ａ）時間切れレベルの受信：２枚の用紙７Ｅ−１お
よび７Ｅ−２から成る第７Ｅ図を今、参照して、ＳＴＣ
ｌで、１一秒タイマのオペレーシヨンが禁止されず、か
つデータが周辺端末装置５０からＬＣＰによつて受けら
れており、もしデータの送信が１秒間阻止されれば、時
間切れレベル（ＴＩＭＯＵＴＬ）が発生される。
ＴＩＭＯＵＴＬが能動的で、エンドフリツプフロツプ（
ＥＮＤＦ）がセツトされ、かつ端未完了レベル（ＴＭＣ
ＭＰ）が発生される。システム１０への再接続のための
要求が開始されかつＬＣＰはＳＴＣ５へステツプする。
ＳＴＣ５で、エンドフリツプフロツプ（ＥＮＤＦ）がセ
ツトされ、読出しオペレーシヨンが終了され、かつＬＣ
ＰはＳＴＣ７へステツプして結果デイスクリプタＲ／Ｄ
をシステム１０へ送る。
時間切れレベルはまた、第７Ｅ図においてＳＴＣ３で「
遊び状態」として示されることができるように、ＳＴＣ
３でＬＣＰと共に受けられることができる。（ｂ）周辺
端末装置からなおも期侍される伝送：第７Ｅ図において
、ＳＴＣｌで、ＬＣＰは周辺端末装置５０からデータを
受けるように条件付けられ、もしもデータが受けられて
いなければ、ＬＣＰは直接にＳＴＣ３へステツプし、そ
の結果条件的取消し命令をシステム１０から受けるよう
な条件にノある。
もしもデータ伝送が開始すれば、ＬＣＰはＳＴＣ３から
ＳＴＣｌへ戻る。（ｃ）緊急再接続のための要求：デー
タを周辺端末装置５０からＬＣＰ転送している間に、バ
ツフア２５００が完全に満たされるとき、バツフア転送
フリツプフロツプ（ＢＦＸＦＲＦ）がセツトされて、デ
ータをストアするようにシステム１０への再接続のため
の要求を開始させる。
（ＬＣＰバツフア２５００が周辺端末装置５０からのデ
ータで満たされるとき、またはデータをＬＣＰから周辺
端末装置へ転送している間空つぼであるとき、バツフア
転送フリツプフロツプ（ＢＦＸＦＲＦ）がセツトされる
）。もしも、ＵＡＲＴ３ｌが他のもう１つのキヤラクタ
を受ける時間の前に再接続が完了されなければ、緊急要
求レベル（ＥＭＲＲＥＱ）が発生される。ＥＭＲＲＥＱ
レベルは関連の分布カード２００ｄへ送られて、システ
ム１０への再接続のための緊急要求を開始させる。（ｄ
）エンデイングコード（ＡＢ桁）の受信：エンデイング
コード（これは１ワードのＡＢ桁（第１キヤラクタ）上
に置かれる）の受信に関するＬＣＰの作用は、１ワード
のＣＤ桁上に置かれるべきエンデイングコードの受信に
含まれるものよりもより多く変えられる。
周辺端末装置からの伝送はエンデイングコードによつて
従属されるデータから成るので、またはそれは自然にエ
ンデイングコードのみから成るので、この条件が存在す
る。さらに、システムメモリアドレスの減分が、システ
ムメモリ１０ｍのエンデイングコードの正確な記憶場所
を反映する目的で、エンデイングコードをストアすると
きに必要とされあるいは必要とされない。このように、
これらの種々の条件のためのＬＣＰの以下の作用がパラ
グラフｄ１およびＤ２で述べられる。（ｄ１）データに
続くエンデイングコードの受信：もしもエンデイングコ
ードが一列のデータキヤラクタを従えかつ偶数フリツプ
フロツプ（ＥＶＮＦ）がセツトされるとき端末母線４７
上で受けられれば、キヤラクタは、ストアされたとき、
ＬＣＰバツフア２５００の１ワードのＡＢ桁位置に置か
れる。
キヤラクタが受信されるとき、エンドコードレベル（Ｅ
ＤＣＯＤＥ）が発生され、それによつてＲＡＭｌ８Ｌ（
書込みエンドフラグレベル）が能動的であり、かつエン
ドフラグレベル（ＥＮＤＦＧ）が現在の現バツフアアド
レスにストアされる。（エンドコードレベル（ＥＤＣＯ
ＤＥ）が、エンドコードキヤラクタが端末母線４７のＡ
およびＢ桁にあるとき端末制御カード上で発生される。
エンドフラグレベルＥＮＤＦＧはＲＡＭｌ８Ｌからデー
タフローカード上で発生され、かつ能動的なとき、この
レベルはＬＣＰバツフア２５００のエンドコードのアド
レスを識別する。書込みエンドフラグレベル（ＲＡＭｌ
８Ｌ）はＬＣＰバツフア２５００のエンドフラグＲＡＭ
のためのデータ入力レベルである）。偶数フリツプフロ
ツプ（ＥＶＮＦ）のセツト状態によつてバツフアアドレ
スは次のワードアドレスへ増分される。データストアフ
リツプフロツプ（ＤＡＴＡＳＴＦ）のセツトおよび偶数
フリツプフロツプ（ＥＶＮＦ）の相補化が能動化される
。ＥＶＮＦがりセツトされて、書込み可能化Ａ（ＥＲＷ
Ａ）レベルが発生され、かつエンデイングコードは、エ
ンドフラグレベル（ＥＮＤＦＧ）がストアされたものに
続くバツフアアドレスのＡＢ桁にストアされる。ＬＣＰ
はそのとき、主システムへの再接続のための要求を開始
させてデータおよびエンデイングコードシステム１０へ
転送する。ＳＴＣ４で最終データをＬＣＰバツフア２５
００からシステム１０へ転送している間に、１ワードの
ＡＢ桁のエンデイングコードは、ＥＮＤＦＧ（エンドフ
ラグレベル）レベルが能動的でありかつシステムエンド
コードレベル（ＳＹＳＥＮＤ）が非能動的であるとき認
識される。この論理組合わせは、転送されるべき次のワ
ードがＡＢ桁にエンデイングコードを含らということを
示す。第７Ｅ図において、ＬＰＣはＳＴＣｌ４へステツ
プして１個のキヤラクタの転送を達成する。ＳＴＣｌ４
でワード転送制御フリツプフロツプ（ＷＴＣＦ）のセツ
トが無条件に能動化される。キヤラクタ転送フリツプフ
ロツプ（ＣＴＳＦ）のセツトが能動化されて、キヤラク
タ転送状態が入れられたということを特定する。エンデ
イングコードはシステムメモリ１０ｍにストアされ、か
つＬＣＰはまずＳＴＣｌ２ヘステツプして縦パリテイワ
ードＬＰＷをシステム１０へ送り、それからＳＴＣ７へ
ステツプして結果デイスクリプタＲ／Ｄをシステム１０
へ送る。（Ｄ２） エンデイングコードのみの受信：第
７Ｅ図について、ＳＴＣｌで、周辺端末装置５０からの
伝送が１個のキヤラクタ（エンドコード）からなれば、
それはセツト状態で偶数フリツプフロツプＥＶＮＴとと
もに端末母線４７上で受けられ、かつＬＣＰバツフア２
５００における１ワードのＡＢ桁位置上に置かれる。キ
ヤラクタがストアされかつＬＣＰがシステムに対する再
接続のための要求を開始させて、第７Ｅ図の３番目のプ
ロツクにおいてＳＴＣ５で示されるように、キヤラクタ
を転送する。これはＳＴＣ４へステツプし、かつエンド
コードレベル（ＥＤＣＯＤＥ）が能動状態のとき、キヤ
ラクタエンドフリツプフロツプ（ＣＨＡＲＥＮＦ）のセ
ツトが能動化される。キヤラクタがシステム１０へ転送
され（ＳＴＣｌ４）かつＬＣＰがＳＴＣｌ２へステツプ
して縦パリテイワード（ＬＰＷ）をシステム１０へ送る
。ＳＴＣｌ２で、ＣＨＡＲＥＮＦ（キヤラクタエンドフ
リツプフロツプ）のセツト状態によつてＬＣＰは直接Ｓ
ＴＣ９へステツプしてシステムメモリアドレス１０ｍの
減分を開始させる。それから、ＬＣＰはＳＴＣ７へステ
ツプして、その結果、結果デイスクリプタＲ／Ｄをシス
テム１０へ送る。（ｅ）システムから終了信号を受ける
：ＬＣＰオペレーシヨンのため指定された利用可能なシ
ステムメモリスペースが超過されるべきであるときはい
つでも、終了信号（ＴＥＲＭレベル）が読出しオペレー
シヨンの間にシステムからＬＣＰへ送られる。
読出しオペレーシヨンの間に、ＴＥＲＭレベルはＳＴＣ
４、ＳＴＣｌ４、またはＳＴＣｌ２で受信されてもよい
（第７Ｅ図）。ＴＥＲＭレベルを受けるときＬＣＰの作
用は、状態カウントに基づきその状態カウントで、ＬＣ
ＰはＴＥＲＭレベルが受けられたとき作動しており、か
つ前記作用はさらに、ＴＥＲＭレベルの受信が周辺端末
装置５０からエンデイングコードキヤラクタを受けるこ
とによつて進められるか否かに基づく。このような条件
のもとに、ＬＣＰの作用は以下のパラグラフｅ１および
Ｅ２で説明される。（ｅ１） エンデイングコードが受
けられる前に終了信号を受信：もしもＬＣＰが、それが
エンデイングコードを受けかつストアするのに充分な時
間を有する前にシステムからＴＥＲＭ（終了信号）レベ
ルを受ければ、ＬＣＰは次の作用を行なう。
ｅ１（ａ） ＳＴＣ４でＬＣＰがデータをシステムへ転
送しているＴＥＲＭレベルを受けることによつて、終了
フリツプフロツプ（ＴＥＲＭＦ）がセツトされ、かつＬ
ＣＰはＳＴＣｌ２へステツプする。縦パリテイワードＬ
ＰＷはシステム１０へ送られかつ終了レベル（ＴＥＲＭ
Ｆ）のセツト状態によつてＬＣＰは読出しオペレーシヨ
ンを終了させかつＳＴＣ７へステツプして結果デイスク
リプタＲ／Ｄをシステム１０へ送る。ｅ１（ｂ）第７Ｅ
図において、ＣＤ桁内にエンデイングコードを含む１ワ
ードをシステム１０へ転送後に、ＬＣＰはＳＴＣ４から
ＳＴＣｌ２へステツプする。
もしもＴＥＲＭレベルが今ＳＴＣｌ２で受けられれば、
ワード転送制御フリツプフロツプ（ＷＴＣＦ）のセツト
が能動化され、かつＬＣＰは付加的なストロープ時間の
間ＳＴＣｌ２のままである。第２のストローブ時間の間
に、ＴＥＲＭレベルがなおも能動的であれば、これは、
エンデイングコードが転送されなかつたということを示
す。ＴＥＲＭＦ（終了フリツプフロツプ）のセツトが能
動化されかつＬＣＰがＳＴＣ７へステツプして結果デイ
スクリプタＲ／Ｄをシステム１０へ送る。ｅ１（ｃ）バ
ツフア２５００の最後のワードが転送されたとき、ＬＣ
ＰはＳＴＣ４からＳＴＣｌ２へステツプする。もしもＴ
ＥＲＭレベルが今ＳＴＣｌ２で受けられたならば、ＬＣ
Ｐは付加的なストローブ時間の間ＳＴＣｌ２のままであ
る。ワード転送制御フリツプフロツプ（ＷＴＣＦ）がセ
ツトされかつ第２ストローブ時間の間にＴＥＲＭレベル
の論理状態にかかわらず、ＬＣＰは読出オペレーシヨン
を終了させかつＳＴＣ７へステツプして結果デイスクリ
プタＲ／Ｄをシステム１０へ送る。ｅ１（ａ）もしもＳ
ＴＣ４で転送される最後のデータワードが次のワードの
ＡＢ桁のエンデイングコードによつて従属されるべきで
あればＬＣＰはＳＴＣｌ４にある。終了（ＴＥＲＭ）レ
ベルが今ＳＴＣｌ４で受けられれば、エンデイングコー
ドはストアされずかつＬＣＰはＳＴＣｌ２へステツプし
、それはＬＰＷをシステムへ送り、かつそれからＳＴＣ
７へステツプして結果デイスクリプタＲ／Ｄをシステム
１０へ送る。（Ｅ２） エンデイングコードが受けられ
た後終了信号を受ける：もしもＬＣＰが、エンデイング
コードが周辺端末装置５０から受けられた後システム１
０から終了レベル（ＴＥＲＭ）を受ければ、ＬＣＰは以
下のパラグラフＥ２（ａ），Ｅ２（ｂ），Ｅ２（ｃ）に
示されるように作用する。
Ｅ２（ａ）第７Ｅ図において、ＣＤ桁にエンデイングコ
ードを含む１ワードをシステム１０へ転送後に、ＬＣＰ
はＳＴＣ４からＳＴＣｌ２へステツプする。
もしもＴＥＲＭレベルが今ＳＴＣｌ２で受けられれば、
ワード転送制御フリツプフロツプ（ＷＴＣＦ）のセツト
が能動化され、かつＬＣＰは付加的なストローブ時間の
間ＳＴＣｌ２のままである。第２のストローブ時間の間
に、ＴＥＲＭレベルがもはや能動的でなければ、これは
、エンデイングコードが転送されたということを示す。
ＬＣＰはＳＴＣ７へステツプして結果デイスクリプタＲ
／Ｄをシステム１０へ送る。Ｅ２（ｂ）もしもＳＴＣ４
で転送される最後のワードが１ワードのＡＢ桁のエンデ
イングコードによつて従属されるべきであれば、ＬＣＰ
はＳＴＣ４からＳＴＣｌ４へステツプする。
もしもＴＣＰがＴＥＲＭレベルを受けることなくＳＴＣ
ｌ４を介して進行すれば、エンデイングコードはシステ
ム１０へ転送され、かつＬＣＰはＳＴＣｌ２へステツプ
して縦パリテイワードＬＰＷを送る。もしもＴＥＲＭレ
ベルが今ＳＴＣｌ２で受けられれば、ＬＣＰはその受信
のときに何の作用も取らず、しかしＳＴＣ７へステツプ
して結果デイスクリプタＲ／Ｄをシステム１０へ送る。
Ｅ２（ｃ）周辺端末装置５０からの伝送が１個のキヤラ
クタ（エンデイングコード）からなれば、そのとき、Ｓ
ＴＣ４で、ＬＣＰはキヤラクタエンドフリツプフロツプ
（ＣＨＡＲＥＮＦ）のセツトを能動化し、かつＳＴＣｌ
２へステツプして縦パリテイワードＬＰＷを送る。
ＳＴＣｌ２で、ＴＥＲＭレベルが今受けられれば、ＬＣ
Ｐは付加的なストローブ時間の間ＳＴＣｌ２にあるまま
である。第２ストローブ時間の間に、ＴＥＲＭレベルが
なおも能動的であれば、これは、エンデイングコードを
含むワードの最初の１／２だけが転送されかつシステム
メモリアドレスが次のワードアドレスへ増分されなかつ
たということを示す。ＬＣＰはＳＴＣ７へステツプして
結果デイスクリプタＲ／Ｄをシステム１０へ送る。もし
もＴＥＲＭレベルが第２ストローブ時間の間に非能動的
であれば、これは、システムメモリアドレスが次のワー
ドアドレスへ増分されたということを示しかつ減分を必
要としている。キヤラクタエンドフリツプフロツプ（Ｃ
ＨＡＲＥＮＦ）のセツト状態および終了レベル（ＴＥＲ
Ｍ）の非能動状態によつて、ＬＣＰはＳＴＣ９へステツ
プしてシステムメモリアドレスの減分を開始させる。Ｓ
ＴＣ９から、ＬＣＰはＳＴＣ７ヘステツプしで結果デイ
スクリプタＲ／Ｄをシステム１０へ送る。工ラ一条件：
［読出し］オペレーシヨンの進行中の間に、ＬＣＰによ
つて作用されるであろうあるエラー条件が次のとおり生
じる。
（ａ） アクセスエラー：緊急要求（ＥＭＲＲＥＱ）レ
ベルを伝送した後、もしもＬＣＰが、ＵＡＲＴ３ｌにお
いて第２のキヤラクタを受ける前にシステム１０への再
接続を受けなかつたならば、ＵＡＲＴ３ｌはオーバラン
エラーレベル（０Ｅ）と呼ばれるレベルを発生する。
０Ｅレベルによつてアクセスエラーフリツプフロツプ（
ＡＣＣＥＲＦ）およびエンドフリツプフロツプ（ＥＮＤ
Ｆ）を能動化する。
ＬＣＰはそのとき、システム１０への再接続のための要
求を開始させて、読出しオペレーシヨンを終了させかつ
エラー結果デイスクリプタＲ／Ｄをシステム１０へ送る
。（ｂ）端末垂直パリテイエラーリデータをＵＡＲＴ３
ｌからＬＣＰバツフア２５００へ転送している間に、パ
リテイエラーレベル（ＰＥ）がＵＡＲＴ３ｌによつて発
生されれば、端末垂直パリテイエラーフリツプフロツプ
（ＴＶＰＥＲＦ）がセツトされて垂直パリテイエラーが
存在することを示す。
このフロップフロップてＴ′ＶＰＥＲＦ）は、ＬＣＰ垂
直パリテイジェネレータ／チエツカ４８からの出力、ま
たはＵＡＲＴ３ｌ（第６Ｄ図）のパリテイエラー出力か
らの出力によつて制御される論理状態を有する。フリツ
プフロツプのセツト状態は、垂直パリテイエラーがＬＣ
Ｐおよび周辺端末装置５０間のデータの転送の間に生じ
たということを示す。このフリツプフロツプは端末制御
カード上に場所決めされる。（ｃ） プロツクチエツク
キヤラクタエラーリデータ（第６Ｄ図）をＵＡＲＴ３ｌ
からＬＣＰフッファ２５００へ転送している間に、もし
もプロツクチエツクキヤラクタ０Ｋレベル（ＢＣＣＯＫ
）は、プロツタチエツタキヤラクタがチエツクされた後
能動的でなければ、プロツクチエツクキヤラクタエラー
フリツプフロツプ（ＢＣＣＥＲＦ）がセツトされてプロ
ツクチエツクキヤラクタエラ一の存在を示す。
ＢＣＣＯＫレベルは、第６図のプロツクチエツクキヤラ
クタレジスタ３３のデコーダ３４によつて与えられる。
書込みフリツプ→洸出しオペレーシヨン：このオペレー
シヨンは本質的に読出しオペレーシヨンによつて従属さ
れる書込みオペレーシヨンである。
基本的には、第７Ｂ図および第７Ｃ図の「書込み」オペ
レーシヨンおよび「読出し」オペレーシヨンに関する前
の議論がここに適用できる。０Ｐコードおよび変形レジ
スタ４２および４３（第６図Ｄ）への「書込みフリツプ
読出し］オペレーシヨンのためコマンドデイスクリプタ
Ｃ／Ｄの受信によつて、 「書込み」オペレーシヨンは
開始されかつＦＬＩＰレベル（フリツプレベル）が発生
される。
データが、オペレーシヨンの「書込み」部分の間にシス
テム１０から周辺端末装置５０へ転送される。エンデイ
ングコードが、ＳＴＩＣ（第７Ｃ図）でＬＣＰから周辺
端末装置５０へデータ転送している間に端末母線４７上
で認識されるとき、エンドコードレベル（ＥＤＣＯＤＥ
）が発生される。
ＥＤＣＯＤＥレベルはエンドフリツプフロツプ（ＥＮＤ
Ｆ）のセツトを能動化して、データ転送が完了している
ことを示す。エンドフリツプフロツプ（ＥＮＤＦ）のセ
ツト状態およびＦＬＩＰレベルの発生が読出しフリツプ
フロツプ（ＲＥＡＤＦ）、端末受信フリツプフロツプ（
ＴＲＥＣＦ）、および偶数フリツプフロツプ（ＥＶＮＦ
）のセツト、書込みフリップフロップ（ＷＲＩＴＦ）、
端未使用中フリツプフロツプ（ＴＲＭＢＳＹＥ）のりセ
ツト、ならびにバツフアアドレスをＭＡＤＲ２５５への
プリセツトを能動化する。これらの作用の状能で、ＬＣ
Ｐは、付加的な命令を受けるようにシステム１０へ再接
続することなく、周辺端末装置５０からデータを受ける
ように条件付けられる。書込みフリツプ読出しオペレー
シヨンの「読出し」部分を開始させるために、ＬＣＰは
システム１０へ再接続しない。
第７Ｅ図について、ＳＴＣｌからＬＣＰはＳＴＣ３へス
テツプして周辺端末装置５０からの伝送を待つ。周辺端
末装置５０からの第１のキヤラクタを受けることによつ
て、ＵＡＲＴ３ｌのＤＲレベル（受信されたデータ）が
能動的であり、りセツトＵＡＲＴフリツプフロツプ（Ｒ
ＳＵＡＲＴＦ） よび端未使用中フリツプフロツプ（Ｔ
ＲＭＢＳＹＦ）のセツトを能動化する。端未使用中フリ
ツプフロツプのセツトによつてＬＣＰはＳＴＣｌへ戻つ
てデータを受ける。「読出し」オペレーシヨンは、規則
正しい読出しオペレーシヨンのため前に述べられた同じ
条件のいかんにより、完了へ進む。テストオペレーシヨ
ン：「テストオペレーシヨン」は、データをシステムメ
モリ１０ｒＴ１へまたはシステムメモＩ川０ｒｒ１から
転送すみ必要なく、ＬＣＰのオペレーシヨナル状態を決
定するための能力を備えたシステム１０を提供する。
テストフリツプフロツプ（ＴＥＳＴＦ）がデータフロー
カード上に場所決めされる。このフリツプフロツプの論
理状態は０Ｐコードレジスタ４２からの出力レベルによ
つて制御される（第６Ｄ図）。セツト状態は、テスト命
令がシステム１０から受けられたということを示す。第
７Ｅ図において、ＳＴＣｌｌで、テストフリツプフロツ
プ （ＴＥＳＴＦ）がセツトされた状態で、ＬＣＰはデイス
クリプタリンクＤ／Ｌを受けるようにＳＴＣ６へステツ
プすべき要求を有しない。
それ（人代わりにＳＴＣ７へステツプして結果デイスク
リプタＲ／Ｄをシステム１０へ戻す。ＳＴＣ７から、Ｌ
ＣＰはＳＴＣｌ５へステツプし、かつそれからＳＴＣ３
（遊び）へステツプし、そこでは、それはもう１つのコ
マンドデイスクリプタＣ／Ｄが受けられるまで残る。正
常な条件のもとに１−テストオペレーシヨン」のためシ
ステム１０へ送られた結果デイスクリプタＲ／Ｄはゼロ
に等しい全ビツトを有する。システム１０は、この条件
によつて、ＬＣＰが動作的であるということを認識する
。テスト可能化オペレーシヨン：「テスト可能化」命令
を含むコマンドデイスクリプタＣ／Ｄの受信はＬＣＰを
条件づけるので、周辺端末装置５０はシステム１０との
通信を開始させることができる。
周辺端末装置５０は、照会キヤラクタ（ＥＮＱ）をＬＣ
Ｐへ送ることによつて通信のための要求を開始させる。
照会キヤラクタ（ＥＮＱ）を受けるとき、 「テスト可
能化」オペレーシヨンが終了されかつシステムは「読出
し」オペレーシヨンを開始させてデータを周辺端末装置
５０から受ける。もしも端末装置がＥＮＱ照会キヤラク
タ以外の任意の他のキャラクタを送れば、キヤラクタは
認識されずかつＬＣＰは何の作用もとらない。「テスト
可能化」オペレーシヨンは次のように作動する（第７Ｅ
図参照）。ＳＴＣ３で、 「テスト可能化」命令を受け
るとき、変化レジスタフリツプ黒３（ＶＡＲ３Ｆ）がセ
ットされる。
「ＶＡＲ（１−４）Ｆ」は４個の変形レジスタレベルを
表わす。これらは、変形レジスタ４３（第６Ｄ図）の出
力によつてデータフローカード上に発生される。これら
のレベルの論理状態は、コマンドデイスクリプタＣ／Ｄ
の変形桁１に含まれる数値に依存する。ＶＡＲ３Ｆのセ
ツトはテストフリツプフロツプ（ＴＥＳＴＦ）のセツト
を禁市するがしかし読出しフリツプフロツプ（ＲＥＡＤ
Ｆ）がセツトされるのを許容する。ＬＣＰはＳＴＣｌｌ
へステツプしてシステム１０からコマンドデイスクリプ
タ縦パリテイワードＬＰＷを受け、かつそれからＳＴＣ
６へステツプしてシステムからデイスクリプタリンクＤ
／Ｌを受ける。ＳＴＣ６で、 「読出し」フリツプフロ
ツプ（ＲＥＡＤＦ）がセツトされるので、ＬＣＰはシス
テム１０から遮断しかつＳＴＣｌへステツプして照会キ
ヤラクタ（ＥＮＱ）を周辺端末装置５０から受ける。Ｓ
ＴＣｌで、［照会キヤラクタ（ＥＮＱ）がすぐに受けら
れないかぎり」ＬＣＰはＳＴＣ３へステツプして周辺端
末装置５０からの伝送を待つ。端末装置が伝送するとき
、端未使用中フリツプフロツプ（ＴＲＭＢＳＹＦ）がセ
ツトされて、それによつてＬＣＰがＳＴＣｌへステツプ
して照会キヤラクタ（ＥＮＱ）を受ける。ＥＮＱが受け
られるとき、変形レジスタレベルＶＡＲ３Ｆのテスト状
態はＬＣＰがＳＴＣ４ヘステツプするのを禁市し、かつ
またシステム１０のキヤラクタの転送を禁止する。かわ
りに、ＬＣＰはＳＴＣ７へステツプして結果デイスクリ
プタＲ／Ｄを復帰させて、システム１０に対して［テス
ト可能化」オペレーシヨンが完了しているということの
意味を含む。条件的取消しオーペレーシヨン：「条件的
取消しオペレーシヨン」は、 「読出し」オペレーシヨ
ンを含む前に送られたコマンドデイスクリプタＣ／Ｄを
取消す能力をシステム１０へ与える。
第７Ｅ図を参照して、もしもＬＣＰが「読出し」または
「書込みフリツプ読出し」オペレーシヨンを禁止したな
らば、しかし周辺端末装置５０からの期待されるデータ
転送が進行中でなければ、ＬＣＰはＳＴＣ３で可能な「
条件的取消し」命令を待つているままである。条件的取
消し命令がいま受けられれば、 「読出し」オペレーシ
ヨンが取消され、・かつ取消しフリツプフロツプ（ＣＡ
ＮＣＦ）がセツトされる。この取消しは、ＬＣＰがＳＴ
Ｃ３にないかぎり、なしとげられない。そのときＬＣＰ
はＳＴＣｌｌへステツプしてシステム１０からコマンド
デイスクリプタ縦パリテイワードＬＰＷを１受ける。取
消しフリツプフロツプＣＡＮＣＦのセツト状態はＬＣＰ
がＳＴＣ６へステツプするのを禁止する。かわりに、Ｌ
ＣＰはＳＴＣ７へステツプして結果デイスクリプタＲ／
Ｄをシステム１０へ戻し、条件的取消しオペレーシヨン
が完了され・たということを示す。エコーオペレーシヨ
ン：「エコーオペレーシヨン」はＬＣＰの障害追求に対
する保守の助けになる。
このオペレーシヨンは、データがシステムメモリ１０ｍ
からＬＣＰバツフア２５００へ転送され二る「書込み」
オペレーシヨンで開始する。これは、同じデータがシス
テムメモリ１０ｍへ転送されて戻される「読出し」オペ
レーシヨンによつて従属される。たとえば、データの全
バツフアロードよりも少ないものが転送されかつオペレ
ーシヨンがＳ１ワードの最後のキヤラクタ位置のエンデ
イングコードの受信によつて終了されると仮定し、かつ
「エコーオペレーシヨン」が本質的に読出しオペレーシ
ヨンによつて従属される「書込みオペレーシヨン」であ
るので、次の議論は、エコーオペレ．ーシヨンに独特な
それらのＬＣＰ作用のみを含む。（読出しおよび書込み
オペレーシヨンは第７Ｂ図および第７Ｃ図に関して前に
議論された）。いま、第７Ｅ図を参照して、ＳＴＣ６で
、かつエコーフリツプフロツプ（ＥＣＨＯＦ）がセツト
された状・態で、ＬＣＰはＳＴＣ８へステツプしてデー
タをシステム１０から受け取る。ＳＴＣ８ではじまり、
ＬＣＰは、ＬＣＰがエンデイングコードを受け、かつそ
れからＳＴＣｌ２へステツプする点まで規則正しい「書
込み」オペレーシヨンの間に前述されたように作動する
。ＳＴＣｌ２で、何のデータもＬＣＰから周辺端末装置
５０へ転送されるべきでないけれども、ＬＣＰは瞬間的
にＳＴＣｌへステツプすることによつてシステム１０か
ら遮断する。ＳＴＣｌで遮断されるとき、ＬＣＰ要求フ
リツプフロツプ（ＬＣＰＲＱＦ）、Ｉ／Ｏ送信フリツプ
フロツプ（ＩＯＳＦ）のセツトを能動化することによつ
て、かつバツフアアドレスをＭＡＤＲ２５３（デイスク
リプタリンク、第６Ｃ図）へプリセツトするのを能動化
することによつてＬＣＰはシステム１０への再接続のた
めの要求を開始させる。ＬＣＰはＳＴＣ５へステツプし
て、デイスクリプタリンクＤ／Ｌをシステム１０へ送る
。ＳＴＣ５で、ＬＣＰはデイスクリプタリンクＤ／Ｌを
システム１０へ転送する。そのとき、エコーフリツプフ
ロツプ（ＥＣＨＯＦ）のセツト状態によつて、ＬＣＰは
ＳＴＣ４へステップ化、バツフア２５００のデータをシ
ステムメモリ１０ｒ１１へ戻す。ＳＴＣ４で始まり、デ
ータがＬＣＰからシステム１０へ転送される。ＬＣＰに
よつてなされる作用は、ＬＣＰが端末母線４７上でエン
デイングコードを識別し、かつそれからＳＴＣｌ２へス
テツプする点まで、規則正しい「読出し」オペレーシヨ
ンの間に前述されたものと同じである。ＳＴＣｌ２で、
読出しオペレーシヨンが完了さへかつエコーフリツプフ
ロツプ（ＥＣＨＯＦ）のセツト状態によつて、ＬＣＰは
ＳＴＣ７へステツプして結果デイスクリプタＲ／Ｄをシ
ステム１０へ戻す。結果デイスクリプタＲ／Ｄの復帰：
第７Ｄ図は結果デイスクリプタＲ／Ｄの復帰に関する簡
略化された論理フローダイヤグラムである。ＬＣＰはＳ
ＴＣ７へステツプして以下のＡ，ｂ，ｃ，ｄとして掲示
される条件のいずれかに基づいて結果デイスクリプタＲ
／Ｄをシステム１０へ戻す。Ａ．「読出し」またはエコ
ーオペレーシヨンが完了されるときＳＴＣｌ２またはＳ
ＴＣ９Ｏｂ．「書込み」オペレーシヨンが完了されると
きＳＴＣ５。
ｃ・以下の条件の任意の１つが生じるときＳＴＣｌｌ。
（ｃ１） デイスクリプタエラ一が生じた。
（Ｃ２） テストオペレーシヨンが、実行されているコ
マンドデイスクリプタＣ／Ｄによつて特定化される。
（Ｃ３） 条件的取消しフリツプフロツプ（ＣＡＮＣＦ
）がセツトされる。
Ｄ．もしも垂直または縦パリテイエラーが生じたならば
ＳＴＣ６。
ＳＴＣ７で、もしも伝送フリツプフロツプ（ＸＭＩＴＦ
）がセツトされなければ、それはこのときにセツトされ
てＬＣＰ読出しモジユールを駆動する。
端末母線マルチプレクサ選択Ａレベル（ＳＬＡＲＡＭ）
および端末母線マルチプレクサ選択Ｂレベル（ＳＬＢＲ
ＡＭ）の両方が能動的であり、それは端末母線マルチプ
レクサ回路網（第６Ｄ図の２４ｘ２）がシステム１０へ
の伝送のため結果デイスクリプタレベルから編成される
１ワードを選択するのを許容する。結果デイスクリプタ
ワードがデータラツチ４９に置かれるとき、それはまた
ＬＰＷレジスタ２４ｗへ与えられて結果デイスクリプタ
転送のためＬＰＷを発生する。ＬＣＰはそのときＳＴＣ
ｌ５へステツプしてＲ／ＤＬＰＷをシステム１０へ送る
。ＳＴＣｌ５で、端末母線マルチプレクサ選択Ａレベル
（ＳＬＡＲＡＭ）が非能動的でありかつ端末母線マルチ
プレクサ選択Ｂレベル（ＳＬＢＲＡＭ）が能動的であり
、それは端末母線マルチプレタサ回路網（第６Ｄ図の２
４ｘ２）がシステム１０へ伝送のためＬＰＷレジスタ２
４ｗの出力を選択するのを許容する。
（ＳＬＢＲＡＭは端末母線マルチプレクサ回路網に対す
る４個の入力のうちの１個を選択するためＳＬＡＲＡＭ
とともに用いられる。）これらは第６Ｄ図のＳＴＣデコ
ーダ５４の出力からシステム論理カード上に発生される
。ＬＣＰはＬＰＷを転送し、選択された論理レベルを開
始状態へリセツトし、かつそれからＳＴＣ３へステツプ
する。もう１つのコマンドデイスクリプタＣ／Ｄが受け
られるまでＬＣＰはＳＴＣ３のままである。要約すると
、ＬＣＰは２個の「モード」、すなわち「オフライン」
モードおよび「オンライン」モードで作動する。オフラ
インモードリ オフラインモードにおいてＬＣＰ／端末装置の組み合わ
せのオペレーシヨンは保守機能を行なう目的のためのも
のである。
フイーノレド（こおいて、さまざまなオペレーシヨンが
ＬＣＰの条件を確かめるためまたは簡単な障害追求のた
めになされることができる。これらのオペレーシヨンは
、同じベースモジユールにおいて他のＬＣＰの正常なオ
ペレーシヨンを生じることなく遂行されることができる
。オンラインモードリ オンラインモードオペレーシヨンでＬＣＰによつて制御
される２個の基本的オペレーシヨンは、（１）データぶ
ＬＣＰによつてシステムから受けられ、かつデータが周
辺端末装置へ転送される書込みオペレーシヨン、および
（２）データがＬＣＰによつて端末装置から受けられか
つシステムメモ１月０ｒ］１へ転送される読出しオペレ
ーシヨンである。
これらの基本的オペレーシヨンに加えて、ＬＣＰは１個
の命令で「書込み」から「読出し」オペレーシヨンまで
変わることができ、かつまた選択されたテストオペレー
シヨンを遂行することができる。
次の項目（人 ＬＣＰが主システム１０からのプログラ
ム命令によつて遂行することができる特定のオペレーシ
ヨンを表わす。これはコマンドデイスタリプタ（Ｃ／Ｄ
）によつてなされかつここでは、各オペレーシヨンによ
つて達成される簡単な概要を従わす。表はここに、ＬＣ
Ｐが遂行することができる特定のオペレーシヨンを要約
する。
コマンドデイスクリプタリ コマンドデイスクリプタ（Ｃ／Ｄ）は遂行されるべき或
るオペレーシヨンに関するＬＣＰに対する主システム１
０からの命令である。
次の項目は、主システム１０からの命令（表）の各々に
関連のコマンドデイスクリプタを簡単に要約する。（ａ
）書込み：「書込み」コマンドデイスクリプタは、デー
タをシステムメモＩ月０１Ｔ１から所望の周辺端末装置
、たとえば、周辺端末装置５０へ転送するようにする命
令である。
ＬＣＰバツフア２５００力人 たとえば、満たされるま
で、またはデータ転送が主システム１０から「エンデイ
ングコード」または「終了」信号を受けることによつて
停止されるまで、ＬＣＰはシステム１０からデータを受
け取る。ＬＣＰバツフア２５００が満たされているとき
、または［エンデイングコ一目が受けられているとき、
ＬＣＰバツフア２５００の内容を周辺端末装置５０へ転
送する「書込み」コマンドデイスクリプタは以下の表Ｘ
に示されるように識別される。（ｂ）読出し： ［読出し」コマンドデイスクリプタは、データを周辺端
末装置たとえば装置５０から、システムメモ１月０ｒｎ
へ転送するための命令である。
ＬＣＰバツフア２５。。が満たされるまで、またはデー
タ転送が周辺端末装置から「エンデイングコード」を受
けることによつて停止されるまで、ＬＣＰはまず最初に
データを周辺端末装置５０から受け取る。ＬＣＰバツフ
ア２５。。が満たされるとき、（またはエンデイングコ
ードが受けられるとき）、システムメモリペースがそれ
以上のデータをストアするように利用することができな
いので主システム１０が「終了」信号を送つて読出しオ
ペレーシヨンを停止しないかぎり、ＬＣＰはバツフア２
５。。の内用をシステムメモ１月０ｒｎへ転送する。も
しも、読出しオペレーシヨンを開始された後、ＬＣＰが
１秒の期間に何のデータも受けなければ、ＬＣＰは「時
間切れし」かつ結果デイスクリプタ（Ｒ／Ｄ）を主シス
テム１０へ送る。１秒のタイミング期間（瓜 １に等し
いコマンドデイスクリプタの変形桁１のビツト（Ｂ１）
をセツトすることによつて禁示されることができる。
以下の表ＸＩＶは「読出し」Ｃ／Ｄを示す。（ｃ）書込
みフリツプ読出し： 「書込みフリツプ読出し」コマンドデイスクリプタは、
書込みオペレーシヨンを達成するためのＬＰＣに対する
命令であり、その結果直接の読出しオペレーシヨンが主
システム１０からの例の干渉もなくなる。
データが主システム１０から受け取られ、かつ「エンデ
イングコードが受けられるまで周辺端末装置へ転送され
る。主システムからエンデイングコードを受け取ると、
ＬＣＰはエンデイングコードを周辺端末装置へ転送しか
つそれから読出しのモードへ変わる。ＬＣＰはそのとき
周辺端末装置からのデータを受け取り、かつエンデイン
グコードが周辺端末装置から受けられるまで、または終
了信号が主システム１０から受けられるまでそのシステ
ムメモリ１０ｎ１へ転送する。もしもオペレーシヨンの
読出し部分の開始後に、ＬＣＰが１秒の期間の間何のデ
ータも受けなければ、ＬＣＰは「時間切れ」しかつ結果
デイスクリプタ（Ｒ／Ｄ）を主システム１０へ送る。も
ちろん、１秒の時間期間は、１に等しいコマンドデイス
クリプタの変形桁１のビツトＢ１をセツトすることによ
つて、所望すれば、禁止されることができる。以下の表
ＸＶは「書込みフリツプ読出し」コマンドデイスクリプ
タを示す。表 ＸＶ： （書込みフリツプ読出しＣ／Ｄ
）注： もしもＢ１が１に等しければ、端末装置が応答
する前に許容される １秒の時間切れ期間は禁止される。
（ｄ）テスト： 「テスト」コマンドデイスクリプタは、結果デイスクリ
プタ（Ｒ／Ｄ）主システム１０へ戻すことによつてその
「作動的状態」を示すためＬＣＰに対する命令である。
もしもＬＣＰが存在しかつ利用することができれば、結
果デイスクリプタはすべて「Ｏ」に等しい。以下の表Ｘ
ＶＩはテストコマンドデイスクリプタを表す。表 ＸＶ
Ｉ：（テストＣ／Ｄ）（ｅ）テスト可能化： 「テスト可能化」コマンドデイスクリプタは、周辺端末
装置からの入来データをモニタし、かつ照会キヤラクタ
（ＥＮＱ）を受けるとき、結果デイスクリプタ（Ｒ／Ｄ
）を形成しかつそれをシステム１０へ伝送するためのＬ
ＣＰに対する命令である。
この命令は、周辺端末装置が主システム１０との通信を
開始させるのを許容するために用いられる。以下の表Ｘ
ＷＩはこのコマンドデイスクリプタを示す。表ＸＶＩＩ
：（テスト可能化Ｃ／Ｄ） （ｆ）条件的取消し 「条件的取消し」コマンドデイスクリプタは、ある条件
のもとにもう１．つのコマンドデイスクリプタの取消し
を開始させるためのＬＣＰに対する命令である。
条件的取消しコマンドデイスクリプタがＬＣＰによつて
受けられるとき、かつデータが読出しオペレーシヨンの
適用できる部分の間に周辺端寒装置から受けられていな
ければ、前のコマンドデイスクリプタがキヤンセルされ
る。このＣ／Ｄは表罵に示される。表ＸＶＩＩ： （条
件的取消しＣ／Ｄ） （ｇ）エコー： 「エコー」コマンドデイスクリプタは、主システム１０
からのデータの全バツフア（またはそれ以下）を受取る
ためかつそれから同じデータをストアされるべき主シス
テム１０へ戻すためのＬＣＰに対する命令である。
これは、システムＬＣＰオペレーシヨンのため保守チエ
ツクおよび障害追求診断サイクルを与える。表ＸＩＸは
このエコーコマンドデイスクリプタを示す。表 ＸＫ：
（エコーＣ／Ｄ）データ転送オペレーシヨンを管理する
ための複数個のＩ／Ｏサブシステムを含み、かつあるモ
ジユラユニツト、たとえばライン匍脚プロセサ、べース
モジユール、入出力トランスレータおよびそれらの相互
関係を含むデイジタルデータ処理システムが説明されて
、前掲の特許請求の範囲が作られる。
【図面の簡単な説明】
第１Ａ図は、２個の異なる形式のＩ／Ｏサブシステムを
有する中央データ処理システムの概略図であり、その２
個の／Ｏサブシステムは、（ａ）入出力制御器（ＩＯＣ
）を備えた中央制御サブシステム（ＣＣ）およびｂ）ラ
イン制御プロセサ（ＬＣＰ）入出力サブシステムとして
示される。 第１Ｂ図，第１Ｃ図，第１Ｄ図および第１Ｅ図は、１／
Ｏサブシステムの中央制御形式の種々のコンポーネント
を示す概略図である。第２図は、様々な周辺装置に対す
る関係を示すＬＣＰベースモジユールとして知られてい
るＬＣＰＩ／Ｏサブシステムのモジユラユニツトの概略
図である。第３図はライン制御プロセサＩ／Ｏサブシス
テムの主システムの中央処理ユニツトの概略図である。
第４Ａ図はライン制御プロセサＩ／Ｏサブシステム内で
主システム、ライン制御プロセサおよび周辺ユニツト間
の基本的接続関係を示す簡略化された概略図である。第
４Ｂ図はライン制御プロセサＬＣＰによつて実行可能な
種々の命令のための種種のコードを示すチヤートである
。第４Ｃ図は、如何にして４つの情報桁（Ａ，Ｂ，Ｃ，
Ｄ）が組織化されてライン制御プロセサが「結果デイス
クリプタ」を介して作動的な結果を主システムへ知らせ
ることができるかということを示すチヤートである。第
５図Ａは、コマンドメツセージ（Ｃ／Ｍ）を発生するよ
うに入出力トランスレータ（ＩＯＴ）によつて用いられ
るデイジタル隋報（デイスクリプタ）のチヤートである
。第５図Ｂは第５Ａ図のデイスクリプタのデータフイー
ルド境界を示す概略図である。第５Ｃ図は主システム（
プロセサおよびメモリ）に対するかつライン制御プロセ
サ（ＬＣＰ）に対する関係で入出力トランスレータ（Ｉ
ＯＴ）のプロツクダイヤグラムである。第５Ｄ図はＩＯ
Ｔデイスクリプタレジスタの情報アレイを示すチヤート
である。第５図Ｅは１０ＴおよびＬＣＰベースモジユー
ルの分布カードユニツト間のメッセージレベルインター
フェースを示す。第５Ｆ図はＩＯＴスクラツチパツドメ
モリのスケツチである。第５Ｇ図はＩＯＴ（入出力トラ
ンスレータ）のアドレスメモリスクラツチパツドを示す
スケツチである。第６Ａ図は主システムおよびライン制
御プロセサ（ＬＣＰ）間のインターフエイスの論理フロ
ー図である。第６Ｂ図はライン制御プロセサの一般化さ
れたプロツクダイヤグラムである。第６Ｃ図はそのデー
タバツフアメモリに関して詳細にライン制御プロセサの
もう１つの一般化されたプロツクダイヤグラムである。
第６Ｄ図はライン制御プロセサの詳細な機能的プロツク
ダイヤグラムである。第６Ｅ図は、主システムの入出力
トランスレータ（ＩＯＴ）およびベースモジユール内の
ライン制御プロセサのための分布カード間の相互協働論
理および制御信号を示すダイヤグラムである。第６Ｆ図
はメツセージプロツクの構成およびデイジタルワードの
組成を示すチヤートである。第７Ａ図は、周辺装置を処
理しかつ「命令の受信」のための「状態カウント」を示
すライン制御プロセサの論理フローダイヤグラムである
。第７Ｂ図はライン制御プロセサが如何に「書込み」オ
ペレーシヨンを処理するかを示すフローダイヤグラムで
ある。第７Ｃ図はライン制御プロセサが如何に「読出し
」オペレーシヨンを処理するかを示すフローダイヤグラ
ムである。第７Ｄ図はライン制御プロセサが如何に論理
的に結果デイスクリプタを処理するかを示すフローダイ
ヤグラムである。第７Ｅ−１図および第７Ｅ−２図は共
に、ライン制御プロセサの全体的な論理フローを示す論
理ダイヤグラムを形成する。図において１０ｒｒ１はメ
モリ、１０ｐはプロセサ、１００はメモリ制御、１０１
はＩＯＴｌｌＯｌはＰＣＣインターフエイス、１２は中
央制御、１３ａおよび１３ｂはＩ／０制御、１４ａおよ
び１４ｂは周辺装置、１００はＩ／Ｏチヤネルを示す。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の遠隔周辺端末装置５０〜５７を含み、その周
    辺端末装置５０〜５７の各々が、それ自体の特定の周辺
    制御器２０＿０＿０〜２０＿０＿７と接続され、複数の
    前記周辺制御器２０＿０＿０〜２０＿０＿７が、ベース
    モジュールとして指定されるグループ２０＿０〜２０＿
    ７に組織化され、各ベースモジュール２０＿０〜２０＿
    ７はそれ自体のメッセージレベルインターフェイスバス
    １５を有し、前記メツセージレベルインターフエイバス
    １５は、入出力トランスレータとして指定される主シス
    テムインターフエイス装置１０ｔを介して、主プロセサ
    １０ｐおよびメインメモリ１０ｍを有する中央主システ
    ム１０に前記各ベースモジュール２０＿０〜２０＿７を
    接続し、前記出力トランスレータ１０ｔは、主プロセサ
    １０ｐに割込むことなくメインメモリ１０ｍと選択され
    た周辺制御器２０＿０＿０〜２０＿０＿７とを接続しか
    つ遮断する手段を与え、かつさらに前記入出力トランス
    レータ１０ｔは、Ｉ／Ｏデータ転送タスクコマンドを公
    式化しかつディスクリプタリンクを公式化して各特定の
    周辺制御器ごとに各特定のデータ転送タスクを識別する
    手段を与える、そのようなシステムにおいて、前記シス
    テムにおけるオペレーションのためのライン制御プロセ
    サであつて、（ａ）周辺装置５０〜５７または前記主シ
    ステム１０から情報データおよび命令データを受ける手
    段２４ｘ＿１と、（ｂ）前記情報データおよび前記命令
    データを一時的にストアするバッファメモリ手段２５＿
    ０＿０とを備え、前記バッファメモリ手段２５＿０＿０
    は、（ｂ１）メッセージデータの少なくとも１つの完全
    なブロックをストアするメモリスペース２５ａ、２５ｂ
    と、（ｂ２）前記主システム１０から受けた命令ワード
    をストアするメモリスペース２５ｃと、（ｂ３）前記主
    システム１０から発生された前記デイスクリプタリンク
    アイデンテイフアイアワードをストアし前記周辺制御器
    ２０＿０＿０〜２０＿０＿７に関連する前記主システム
    １０により開始された各データ転送オペレーションタス
    クを識別するメモリスペース２５ｄとを含み、前記周辺
    制御器２０＿０＿０〜２０＿０＿７は、（ｃ）前記主シ
    ステム１０から受けた命令データの実行のためのプロセ
    サ論理手段５３ｐと、（ｄ）所定のシーケンスに従つて
    前記周辺制御器により実行されるべき命令ステップのシ
    ーケンスを制御するため状態条件信号を生じ、かつ前記
    命令データの実行において完了したステップを表わす信
    号を前記主システムへ送るレジスタおよびデコーダ手段
    ５３、５４と、（ｅ）前記レジスタおよびデコーダ手段
    ５３、５４へ信号情報を与えるフロー論理手段５３ｆと
    をさらに備え、前記フロー論理手段５３ｆは、命令の実
    行における各オペレーショナルステップを検知し、かつ
    前記レジスタおよびデコーダ手段５３、５４に検知され
    た信号を送る、ディジタルシステムにおけるライン制御
    プロセサ。 ２ 前記周辺制御器２０＿０＿０〜２０＿０＿７が前記
    主システム１０から遮断されかつ前記周辺装置５０〜５
    ７に接続されている間、前記周辺装置５０〜５７の可能
    な速度で周辺装置５０〜５７とデータを交換する手段２
    ８ｘ＿１２８ｒと、前記周辺制御器２０＿０＿０〜２０
    ＿０＿７が前記周辺装置５０〜５７から遮断されかつ前
    記主システム１０に接続されている間、前記メインメモ
    リ１０ｍの可能な速度で前記主システム１０と独立して
    データを交換する手段２３ｘ、２３ｒとをさらに備える
    、特許請求の範囲第１項記載のディジタルシステムにお
    けるライン制御プロセサ。 ３ 前記主システム１０から命令ワードを受けかつそれ
    をストアし、さらに前記主システム１０からの他の注意
    なく実行するため前記プロセサ論理手段５３ｐに前記命
    令ワードを送る手段と、前記命令ワードが完全に実行さ
    れたとき前記主システム１０への伝送のため結果ディス
    クリプタ信号を発生する手段をさらに備え、前記発生す
    る手段は、各データ転送ブロックが完了したとき送られ
    たブロックメッセージ終了キャラクタに応答する結果デ
    ィスクリプタ論理を含む、特許請求の範囲第１項記載の
    ディジタルシステムにおけるライン制御プロセサ。 ４ 前記バッファメモリ手段２５＿０＿０にストアされ
    た前記デイスクリプタリンクアイデンテイフアイアワー
    ドは、（ｉ）前記周辺制御器より用いられるべきメモリ
    アドレスをストアする入出力トランスレータにおける位
    置に関する情報データと、（ｉｉ）コード翻訳が入出力
    トランスレータにおいて必要とされるかどうかに関する
    情報データと、（ｉｉｉ）達成されるべきデータ転送の
    方向フローに関する情報データと、（ｉｖ）メモリのデ
    ータ転送が禁止されるべきかどうかに関する情報データ
    とを含む、特許請求の範囲第１項記載のディジタルシス
    テムにおけるライン制御プロセサ。 ５ 用いられるべきメモリアドレスをストアする位置に
    関する前記情報データは、（Ｖ）特定の周辺制御器を識
    別する独自のアドレスデータと、（ｖｉ）特定の周辺制
    御器が属するベースモジュールを識別する独自のアドレ
    スデータとをさらに含む、特許請求の範囲第４項記載の
    ディジタルシステムにおけるライン制御プロセサ。 ６ 前記主システム１０からの信号、前記周辺装置５０
    〜５７からの信号、または前記周辺制御器２０＿０＿０
    〜２０＿０＿７からの信号に応答して、命令ワードまた
    はデータ転送の実行を打切りかつ前記主システム１０に
    この打切つた転送を知らせる手段をさらに含む、特許請
    求の範囲第２項記載のディジタルシステムにおけるライ
    ン制御プロセサ。 ７ 前記バッファメモリ手段２５＿０＿０は、前記主シ
    ステム１０への後の転送のための前記結果ディスクリプ
    タ論理回路により発生された結果ディスクリプタワード
    をストアするメモリスペースをさらに含む、特許請求の
    範囲第３項記載のディジタルシステムにおけるライン制
    御プロセサ。
JP11731177A 1976-09-30 1977-09-27 ディジタルシステムにおけるライン制御プロセサ Expired JPS594045B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72845876A 1976-09-30 1976-09-30
US000000728458 1976-09-30

Publications (2)

Publication Number Publication Date
JPS5343443A JPS5343443A (en) 1978-04-19
JPS594045B2 true JPS594045B2 (ja) 1984-01-27

Family

ID=24926936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11731177A Expired JPS594045B2 (ja) 1976-09-30 1977-09-27 ディジタルシステムにおけるライン制御プロセサ

Country Status (6)

Country Link
JP (1) JPS594045B2 (ja)
BE (1) BE859169A (ja)
CA (1) CA1112324A (ja)
CH (1) CH632350A5 (ja)
FR (1) FR2371730A1 (ja)
GB (1) GB1574470A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133136U (ja) * 1984-07-30 1986-02-28 俊博 土居 フアンクシヨンキ−の機能表示カ−ド

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6067633A (ja) * 1983-09-20 1985-04-18 Katsusato Fujiyoshi 焼結貴金属およびその製造方法
JPS6112189U (ja) * 1984-06-27 1986-01-24 一衛 松田 移動及び簡易型火災警報装置
JPS6177053U (ja) * 1984-10-24 1986-05-23
JPS61120295A (ja) * 1984-11-16 1986-06-07 日本鋼管工事株式会社 防災システム用制御装置
JPH0645836B2 (ja) * 1990-03-05 1994-06-15 株式会社トーキン ＴｉＰｄ系形状記憶合金
JPH089747B2 (ja) * 1990-04-03 1996-01-31 株式会社トーヤマ貴金属 生体用機能合金
CN115328829A (zh) * 2022-08-16 2022-11-11 苏州迈为科技股份有限公司 一种上位机和plc之间的数据通信方法及其通信系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702462A (en) * 1967-10-26 1972-11-07 Delaware Sds Inc Computer input-output system
US3833930A (en) * 1973-01-12 1974-09-03 Burroughs Corp Input/output system for a microprogram digital computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133136U (ja) * 1984-07-30 1986-02-28 俊博 土居 フアンクシヨンキ−の機能表示カ−ド

Also Published As

Publication number Publication date
FR2371730B1 (ja) 1984-08-10
FR2371730A1 (fr) 1978-06-16
CA1112324A (en) 1981-11-10
JPS5343443A (en) 1978-04-19
CH632350A5 (en) 1982-09-30
GB1574470A (en) 1980-09-10
BE859169A (fr) 1978-01-16

Similar Documents

Publication Publication Date Title
US4074352A (en) Modular block unit for input-output subsystem
US4106092A (en) Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem
US4189769A (en) Input-output subsystem for digital data processing system
US4860244A (en) Buffer system for input/output portion of digital data processing system
US4862350A (en) Architecture for a distributive microprocessing system
JPH0217818B2 (ja)
US5444860A (en) Translator system for message transfers between digital units operating on different message protocols and different clock rates
NO166430B (no) Dataoverfoeringssystem.
JPS594045B2 (ja) ディジタルシステムにおけるライン制御プロセサ
JPH06131244A (ja) 共有メモリの非同期アクセス方式
JPS6119062B2 (ja)
EP0183431B1 (en) System control network for multiple processor modules
EP0174446B1 (en) distributed multiprocessing system
US6898684B2 (en) Control chip with multiple-layer defer queue
JPS6027976A (ja) 先入先出メモリ装置
JPS6035698B2 (ja) デ−タ処理システム
US6078949A (en) Scheme for interlocking and transferring information between devices in a computer system
JP3141948B2 (ja) 計算機システム
JP2976443B2 (ja) システムバスを介してデータをやりとりする情報処理装置
JPS5850410Y2 (ja) 割込み優先順位制御装置
JPH11252150A (ja) ネットワーク接続装置、及びネットワーク接続制御方法
JPH0380353A (ja) 割り込み処理方法とデータチャネル装置
JP3442099B2 (ja) データ転送記憶装置
JPH07109599B2 (ja) 処理システムの情報転送装置
JPS593665A (ja) マルチアクセツサブル・メモリ・システム