JPS5940537A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5940537A JPS5940537A JP57149401A JP14940182A JPS5940537A JP S5940537 A JPS5940537 A JP S5940537A JP 57149401 A JP57149401 A JP 57149401A JP 14940182 A JP14940182 A JP 14940182A JP S5940537 A JPS5940537 A JP S5940537A
- Authority
- JP
- Japan
- Prior art keywords
- fixed
- gold alloy
- semiconductor element
- wedge
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/417—Bonding materials between chips and die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
従来、半導体素子を金属基板上に定着する方法として、
いわゆる−ネイルヘッドボンデ、イングにより金属基板
上に一端が接着されて立設している短い金合金線を、下
面の平らなハンマで押しつぶして形成した全薄層の上に
シリコンよりなる半導体素子を圧接し、前記半導体素子
の装面に金−シリコン共晶合金層を形成せしめることに
より半導体素子を金属基板上に定着させる方法が提案実
施されている。そして、半導体素子を定着するのに適し
た長さに金合金線を切断するにあたって、水素トーチで
行うのは種々の不都合を生ずるため通常、電気トーチが
用いられる。
いわゆる−ネイルヘッドボンデ、イングにより金属基板
上に一端が接着されて立設している短い金合金線を、下
面の平らなハンマで押しつぶして形成した全薄層の上に
シリコンよりなる半導体素子を圧接し、前記半導体素子
の装面に金−シリコン共晶合金層を形成せしめることに
より半導体素子を金属基板上に定着させる方法が提案実
施されている。そして、半導体素子を定着するのに適し
た長さに金合金線を切断するにあたって、水素トーチで
行うのは種々の不都合を生ずるため通常、電気トーチが
用いられる。
しかしながら、電気トーチによる切断（Ｊ、金合金線の
先端に形成される金ボールの径にバラツキを生じ易く、
ひいては金合金線の貫通されているキャピラリのツマリ
等を招来し生産能率を低トさせる。
先端に形成される金ボールの径にバラツキを生じ易く、
ひいては金合金線の貫通されているキャピラリのツマリ
等を招来し生産能率を低トさせる。
また、立設した金合金線をハンマて押ｌ、っぷず場合、
その押さえ方によって金合金線の倒れる方向が異るため
、全薄層の形成される位置にバラツキを生じる。そのた
め、通常、自動機でもって金属基板−りの一定の位置に
置かれる半導体素子と前記全薄層との融着面積にバラツ
キを生する結果、半導体素子の電気的特性が不安定にな
るという欠点がある。
その押さえ方によって金合金線の倒れる方向が異るため
、全薄層の形成される位置にバラツキを生じる。そのた
め、通常、自動機でもって金属基板−りの一定の位置に
置かれる半導体素子と前記全薄層との融着面積にバラツ
キを生する結果、半導体素子の電気的特性が不安定にな
るという欠点がある。
さらに、電気トーチによる切断をもってしても、金合金
線の長さは最低１ｒｒｍ程度までであるため、それ以下
の小さい寸法の半導体素子を定ｊ−１−るために必要な
金合金の量としては過多になり、無駄を生ずるという欠
点がある。
線の長さは最低１ｒｒｍ程度までであるため、それ以下
の小さい寸法の半導体素子を定ｊ−１−るために必要な
金合金の量としては過多になり、無駄を生ずるという欠
点がある。
本発明は上記事情に鑑みてなされたもので、半導体素子
を定着する装置のトラブルを少くして生産能率を向」二
できる半導体装置の生産方法を提供することを目的とし
ている。
を定着する装置のトラブルを少くして生産能率を向」二
できる半導体装置の生産方法を提供することを目的とし
ている。
また、本発明の他の目的は金属基板」二に合金線を位置
的にバラツキなく形成できる半導体装１ｕの生産方法を
提供することにある。
的にバラツキなく形成できる半導体装１ｕの生産方法を
提供することにある。
さらに、本発明は金合金線の長さを例えは、定着される
半導体素子の寸法に応じて充分短くできる半導体装置の
製造方法を提供することも目的としている。
半導体素子の寸法に応じて充分短くできる半導体装置の
製造方法を提供することも目的としている。
そして、そのために本発明は半導体素子の定着される金
属基板の所定位置に、所要長さの線状のろう接材料の両
端をウェッジでもって加圧接着し、前記接着されたろう
接材料を介して半導体素子を金属基板に定着させること
を特徴としている。。
属基板の所定位置に、所要長さの線状のろう接材料の両
端をウェッジでもって加圧接着し、前記接着されたろう
接材料を介して半導体素子を金属基板に定着させること
を特徴としている。。
以下、本発明に係る半導体装置の製造方法の実施例につ
いて説明する。
いて説明する。
第１図は本発明に係る方法の一実施例を略本する斜視図
である１−４第１図において１は金属製のボンディング
ツールであり、このボンディングツール１の先端部は階
段状に切り欠かれて、先端にウェッジを形成するととも
に、前記切り欠か４１／、−傾斜面に小孔２が開設され
ている。ぞ［７て、小孔２には線状のろう接材料として
の例えば、金合金線３がとおされている。４は半導体装
ｒ−の定７＃′Ｘ１される金属基板としての例えば、リ
ードフレーム・、５はシリコンよりなる半導体素子、６
は半導体素子５を吸着して、これに振動を与えつつリー
ドフレーム４に接着された金合金線３の上に加圧するこ
とにより半導体素子５をリードフレーム４の所定位置に
定着させる金属製のコレット、７はリードフレーム等を
加熱するヒーターブロックである。
である１−４第１図において１は金属製のボンディング
ツールであり、このボンディングツール１の先端部は階
段状に切り欠かれて、先端にウェッジを形成するととも
に、前記切り欠か４１／、−傾斜面に小孔２が開設され
ている。ぞ［７て、小孔２には線状のろう接材料として
の例えば、金合金線３がとおされている。４は半導体装
ｒ−の定７＃′Ｘ１される金属基板としての例えば、リ
ードフレーム・、５はシリコンよりなる半導体素子、６
は半導体素子５を吸着して、これに振動を与えつつリー
ドフレーム４に接着された金合金線３の上に加圧するこ
とにより半導体素子５をリードフレーム４の所定位置に
定着させる金属製のコレット、７はリードフレーム等を
加熱するヒーターブロックである。
すなわち、第１図ビ）に示すようにホンディングツール
１を半解体素子の定着されるべきリードフレーム４の所
定位置の上方に移動せしめ、同図（ロ）〜に）に示すよ
うにボンディングツール１の先端のウェッジでもって加
圧すること等により所要長さの金合金線３の両端をリー
ドフレーム４上に接着する。このようにして、例えば定
着される半導体素子の寸法に応じて必要な本数の金合金
線３を接着する。かかる金合金線の接着位置は、ウェッ
ジを用いる方法によると、所望位置より５０μＩｌ１以
内に、また、その長さは０．３ｖ＋ｍ程度までそオ］ぞ
１１制御することができる。そして、リードフレーム４
を例えは、金−シリコンの共晶温度に関連して定められ
る温度に才で加熱し、同図（へ）及び（ト１に示すよう
に例えばコレット６に吸着した半導体素子５をリードフ
レーム４１−２の金合金線に加圧して若干の振動を与え
ると、半導体素子５の裏面に金−シリコン共晶合金層が
形成さね、前記半解体素子５がリードフレーム４に定着
される。
１を半解体素子の定着されるべきリードフレーム４の所
定位置の上方に移動せしめ、同図（ロ）〜に）に示すよ
うにボンディングツール１の先端のウェッジでもって加
圧すること等により所要長さの金合金線３の両端をリー
ドフレーム４上に接着する。このようにして、例えば定
着される半導体素子の寸法に応じて必要な本数の金合金
線３を接着する。かかる金合金線の接着位置は、ウェッ
ジを用いる方法によると、所望位置より５０μＩｌ１以
内に、また、その長さは０．３ｖ＋ｍ程度までそオ］ぞ
１１制御することができる。そして、リードフレーム４
を例えは、金−シリコンの共晶温度に関連して定められ
る温度に才で加熱し、同図（へ）及び（ト１に示すよう
に例えばコレット６に吸着した半導体素子５をリードフ
レーム４１−２の金合金線に加圧して若干の振動を与え
ると、半導体素子５の裏面に金−シリコン共晶合金層が
形成さね、前記半解体素子５がリードフレーム４に定着
される。
以上の実施例の説明より明らかなように、本発明に係る
半導体装置の製造方法は、半導体素子の定着される金属
基板の所定位置に、所要長さの線状のろう接材料の両端
をウェッジでもって直接加圧接着し、前記接着されたろ
う接祠料を介して半導体素子を金属基板に定着させるも
のであるから、両端の接着された線状のろう接材料をた
とえ押しつぶしても著しい位置ズレを起こすことはない
。
半導体装置の製造方法は、半導体素子の定着される金属
基板の所定位置に、所要長さの線状のろう接材料の両端
をウェッジでもって直接加圧接着し、前記接着されたろ
う接祠料を介して半導体素子を金属基板に定着させるも
のであるから、両端の接着された線状のろう接材料をた
とえ押しつぶしても著しい位置ズレを起こすことはない
。
それ故、半導体素子と前記ろう接材料との融着面積のバ
ラツキが小さくなるので半解体素子の電気的特性を安定
させることができる。
ラツキが小さくなるので半解体素子の電気的特性を安定
させることができる。
また、本発明はウェッジでろう接材料を直接加圧接着し
ているので、比較的装置のトラブルか少く生産能率を向
上できるとともに、ろう接材料の長さも充分短くするこ
とができるので材オニ′１費を低減することができる。
ているので、比較的装置のトラブルか少く生産能率を向
上できるとともに、ろう接材料の長さも充分短くするこ
とができるので材オニ′１費を低減することができる。
゛
【図面の簡単な説明】
第１図は本発明に係る方法の一実施例を略本する斜視図
である。 １・・・ボンディングツール、２・・・小孔、３・・・
金合金線、４・・・リードフレーム、訃・・半解体素子
、６・・・コレット、７・・・ヒーターフロック。 特許出願人 ローム株式会社 代理人弁理士大西孝治 第１図 （ホ）（−） （ハ） （ニ）
１７１
である。 １・・・ボンディングツール、２・・・小孔、３・・・
金合金線、４・・・リードフレーム、訃・・半解体素子
、６・・・コレット、７・・・ヒーターフロック。 特許出願人 ローム株式会社 代理人弁理士大西孝治 第１図 （ホ）（−） （ハ） （ニ）
１７１
Claims (1)
- 半導体素子の定着される金属基板に、線状のろう接桐料
の両端を加圧接着し、前記接着されたろう接材料を介（
７て半導体素子を金属基板に定着させることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149401A JPS5940537A (ja) | 1982-08-28 | 1982-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149401A JPS5940537A (ja) | 1982-08-28 | 1982-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940537A true JPS5940537A (ja) | 1984-03-06 |
Family
ID=15474318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149401A Pending JPS5940537A (ja) | 1982-08-28 | 1982-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940537A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266641A (ja) * | 1985-09-19 | 1987-03-26 | Rohm Co Ltd | 半導体ペレツトのダイボンデイング方法 |
| JPS63232340A (ja) * | 1987-11-13 | 1988-09-28 | Sanyo Electric Co Ltd | 箔貼付装置 |
| JPH01270324A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体チップの固着方法 |
| CN103887183A (zh) * | 2012-12-21 | 2014-06-25 | 华为技术有限公司 | 金/硅共晶芯片焊接方法及晶体管 |
| CN104319242A (zh) * | 2014-10-27 | 2015-01-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 厚膜基板无焊料共晶贴装方法 |
| DE102016124750B4 (de) | 2016-12-19 | 2019-03-07 | Schaeffler Technologies AG & Co. KG | Vorrichtung zur Veränderung der effektiven Länge eines Pleuels während des Betriebs einer Hubkolbenbrennkraftmaschine |
| US10763192B2 (en) | 2017-12-07 | 2020-09-01 | Stmicroelectronics S.R.L. | Method of manufacturing semiconductor devices and corresponding semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50160773A (ja) * | 1974-06-18 | 1975-12-26 |
-
1982
- 1982-08-28 JP JP57149401A patent/JPS5940537A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50160773A (ja) * | 1974-06-18 | 1975-12-26 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266641A (ja) * | 1985-09-19 | 1987-03-26 | Rohm Co Ltd | 半導体ペレツトのダイボンデイング方法 |
| JPS63232340A (ja) * | 1987-11-13 | 1988-09-28 | Sanyo Electric Co Ltd | 箔貼付装置 |
| JPH01270324A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体チップの固着方法 |
| CN103887183A (zh) * | 2012-12-21 | 2014-06-25 | 华为技术有限公司 | 金/硅共晶芯片焊接方法及晶体管 |
| EP2768015A4 (en) * | 2012-12-21 | 2015-07-29 | Huawei Tech Co Ltd | EUTEKTICAL GOLD / SILICON CHIP SOLDERING PROCESS AND TRANSISTOR |
| CN104319242A (zh) * | 2014-10-27 | 2015-01-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 厚膜基板无焊料共晶贴装方法 |
| DE102016124750B4 (de) | 2016-12-19 | 2019-03-07 | Schaeffler Technologies AG & Co. KG | Vorrichtung zur Veränderung der effektiven Länge eines Pleuels während des Betriebs einer Hubkolbenbrennkraftmaschine |
| US10763192B2 (en) | 2017-12-07 | 2020-09-01 | Stmicroelectronics S.R.L. | Method of manufacturing semiconductor devices and corresponding semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| US4842662A (en) | Process for bonding integrated circuit components | |
| JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
| JPH04346436A (ja) | バンプ製造方法とバンプ製造装置 | |
| JP2735022B2 (ja) | バンプ製造方法 | |
| JPS5940537A (ja) | 半導体装置の製造方法 | |
| US6467677B1 (en) | Method and contact point for producing an electrical connection | |
| CN1180242A (zh) | 带有热产生装置的芯片焊接装置 | |
| JP2969953B2 (ja) | 半導体装置の製造方法及びその装置 | |
| JPH0212919A (ja) | バンプ電極の形成方法 | |
| JPH05109808A (ja) | ワイヤボンデイング方法およびその装置 | |
| JP3168889B2 (ja) | 半導体素子の実装方法 | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JPH10107074A (ja) | バンプボンダー | |
| JPH11289146A (ja) | 複合配線材及びその製造方法 | |
| JPH0669213A (ja) | バンプ形成方法およびその治具 | |
| JP2848344B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPH04334035A (ja) | 半田ワイヤとそのワイヤを使用した半田バンプの形成方法 | |
| JPH03116735A (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH0824121B2 (ja) | バンプ電極形成方法 | |
| JPH05269695A (ja) | バンプ形成方法およびその装置 | |
| JPS61251045A (ja) | 半導体チツプのダイボンデイング方法 | |
| JPH07283221A (ja) | バンプの形成方法 | |
| JPH01209733A (ja) | 半導体装置 |