JPS5941885A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS5941885A JPS5941885A JP15200182A JP15200182A JPS5941885A JP S5941885 A JPS5941885 A JP S5941885A JP 15200182 A JP15200182 A JP 15200182A JP 15200182 A JP15200182 A JP 15200182A JP S5941885 A JPS5941885 A JP S5941885A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- doped
- semiconductor laser
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は半導体レーザ素子に関し、特に基板に電流狭窄
用チャネル溝を形成したＣ３ｌＳ（Ｃｈ＝ａｎｎｅｌｅ
ｄ ５ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５ｔｒｉ
ｐｅ）レーザの素子構造に関するものである。
用チャネル溝を形成したＣ３ｌＳ（Ｃｈ＝ａｎｎｅｌｅ
ｄ ５ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５ｔｒｉ
ｐｅ）レーザの素子構造に関するものである。
〈従来の技術〉
基板にチャネル溝を形成した半導体レーザ素子としては
、第１図に示すようなＣ３Ｐ（Ｃｈａｎ−ｎｅｌｅｄ
５ｕｂｓｔｒａｔｅ Ｐｌａｎｅｒ）構造のレーザ
素子が知られている。この半導体レーザ素子は、。−Ｇ
ａＡｓ基板１のエピタキシャル成長面をエツチング加工
してストライブ状の溝２を形成し、この上にｎ−ＧａＡ
ｔＡｓクラッド層３を上面が平坦になるように成長させ
た後、ＧａＡｓ活性層４、ｐ−ＧａＡｔＡｓクラッド層
５、ｎ−ＧａＡｓ電流阻止層６を順次積層した後にこの
ｎ−ＧａＡｓ電流阻止層６にＺｎ等を拡散してｐ −Ｑ
ａＡｓ拡散層７を電流通路として形成し、更にｎ−Ｇａ
Ａｓ基板１裏面にｎ側電極８、ｐ＋−拡散層７上にｐ側
電極９を形成したものである。活性層４は溝２直上部分
でレーザ動作が行なわれ、層厚の薄いｎ−クラッド層３
に接する部分では活性層４の光がｎ−ＧａＡｓ基板１に
しみ出す導波機構が構成されているため、適当な駆動電
流範囲に於いて縦横ともに完全な単一モードのレーザ発
振を行なうことができる。しかしながら、第１図に矢印
で示す如く上記構造の半導体レーザ素子は活性層近辺に
電流の通路幅を規制電流の増加を招くこととなる。
、第１図に示すようなＣ３Ｐ（Ｃｈａｎ−ｎｅｌｅｄ
５ｕｂｓｔｒａｔｅ Ｐｌａｎｅｒ）構造のレーザ
素子が知られている。この半導体レーザ素子は、。−Ｇ
ａＡｓ基板１のエピタキシャル成長面をエツチング加工
してストライブ状の溝２を形成し、この上にｎ−ＧａＡ
ｔＡｓクラッド層３を上面が平坦になるように成長させ
た後、ＧａＡｓ活性層４、ｐ−ＧａＡｔＡｓクラッド層
５、ｎ−ＧａＡｓ電流阻止層６を順次積層した後にこの
ｎ−ＧａＡｓ電流阻止層６にＺｎ等を拡散してｐ −Ｑ
ａＡｓ拡散層７を電流通路として形成し、更にｎ−Ｇａ
Ａｓ基板１裏面にｎ側電極８、ｐ＋−拡散層７上にｐ側
電極９を形成したものである。活性層４は溝２直上部分
でレーザ動作が行なわれ、層厚の薄いｎ−クラッド層３
に接する部分では活性層４の光がｎ−ＧａＡｓ基板１に
しみ出す導波機構が構成されているため、適当な駆動電
流範囲に於いて縦横ともに完全な単一モードのレーザ発
振を行なうことができる。しかしながら、第１図に矢印
で示す如く上記構造の半導体レーザ素子は活性層近辺に
電流の通路幅を規制電流の増加を招くこととなる。
第２図は上記問題点に鑑み、無効電流を抑制するため内
部ストライブ構造を導入した半導体レーザ素子を示す構
成図である。
部ストライブ構造を導入した半導体レーザ素子を示す構
成図である。
この半導体レーザ素子は、導波機構が第１図のＣ８Ｐ構
造と同一であるが、ｎ型基板１の代りにｐ−ＧａＡｓ基
板１１を使用し、ｐ −ＧａＡｓ基板１１上にｎ−Ｇａ
Ａｓ電流阻止層１２を介在させている。
造と同一であるが、ｎ型基板１の代りにｐ−ＧａＡｓ基
板１１を使用し、ｐ −ＧａＡｓ基板１１上にｎ−Ｇａ
Ａｓ電流阻止層１２を介在させている。
この電流阻止層１２の介在により図中に矢印で示す如く
電流阻止層１２が除去された溝２に対応する電流の通過
幅はチャネルの両側部分で規制され、横方向への拡がシ
がなくなり無効電流の増加が抑制される。このような構
造はＣ３ｌＳ構造と称される。
電流阻止層１２が除去された溝２に対応する電流の通過
幅はチャネルの両側部分で規制され、横方向への拡がシ
がなくなり無効電流の増加が抑制される。このような構
造はＣ３ｌＳ構造と称される。
しかしながら、上記電流阻止層１２はｎ型子、鈍物とし
てＴｅが用いられ、キャリア濃度が５×１０１８ ３程
度に高濃度のＴｅをドープしたｎ＋−ＧａＡｓから成る
電流阻止層１２（厚さ約０．６μｍ）上にレーザ発振用
多層結晶即ちｐ−ＧａＡｔＡＳクラッド層３′、活性層
４ 、ｎ−ＧａＡｔＡｓクラッド層５′、及びｎ−Ｇａ
Ａｓキャップ層１３を成長させるため、この多層結晶層
にＴｅの影響が現われ、多数のラメラパターンやプレシ
ビテイト等の欠陥が発生する。一般にＴｅ ドープ層上
にエビタギンヤル成長層を形成する場合にはバッファ層
を介在させて結晶回復を図ることが行なわれるが、第２
図の如きＣ５ＩＳ構造では厚さ約０．２μｍ８度のｐ−
ＧａＡｔＡｓクラッド層３′シか成長させられないため
、このクラッド層３′を上記バッファ層として兼用する
と層厚の関係で活性層４に達するまでにＴｅの悪影響を
充分に回復することができなくなって活性層４の結晶性
が阻害されることとなシ、素子特性及び動作寿命の低下
を防ぐことができない。
てＴｅが用いられ、キャリア濃度が５×１０１８ ３程
度に高濃度のＴｅをドープしたｎ＋−ＧａＡｓから成る
電流阻止層１２（厚さ約０．６μｍ）上にレーザ発振用
多層結晶即ちｐ−ＧａＡｔＡＳクラッド層３′、活性層
４ 、ｎ−ＧａＡｔＡｓクラッド層５′、及びｎ−Ｇａ
Ａｓキャップ層１３を成長させるため、この多層結晶層
にＴｅの影響が現われ、多数のラメラパターンやプレシ
ビテイト等の欠陥が発生する。一般にＴｅ ドープ層上
にエビタギンヤル成長層を形成する場合にはバッファ層
を介在させて結晶回復を図ることが行なわれるが、第２
図の如きＣ５ＩＳ構造では厚さ約０．２μｍ８度のｐ−
ＧａＡｔＡｓクラッド層３′シか成長させられないため
、このクラッド層３′を上記バッファ層として兼用する
と層厚の関係で活性層４に達するまでにＴｅの悪影響を
充分に回復することができなくなって活性層４の結晶性
が阻害されることとなシ、素子特性及び動作寿命の低下
を防ぐことができない。
〈発明の目的〉
本発明は上述の問題点に鑑み、技術的手段を駆使するこ
とによりＴｅのドープされた電流阻止層に起因する悪影
響を解消し、長寿命の動作特性を付与した新規有用なＣ
８ＩＳ構造半導体レーザ素１を提供するととを目的とす
るものである。
とによりＴｅのドープされた電流阻止層に起因する悪影
響を解消し、長寿命の動作特性を付与した新規有用なＣ
８ＩＳ構造半導体レーザ素１を提供するととを目的とす
るものである。
〈実施例〉
以下、本発明を実施例に従って図面を参照しながら詳説
する。
する。
第３図は本発明の１実施例を示す半導体Ｃ−ブザ素子構
成図である。寸た第４図（Ａ）（Ｂ）（Ｃ）（Ｄ）は第
３図に示す半導体レーザ素子の製造工程図である。
成図である。寸た第４図（Ａ）（Ｂ）（Ｃ）（Ｄ）は第
３図に示す半導体レーザ素子の製造工程図である。
本実施例の半導体レーザ素子は、Ｔｅのドープされた信
−ＧａＡｓ電流阻止層２２上にＧａＡｓバッファ層２３
を付加したものである。ＧａＡｓバッファ層２３を堆積
することによシ結晶回復のための層厚が約２倍程度に増
大されるため活性層２６への影響が大幅に緩和される。
−ＧａＡｓ電流阻止層２２上にＧａＡｓバッファ層２３
を付加したものである。ＧａＡｓバッファ層２３を堆積
することによシ結晶回復のための層厚が約２倍程度に増
大されるため活性層２６への影響が大幅に緩和される。
また、バッファ層２３の導電型をアンドープ又はｎ−型
とすれば、電流阻止能力及びＣ８Ｐ効果等は従来と同様
に得られる。従って、縦横単一モート”発振に加えて寿
命特性が大きく改善されることとなる。
とすれば、電流阻止能力及びＣ８Ｐ効果等は従来と同様
に得られる。従って、縦横単一モート”発振に加えて寿
命特性が大きく改善されることとなる。
以下製造工程に従って説明する。
ｌＸ１０１９−３のキャリア濃度を有するＺｎドープｐ
＋−Ｇａ ｌ＋町基板２１上に液相エピタキシャル成長
法により、キャリア濃度５Ｘ１０’８ −３ を有する
Ｔｅドープｎ４−ＧａＡｓからなる電流阻止層２２を０
．７μｍ１さらにアンドープＧａＡ ｓ又はキャリア濃
度ｌＸｌ０１７３を有するＳｉドープｎ −Ｇａｎ Ａｓからなるバッファ層（結晶性回復層）２３を０．２
μｍの厚さに成長させる（第４図（Ａ））。その後バッ
ファ層２３よりＧａＡｓ基板２１に至るまでストライプ
状の溝（チャネル）２４をフォトプロセスによりエツチ
ング加工する（第４図（Ｂ））。
＋−Ｇａ ｌ＋町基板２１上に液相エピタキシャル成長
法により、キャリア濃度５Ｘ１０’８ −３ を有する
Ｔｅドープｎ４−ＧａＡｓからなる電流阻止層２２を０
．７μｍ１さらにアンドープＧａＡ ｓ又はキャリア濃
度ｌＸｌ０１７３を有するＳｉドープｎ −Ｇａｎ Ａｓからなるバッファ層（結晶性回復層）２３を０．２
μｍの厚さに成長させる（第４図（Ａ））。その後バッ
ファ層２３よりＧａＡｓ基板２１に至るまでストライプ
状の溝（チャネル）２４をフォトプロセスによりエツチ
ング加工する（第４図（Ｂ））。
とのストライプ溝２４を３００μｍのピンチで形成した
後、再度液相エピタキシャル成長法でＺｎドープｐ
Ｇａ□、２Ａ７０．ＢＡｓからなる第１クラツド２５を
層厚０．２５μｍで、アンドープ’ ” ０．３８Ｇａ
０．６２Ｐ０．７８ＡＳＯ，２２から成る活性層２６を
層厚０．１μｍで、Ｔｅドープｎ−Ｇａｏ、２Ａｔ、８
Ａｓから成る第２クラッド層２７を層厚１．０μｍで、
Ｔｅドープｎ ＧａＡｓから成るキャップ層２８を層
厚２μｍで、それぞれ順次堆積させる（第４図（Ｃ））
ｏ次にｐ型電極２９及びｎ型電極３０を蒸着形成した後
ヌトライブ溝２４を中心とする３００ｉ、）Ｘ μｍ幅にウェハを分割し、臂開法で共振器端面を形成し
て第３図に示す如き半導体レーザ素子とする０ 第５図は本発明の他の実施例を示す半導体レーザ素子の
構成図である。また第６図（ＡＸＢＸＣ）（Ｄ）は第５
図に示す半導体レーザ素子の製造工程図である。
後、再度液相エピタキシャル成長法でＺｎドープｐ
Ｇａ□、２Ａ７０．ＢＡｓからなる第１クラツド２５を
層厚０．２５μｍで、アンドープ’ ” ０．３８Ｇａ
０．６２Ｐ０．７８ＡＳＯ，２２から成る活性層２６を
層厚０．１μｍで、Ｔｅドープｎ−Ｇａｏ、２Ａｔ、８
Ａｓから成る第２クラッド層２７を層厚１．０μｍで、
Ｔｅドープｎ ＧａＡｓから成るキャップ層２８を層
厚２μｍで、それぞれ順次堆積させる（第４図（Ｃ））
ｏ次にｐ型電極２９及びｎ型電極３０を蒸着形成した後
ヌトライブ溝２４を中心とする３００ｉ、）Ｘ μｍ幅にウェハを分割し、臂開法で共振器端面を形成し
て第３図に示す如き半導体レーザ素子とする０ 第５図は本発明の他の実施例を示す半導体レーザ素子の
構成図である。また第６図（ＡＸＢＸＣ）（Ｄ）は第５
図に示す半導体レーザ素子の製造工程図である。
本実施例の半導体レーザ素子は結晶性回復の効果をより
一層向上させるためにバッファ層の層厚を厚くしたもの
である。ｎ −ＧａＡｓバッファ層を厚くすることに
よってチャネル溝の深さが１μｍを越える結果となり、
従ってｐ−ＧａＡｔＡｓ第１クラッド層の層厚を０．２
５μｍ程度に設定した場合、このクラッド層で溝を完全
に埋めつくすことは不可能となる。クラッド層厚を厚く
することは単一モード発振の観点よりできないだめ、１
１ −ＧａＡ＾バッファ層上に更にｐ−ＧａＡｓバッフ
１層を介在させ、このｐ−ＧａＡｓバッファ層で溝を一
部埋めることによシこの上に堆積されるクラッド層の上
鹿毛平坦化して“る・このような構造にすれば電流狭窄
効果は若干劣るが、本来のＣ８Ｐ効果に変化はなく、更
に一層の長寿命化が期待される。
一層向上させるためにバッファ層の層厚を厚くしたもの
である。ｎ −ＧａＡｓバッファ層を厚くすることに
よってチャネル溝の深さが１μｍを越える結果となり、
従ってｐ−ＧａＡｔＡｓ第１クラッド層の層厚を０．２
５μｍ程度に設定した場合、このクラッド層で溝を完全
に埋めつくすことは不可能となる。クラッド層厚を厚く
することは単一モード発振の観点よりできないだめ、１
１ −ＧａＡ＾バッファ層上に更にｐ−ＧａＡｓバッフ
１層を介在させ、このｐ−ＧａＡｓバッファ層で溝を一
部埋めることによシこの上に堆積されるクラッド層の上
鹿毛平坦化して“る・このような構造にすれば電流狭窄
効果は若干劣るが、本来のＣ８Ｐ効果に変化はなく、更
に一層の長寿命化が期待される。
以下製造工程に従って説明する。
ｌＸｌＯ１９３のキャリア濃度を有するＺｎ ドＱ胃
一プｐ−ＧａＡｓ基板３１上に液相エビタキソヤル成長
法により、キャリア濃度５Ｘ１０１８ ３を０η 有するＴｅドープｎ”’−ＧａＡｓからなる電流阻止層
３２を層厚０．７μｍ１さらにアンドープＧａＡｓ又は
キャリア濃度ｌＸｌ０１７ ３を有するＳｉドープｎ
−ＧａＡｓからなる第１バッファ層３３を０．４μｍの
厚さに成長させる。その後バッファ層３３よりＱａＡｓ
基板３１に至るストライプ状の溝３４を深さ１．５μｍ
までホトエツチング技術で加工する。ここで溝３４の深
さを１．５μｍと深くしたのは、液相成長の層厚のバラ
ツキによるチャネルの不導通をなくすためと、後続する
２度目の成長で導入するｐ−ＧａＡｓバッファ層３５に
よるチャネル（溝）の埋り具合を適当にするためである
。
法により、キャリア濃度５Ｘ１０１８ ３を０η 有するＴｅドープｎ”’−ＧａＡｓからなる電流阻止層
３２を層厚０．７μｍ１さらにアンドープＧａＡｓ又は
キャリア濃度ｌＸｌ０１７ ３を有するＳｉドープｎ
−ＧａＡｓからなる第１バッファ層３３を０．４μｍの
厚さに成長させる。その後バッファ層３３よりＱａＡｓ
基板３１に至るストライプ状の溝３４を深さ１．５μｍ
までホトエツチング技術で加工する。ここで溝３４の深
さを１．５μｍと深くしたのは、液相成長の層厚のバラ
ツキによるチャネルの不導通をなくすためと、後続する
２度目の成長で導入するｐ−ＧａＡｓバッファ層３５に
よるチャネル（溝）の埋り具合を適当にするためである
。
このストライプ状溝３４を３００μｍのピンチで極成し
た後、再度エピタキシャル成長法でＺｎドープｐ−Ｇａ
Ａｓからなる第２バッファ層３５を層厚０．１μｍで（
この時チャネル中央部の層厚は０．７ 〜０８ μｍ
） 、 Ｚｎ ｈ’ −ン゛ｐ Ｇ ａ
。、 ２ Ａ ｔ ｏ、ｓＡｓからなる第１クラツド
／１ｉ３６を層厚ｏ、２５μｍでアンドープＩｎ
Ｇａ Ｐ Ａｓ が０．３８ ０，６
２ ０．７８ ０．２２ら成る活性層３７を層厚
ｏ、１μｍで、Ｔｅドープｎ−Ｇａｏ、２Ａ７ｃ）、Ｂ
Ａｓからなる第２クラッド層３８を層厚１μｍで、Ｔｅ
ドープｎ＋−ＧａＡｓからなるキャブ層３９を層厚２μ
ｍで、それぞれ順次成長させる。次にＰ型電極４ｏ及び
ｎ型電極４１を蒸着形成し、ストライプ溝３４を中心と
する３００μｍ幅にウェハを分割し、臂開法で共振器端
面を形成して半導体レーザ素子とする。本実施例ではバ
ッファ層厚として０．７μｍ程度の層厚となり第３図の
実施例の約２倍になっている。
た後、再度エピタキシャル成長法でＺｎドープｐ−Ｇａ
Ａｓからなる第２バッファ層３５を層厚０．１μｍで（
この時チャネル中央部の層厚は０．７ 〜０８ μｍ
） 、 Ｚｎ ｈ’ −ン゛ｐ Ｇ ａ
。、 ２ Ａ ｔ ｏ、ｓＡｓからなる第１クラツド
／１ｉ３６を層厚ｏ、２５μｍでアンドープＩｎ
Ｇａ Ｐ Ａｓ が０．３８ ０，６
２ ０．７８ ０．２２ら成る活性層３７を層厚
ｏ、１μｍで、Ｔｅドープｎ−Ｇａｏ、２Ａ７ｃ）、Ｂ
Ａｓからなる第２クラッド層３８を層厚１μｍで、Ｔｅ
ドープｎ＋−ＧａＡｓからなるキャブ層３９を層厚２μ
ｍで、それぞれ順次成長させる。次にＰ型電極４ｏ及び
ｎ型電極４１を蒸着形成し、ストライプ溝３４を中心と
する３００μｍ幅にウェハを分割し、臂開法で共振器端
面を形成して半導体レーザ素子とする。本実施例ではバ
ッファ層厚として０．７μｍ程度の層厚となり第３図の
実施例の約２倍になっている。
〈発明の効果〉
本発明によれば、Ｔｅをド−プしたｎ型層をチャネル溝
周囲に電流阻止層として介設した場合でも、Ｔｅ ドー
プ層による悪影響が活性層に及ぶことがなく、従って結
晶性の良好な活性層を形成することかでき素子特性及び
寿命特性を良好に維持することができる。
周囲に電流阻止層として介設した場合でも、Ｔｅ ドー
プ層による悪影響が活性層に及ぶことがなく、従って結
晶性の良好な活性層を形成することかでき素子特性及び
寿命特性を良好に維持することができる。
第４図は従来のＣ８Ｐ構造半導体レーザ素子の構成図で
ある。 第２図は本発明の基礎となるＣ５ＩＳ構造半導体レーザ
素子の構成図である。 第３図は本発明の１実施例を示す半導体レーザ素子の構
成図である。 第４図（Ａ） （Ｂ） （Ｃ） （Ｄ）は第３図に示す
半導体レーザ素子の製造工程図である。 第５図は本発明の他の実施例を示す半導体レーザ素子の
構成図である。 第６図（Ａ） （Ｂ） （Ｃ） （Ｄ）は第５図に示す
半導体レーザ素子の製造工程図である。 ２１．３１・・・ｐ＋−ＧａＡｓ基板 ２２．３２−電
流阻止層 ２３．３３・・・ｎ −ＧａＡｓバッファ
層２６、、．３７−・・活性層 ３５ ・・・ｐ −Ｇ
ａＡｓバッフ７層 ′ 代理人 弁理士 福 士 愛 彦（他２名）第５図
ある。 第２図は本発明の基礎となるＣ５ＩＳ構造半導体レーザ
素子の構成図である。 第３図は本発明の１実施例を示す半導体レーザ素子の構
成図である。 第４図（Ａ） （Ｂ） （Ｃ） （Ｄ）は第３図に示す
半導体レーザ素子の製造工程図である。 第５図は本発明の他の実施例を示す半導体レーザ素子の
構成図である。 第６図（Ａ） （Ｂ） （Ｃ） （Ｄ）は第５図に示す
半導体レーザ素子の製造工程図である。 ２１．３１・・・ｐ＋−ＧａＡｓ基板 ２２．３２−電
流阻止層 ２３．３３・・・ｎ −ＧａＡｓバッファ
層２６、、．３７−・・活性層 ３５ ・・・ｐ −Ｇ
ａＡｓバッフ７層 ′ 代理人 弁理士 福 士 愛 彦（他２名）第５図
Claims (1)
- １、Ｐ型基板上にＴｅドープｎ型電流阻止層を堆積し、
ストライプ状にチャネル溝を電流通路として開通形成し
た半導体レーザ素子に於いて、前記電流阻止層上に結晶
性回復のためのバップア層を重畳したことを特徴とする
半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15200182A JPS5941885A (ja) | 1982-08-31 | 1982-08-31 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15200182A JPS5941885A (ja) | 1982-08-31 | 1982-08-31 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941885A true JPS5941885A (ja) | 1984-03-08 |
Family
ID=15530894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15200182A Pending JPS5941885A (ja) | 1982-08-31 | 1982-08-31 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941885A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157553U (ja) * | 1984-09-19 | 1986-04-17 | ||
| JPS6196791A (ja) * | 1984-10-17 | 1986-05-15 | Sharp Corp | 半導体素子の製造方法 |
| JPH0219431U (ja) * | 1988-07-25 | 1990-02-08 |
-
1982
- 1982-08-31 JP JP15200182A patent/JPS5941885A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157553U (ja) * | 1984-09-19 | 1986-04-17 | ||
| JPS6196791A (ja) * | 1984-10-17 | 1986-05-15 | Sharp Corp | 半導体素子の製造方法 |
| JPH0219431U (ja) * | 1988-07-25 | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0118590B2 (ja) | ||
| JP2997573B2 (ja) | 半導体レーザ装置 | |
| US5270246A (en) | Manufacturing method of semiconductor multi-layer film and semiconductor laser | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| EP0160490B1 (en) | A semiconductor laser | |
| JPH067618B2 (ja) | 半導体レ−ザ装置 | |
| JPH1187764A (ja) | 半導体発光装置とその製造方法 | |
| JPH07235723A (ja) | 半導体レーザ素子 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP3679010B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2004134786A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0159753B2 (ja) | ||
| JPH0410705Y2 (ja) | ||
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH08204277A (ja) | 半導体レーザ | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS593986A (ja) | 半導体レ−ザ素子 | |
| JPH0685379A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05145171A (ja) | 半導体レーザ | |
| JPH0239106B2 (ja) | ||
| JPH0722697A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0260077B2 (ja) | ||
| JPH05175607A (ja) | 半導体多層膜の形成方法および半導体レーザの製造方法 |