JPS594242A - スタツフ同期装置 - Google Patents
スタツフ同期装置Info
- Publication number
- JPS594242A JPS594242A JP11075782A JP11075782A JPS594242A JP S594242 A JPS594242 A JP S594242A JP 11075782 A JP11075782 A JP 11075782A JP 11075782 A JP11075782 A JP 11075782A JP S594242 A JPS594242 A JP S594242A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- random
- clock
- stuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000288105 Grus Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディノタル通信多重変換装置等に適用する非同
期ディジタル信号のノｅルススタ、７同明装置に関する
ものである。
期ディジタル信号のノｅルススタ、７同明装置に関する
ものである。
非同期のディジタル信号を高次群に多重変換する場合は
、Ｉノティブノヤスティフィケーシコンを用いるスタッ
フ同期多重変換装置を用いるのが一般的である。そして
この場合、予め定められた繰返し周波数と有限のフレー
ム長とを有する基準・やルス列に対して異なる繰返し周
波数を有する入カ／ｓｏルス列を同期させる・ぐルスス
タッフ同期装置に用いられる従来のスタッフ同期装置は
、前記入力・ぞルス列を一時記憶するバッファメモリと
、前記入力・やルス列の繰返し周波数信号から抽出再生
した入力クロック・ぐルスで歩進し、かつ指定した・ぐ
ルス数からなる分周比で前記バッファメモリに対する書
き込み位置を周期的に反復指示する書き込み計数器と、
前記基準パルス列の基準クロックパルスで歩進しかつ前
記分周比で前記バッファメモリに対する読み出し位置を
周期的に反復指示する読み出し計数器と、前記入力クロ
ック・ぐルスおよび前記基準クロック・ぐルスの位相を
比較し該位相差が一定値以下となると、前記読み出し計
数器の歩進を少なくとも１・ぐルス遅延させスタッフ・
ぐルスとする手段をそなえているのがふつうである。
、Ｉノティブノヤスティフィケーシコンを用いるスタッ
フ同期多重変換装置を用いるのが一般的である。そして
この場合、予め定められた繰返し周波数と有限のフレー
ム長とを有する基準・やルス列に対して異なる繰返し周
波数を有する入カ／ｓｏルス列を同期させる・ぐルスス
タッフ同期装置に用いられる従来のスタッフ同期装置は
、前記入力・ぞルス列を一時記憶するバッファメモリと
、前記入力・やルス列の繰返し周波数信号から抽出再生
した入力クロック・ぐルスで歩進し、かつ指定した・ぐ
ルス数からなる分周比で前記バッファメモリに対する書
き込み位置を周期的に反復指示する書き込み計数器と、
前記基準パルス列の基準クロックパルスで歩進しかつ前
記分周比で前記バッファメモリに対する読み出し位置を
周期的に反復指示する読み出し計数器と、前記入力クロ
ック・ぐルスおよび前記基準クロック・ぐルスの位相を
比較し該位相差が一定値以下となると、前記読み出し計
数器の歩進を少なくとも１・ぐルス遅延させスタッフ・
ぐルスとする手段をそなえているのがふつうである。
上記の従来の方式を用いると、システムの柔軟性が極め
て高く又装置の設計も容易である。しかし、この方式に
はこの方式特有のスタッフノックが生じるので、装置の
受信側において位相制御ループ（ｐｕ、 ）によるジッ
タ抑圧を行なってはいるものの、このジッタの内には超
低周波成分を含んでいるのでノックを完全に除去するこ
とはできず。
て高く又装置の設計も容易である。しかし、この方式に
はこの方式特有のスタッフノックが生じるので、装置の
受信側において位相制御ループ（ｐｕ、 ）によるジッ
タ抑圧を行なってはいるものの、このジッタの内には超
低周波成分を含んでいるのでノックを完全に除去するこ
とはできず。
出力の品質を低下させるという欠点があった。
したがって本発明の目的は、上記の低周波の残留ジッタ
も除去した高品質の出力の得られるスタッフ同期装置を
得ようとするものである。
も除去した高品質の出力の得られるスタッフ同期装置を
得ようとするものである。
本発明によるスタッフ同期装置は、装置の受信側におい
てＰＬＬによるジッタ抑圧を行なっても通過してしまう
低周波の残留ノックを、装置の送信側であらかじめ検出
してこれを送信側において拡散させ、受信側のＰＬＬに
よって拡散したジッタを抑圧するようにしたものである
。
てＰＬＬによるジッタ抑圧を行なっても通過してしまう
低周波の残留ノックを、装置の送信側であらかじめ検出
してこれを送信側において拡散させ、受信側のＰＬＬに
よって拡散したジッタを抑圧するようにしたものである
。
すなわち本発明によれば、上述のような送信スタッフ装
置において、前記入力クロックパルスおよび前記基準ク
ロック・ぐルスを入力して残留ノックを検出し、検出し
た残留ジッタが所定の大きさより大きくなると制御信号
を発する残留・ジッタ検出回路と、前記制御信号により
ランダム・ぐルスを発するランダム／’Ｐルス発生器ト
、ランダムパルス情報によって前記送信スタッフ同期装
置のスタッフ要求の有無の最終判定点をランダムに切替
える切替え回路とを具備したことを特長とするスタッフ
同期装置が得られる。
置において、前記入力クロックパルスおよび前記基準ク
ロック・ぐルスを入力して残留ノックを検出し、検出し
た残留ジッタが所定の大きさより大きくなると制御信号
を発する残留・ジッタ検出回路と、前記制御信号により
ランダム・ぐルスを発するランダム／’Ｐルス発生器ト
、ランダムパルス情報によって前記送信スタッフ同期装
置のスタッフ要求の有無の最終判定点をランダムに切替
える切替え回路とを具備したことを特長とするスタッフ
同期装置が得られる。
次に図面を参照して詳細に説明する。
第１図は本発明の一実施例であるスタッフ同期装置の構
成をあられした図である。第１図において、クロック抽
出回路１によって入力データ信号ａからクロックｂが抽
出され、このクロックにより書き込みパルス発生器２に
よってｉ分周したｉ相の書き込み・ぐルスＣｒｃ ｔ
・・・Ｃが発生される。
成をあられした図である。第１図において、クロック抽
出回路１によって入力データ信号ａからクロックｂが抽
出され、このクロックにより書き込みパルス発生器２に
よってｉ分周したｉ相の書き込み・ぐルスＣｒｃ ｔ
・・・Ｃが発生される。
＋２ １
人力データａばこの書込み／ぐルスｃ１〜Ｃｒによって
バッファメモリ３に書き込まれる。バッファメモリ３に
書き込まれたデータは９図示してない同期回路から送ら
れてくる同期クロックｄ、すなわち基準・ぐルス列の基
準クロックパルスで動作する読出しパルス発生器４から
発生されるｉ相の読出し／ぞルスｅ１．ｅ２・・・ｅｉ
によって読み出され、データ読出信号ｆとして出力され
る。書き込みクロックと読み出しクロ、りは位相情報ｇ
、！ｌ：ｈを介して位相比較器５によって位相比較され
ており、この位相差がある定められた一定値以下になる
と、スタッフ要求線分ｇが送出される。そしてこのスタ
ッフ要求はラッチ回路６において高次群フレームで定め
られたスタッフの有無最終判定点で記憶され、スタッフ
命令におよび制御信号ｔが送出される。
バッファメモリ３に書き込まれる。バッファメモリ３に
書き込まれたデータは９図示してない同期回路から送ら
れてくる同期クロックｄ、すなわち基準・ぐルス列の基
準クロックパルスで動作する読出しパルス発生器４から
発生されるｉ相の読出し／ぞルスｅ１．ｅ２・・・ｅｉ
によって読み出され、データ読出信号ｆとして出力され
る。書き込みクロックと読み出しクロ、りは位相情報ｇ
、！ｌ：ｈを介して位相比較器５によって位相比較され
ており、この位相差がある定められた一定値以下になる
と、スタッフ要求線分ｇが送出される。そしてこのスタ
ッフ要求はラッチ回路６において高次群フレームで定め
られたスタッフの有無最終判定点で記憶され、スタッフ
命令におよび制御信号ｔが送出される。
上記のようにして得られた信号には前もって定められた
可変タイムスロットを制御する。すなわちスタッフ命令
が出されて制御信号ｔが発せられればゲート７は開かれ
、可変タイムスロット位置を示す・ぐルスｍをスタッフ
位置を示す・ぞルスｎとしてダート８に道中する。スタ
ッフ命令が出されていなければこのパルスｎは禁止され
る。ゲート８の他の入力には高次群からの同期クロック
０が入力されており、スタッフ命令が出されていて可変
タイムスロット位置を示すノＲルスｎがハイレベルを示
せば、同期クロックｎ中の可変タイムスロット位置のパ
ルスが禁止され、出されていなければそのまま送出され
、先に説明した同期化クロックｄを作る。なお可変タイ
ムスロット位置のノ’？ルスの禁止はここでは１・ぐル
スを考えているが、２つまたは２つ以上のパルスの禁止
であってもよい。
可変タイムスロットを制御する。すなわちスタッフ命令
が出されて制御信号ｔが発せられればゲート７は開かれ
、可変タイムスロット位置を示す・ぐルスｍをスタッフ
位置を示す・ぞルスｎとしてダート８に道中する。スタ
ッフ命令が出されていなければこのパルスｎは禁止され
る。ゲート８の他の入力には高次群からの同期クロック
０が入力されており、スタッフ命令が出されていて可変
タイムスロット位置を示すノＲルスｎがハイレベルを示
せば、同期クロックｎ中の可変タイムスロット位置のパ
ルスが禁止され、出されていなければそのまま送出され
、先に説明した同期化クロックｄを作る。なお可変タイ
ムスロット位置のノ’？ルスの禁止はここでは１・ぐル
スを考えているが、２つまたは２つ以上のパルスの禁止
であってもよい。
次に書き込みクロックの１つ（この場合Ｃ１とする）と
読み出しクロックの１つ（ｅｌ）が引き出され２本発明
において最も特徴的な残留ジッタ検出回路９に入力され
て残留ジ、りが設定されているスレッショルドより大き
いか小さいかが比較され。
読み出しクロックの１つ（ｅｌ）が引き出され２本発明
において最も特徴的な残留ジッタ検出回路９に入力され
て残留ジ、りが設定されているスレッショルドより大き
いか小さいかが比較され。
大きければ制御信号ｐが出力されてランダム・ぐルス発
生器１０を作動させる。次にこのランダムパルス発生器
１０からの情報ｑによって、最終判定点のランダム切替
器１１においてスタッフの有無の最終判定点を成る適当
な範囲Ｍの間でフレーム毎にランダムに切替え、これに
よって低周波の残留ジッタを拡散するととができる。但
し、実用的に考えるとランダムパルス発生器１０は有限
長であり、拡散したいと考えているスタッフノックを拡
散できない場合も考えられる。この場合は再度ランダム
パルス発生器を制御して、ランダムパルスの繰り返し周
期を変更し、他のランダム・ぐターンを発生することに
よって、低周波ノックを拡散することができる。
生器１０を作動させる。次にこのランダムパルス発生器
１０からの情報ｑによって、最終判定点のランダム切替
器１１においてスタッフの有無の最終判定点を成る適当
な範囲Ｍの間でフレーム毎にランダムに切替え、これに
よって低周波の残留ジッタを拡散するととができる。但
し、実用的に考えるとランダムパルス発生器１０は有限
長であり、拡散したいと考えているスタッフノックを拡
散できない場合も考えられる。この場合は再度ランダム
パルス発生器を制御して、ランダムパルスの繰り返し周
期を変更し、他のランダム・ぐターンを発生することに
よって、低周波ノックを拡散することができる。
第２図は第１図の装置における残留ノック検出器９の詳
細な構成を示したブロック図である。第２図において９
分周後の書き込みクロックと読み出しクロック信号は位
相比較器２２によって位相比較され２位相−アナログ変
換器２２によって位相差の情報がアナログ信号に変換さ
れる。次にこのアナログ信号を標本抽出器２３において
高次群のフレーム間隔で入力する標本抽出・ぐルスＳを
用いて標本抽出する。次に標本抽出した信号をアナログ
／ディジタル変換器２４によってディジタル符号化する
。ディジタル符号化された信号はディジタルフィルタ２
５に入力され、Ｐ波され、残留ジッタ波形が求められる
。さらに、残留ノック波形の振幅がマグニチーード・コ
ンノ’？レータ２６によって監視され、前もって設定さ
れているスレッショルド２７を越えるかどうかが比較さ
れ、その結果が制御信号ｐとして出力され、ランダム・
ぞルス発生器１０に送られる。
細な構成を示したブロック図である。第２図において９
分周後の書き込みクロックと読み出しクロック信号は位
相比較器２２によって位相比較され２位相−アナログ変
換器２２によって位相差の情報がアナログ信号に変換さ
れる。次にこのアナログ信号を標本抽出器２３において
高次群のフレーム間隔で入力する標本抽出・ぐルスＳを
用いて標本抽出する。次に標本抽出した信号をアナログ
／ディジタル変換器２４によってディジタル符号化する
。ディジタル符号化された信号はディジタルフィルタ２
５に入力され、Ｐ波され、残留ジッタ波形が求められる
。さらに、残留ノック波形の振幅がマグニチーード・コ
ンノ’？レータ２６によって監視され、前もって設定さ
れているスレッショルド２７を越えるかどうかが比較さ
れ、その結果が制御信号ｐとして出力され、ランダム・
ぞルス発生器１０に送られる。
以上の様にして、スタッフ同期装置で発生するスタッフ
ィングによる低周波ノックを、送信側においてランダム
に拡散し、受信側においてＰＬＬ回路によって抑圧する
ことによって、ノックを取り除いて低次群信号の伝送品
質の劣化を防止することができる。
ィングによる低周波ノックを、送信側においてランダム
に拡散し、受信側においてＰＬＬ回路によって抑圧する
ことによって、ノックを取り除いて低次群信号の伝送品
質の劣化を防止することができる。
゛第１図は本発明の一実施例であるスタッフ同期装置の
構成を示す図、第２図は第１図の装置に用いられる残留
ジッタ検出回路の構成を示す図である。 記号の説明：１はクロック抽出回路、２は書込みクロッ
ク発生用分周器、３はバッファメモリ。 ４は読出しクロック発生用分周器、５は位相比較器、６
はスタッフ命令記憶用ラッチ回路、９は残留ジッタ検出
回路、ＩＱはランダム・ぐルス発生器。 １１は最終位相比較位置設定回路、ａは入力データ信号
＋ Ｃｒは書込みノクルス、ｄは同期クロック（基準
パルス列の基準クロック・ぐルス） ｔ ｅｌは読出し
パルス、ｆはデータ読出し信号、にはスタッフ命令信号
、ｔは制御信号１ｍは可変タイムスロット位置を示すパ
ルス、ｎはスタッフ位置を示す・ぐルス、０は高次群か
らの同期クロック、ｐはランダム・やシス発生用制御信
号をそれぞれ示している。
構成を示す図、第２図は第１図の装置に用いられる残留
ジッタ検出回路の構成を示す図である。 記号の説明：１はクロック抽出回路、２は書込みクロッ
ク発生用分周器、３はバッファメモリ。 ４は読出しクロック発生用分周器、５は位相比較器、６
はスタッフ命令記憶用ラッチ回路、９は残留ジッタ検出
回路、ＩＱはランダム・ぐルス発生器。 １１は最終位相比較位置設定回路、ａは入力データ信号
＋ Ｃｒは書込みノクルス、ｄは同期クロック（基準
パルス列の基準クロック・ぐルス） ｔ ｅｌは読出し
パルス、ｆはデータ読出し信号、にはスタッフ命令信号
、ｔは制御信号１ｍは可変タイムスロット位置を示すパ
ルス、ｎはスタッフ位置を示す・ぐルス、０は高次群か
らの同期クロック、ｐはランダム・やシス発生用制御信
号をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １、予め定められた繰返し周波数と有限のフレーム長と
を有する基準・ぐルス列に対し、異なる繰返し周波数を
有する入力・ぐルス列を同期させる・ξルススタッフ同
期装置において、前記入力Ａ？ルス列を一時記憶する緩
衝記憶器と、前記入力パルス列の繰返し周波数信号から
抽出再生した入力クロックパルスで歩進し、かつ指定し
た・ぐルス数からなる分周比で前記緩衝記憶器に対する
書き込み位置を周期的に反復指示する書き込み計数器と
、前記基準・ぐルス列の基準クロック・ぐルスで歩進し
かつ前記分周比で前記緩衝記憶器に対する読み出し位置
を周期的に反復指示する読み出し計数器と。 前記入力クロック・にルスおよび前記基準クロック・ぐ
ルスの位相を比較し該位相差が一定値以下となると、前
記読み出し計数器の歩進を少なくとも１・ぐルス遅延さ
せスタッフパルスとする手段をそなえた送信スタッフ同
期装置において、前記入力クロック・ぐルスおよび前記
基準クロック・ぐルスを入力して残留ジッタを検出し、
検出した残留ジッタが所定の大きさよシ大きくなると制
御信号を発する残留ノック検出回路と、前記制御信号に
よりランダム・ぐルスを発生するランダムパルス発生器
と。 ランダム・ぐルス情報によって前記送信スタッフ同期装
置のスタッフ要求の有無の最終判定点をランダムに切替
える切替え回路とを具備したことを特長とするスタッフ
同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075782A JPS594242A (ja) | 1982-06-29 | 1982-06-29 | スタツフ同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075782A JPS594242A (ja) | 1982-06-29 | 1982-06-29 | スタツフ同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594242A true JPS594242A (ja) | 1984-01-11 |
| JPH0119664B2 JPH0119664B2 (ja) | 1989-04-12 |
Family
ID=14543787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11075782A Granted JPS594242A (ja) | 1982-06-29 | 1982-06-29 | スタツフ同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140528A (ja) * | 1985-12-16 | 1987-06-24 | Kenwood Corp | 時分割多重化信号分離方式 |
-
1982
- 1982-06-29 JP JP11075782A patent/JPS594242A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140528A (ja) * | 1985-12-16 | 1987-06-24 | Kenwood Corp | 時分割多重化信号分離方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119664B2 (ja) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0248551B1 (en) | Synchronization of asynchronous data signals | |
| JPH0593167U (ja) | 動画ビデオ信号のクロックパルス調整装置 | |
| JPS594242A (ja) | スタツフ同期装置 | |
| JPH0115182B2 (ja) | ||
| JP3518503B2 (ja) | クロック供給装置 | |
| JP2748875B2 (ja) | クロック抽出回路 | |
| JPH06311154A (ja) | タイミング再生回路 | |
| KR0151527B1 (ko) | 데이타 세그먼트 동기신호 발생 장치 및 방법 | |
| SU792603A1 (ru) | Видеорегенератор дл систем св зи с импульсно-кодовой модул цией | |
| JP3000712B2 (ja) | 位相制御回路 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JPS5937751A (ja) | クロツク再生装置 | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPS61150428A (ja) | デ−タ受信装置 | |
| JPS61158228A (ja) | スタツフ同期方式 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPS5911081A (ja) | サンプリングクロツクパルス再生回路 | |
| JPH0158700B2 (ja) | ||
| JPS61224740A (ja) | スタツフ同期方式 | |
| JPH07112190B2 (ja) | 同期装置 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH06244772A (ja) | クロック同期方法と装置 | |
| JPH0761051B2 (ja) | データ信号速度変換回路 | |
| JPH0276429A (ja) | クロック再生回路 |