JPH0158700B2 - - Google Patents
Info
- Publication number
- JPH0158700B2 JPH0158700B2 JP11971581A JP11971581A JPH0158700B2 JP H0158700 B2 JPH0158700 B2 JP H0158700B2 JP 11971581 A JP11971581 A JP 11971581A JP 11971581 A JP11971581 A JP 11971581A JP H0158700 B2 JPH0158700 B2 JP H0158700B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- circuit
- staff
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明はスタツフ同期方式の時分割多重デイジ
タル伝送の多重変換装置に係り受信側で同期はず
れが生じ再度同期が復帰した場合位相同期発振回
路（PLL，Phase Lock Loop）の引込み時間を
早くするスタツフ同期方式に関する。
タル伝送の多重変換装置に係り受信側で同期はず
れが生じ再度同期が復帰した場合位相同期発振回
路（PLL，Phase Lock Loop）の引込み時間を
早くするスタツフ同期方式に関する。
複数の非同期デイジタル信号を多重化して周波
数の高い１本の信号にして伝送する場合一般的に
スタツフ同期方式が使用されている。
数の高い１本の信号にして伝送する場合一般的に
スタツフ同期方式が使用されている。
第１図に従来例のスタツフ同期方式のデイジタ
ル多重変換装置のブロツク図を示し、Ａは送信
部、Ｂは受信部を示している。
ル多重変換装置のブロツク図を示し、Ａは送信
部、Ｂは受信部を示している。
図中１，２は送信チヤンネル部、３，１４はバ
イポーラ・ユニポーラ変換部（以下Ｂ／Ｖ
CONVと称す）、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路（ジヤステ
イフイケーシヨン制御回路）、９は多重化部、１
０は発主発振器、１１は送信側クロツク発生回
路、１２，２４はユニポーラ・バイポーラ変換部
（以下Ｕ／Ｂ CONVと称す）、１６は受信側ク
ロツク発生回路、１７はフレーム同期回路、１
３，１８は分離部、１９はデスタツフ制御回路、
２０，２１は受信チヤンネル部、２３は位相同期
発振回路、２５はAIS信号発生器である。
イポーラ・ユニポーラ変換部（以下Ｂ／Ｖ
CONVと称す）、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路（ジヤステ
イフイケーシヨン制御回路）、９は多重化部、１
０は発主発振器、１１は送信側クロツク発生回
路、１２，２４はユニポーラ・バイポーラ変換部
（以下Ｕ／Ｂ CONVと称す）、１６は受信側ク
ロツク発生回路、１７はフレーム同期回路、１
３，１８は分離部、１９はデスタツフ制御回路、
２０，２１は受信チヤンネル部、２３は位相同期
発振回路、２５はAIS信号発生器である。
動作としては各送信チヤンネル部のSINより入
力するバイポーラ符号の入力低次群信号を、Ｂ／
Ｕ CONV３にてユニポーラ符号に変換して、
この信号よりタイミング抽出器５にて抽出したタ
イミングパルスでバツフアメモリ４に書込む。一
方送信側クロツク発生器１１より入力低次群周波
数に比較して若干高めの同期化信号周波数をスタ
ツフ制御回路８に入力し、これにより発するパル
スによりバツフアメモリ４の上記説明の書込まれ
た信号を読みとる。この時スタツフパルスを挿入
することにより多重化部９にて多重化する周波数
偏差を吸収している。この時スタツフパルスを挿
入したか、しないかの情報をスタツフ指定パルス
として別に多重化信号に重畳している。又受信側
にて同期をとるためのフレームパルス各種のサー
ビスパルス等も多重化信号に重畳されている。こ
のような各送信チヤンネル部１，２等より送られ
る多重化信号を多重化部９にて多重化し、Ｕ／Ｂ
CONV１２にてバイポーラ符号に変換して受
信側に送出する。受信側ではＢ／Ｕ CONV１
４によりユニポーラ符号に変換しタイミング抽出
回路１５により抽出されたタイミングパルスで受
信側クロツク発生回路１６を動作させ、フレーム
同期回路１７にて、送信されてきたフレームパル
スにて同期をとり分離部１８にて各チヤンネルに
分離される。一方スタツフ指定パルスを検出して
スタツフパルスを信号と分離している。分離部１
８にて各チヤンネルに分離された後バツフアメモ
リ２２に書きこまれるが、スタツフパルス、スタ
ツフ指定パルス、フレームパルス等が挿入されて
いるところはデスタツフ制御回路１９より書き込
みクロツクを禁止することにより除去を行つてい
る。バツフアメモリ２２に書込まれた信号は位相
同期発振回路２３の中の電圧制御発振器で発生さ
れた読み出しクロツクによつて低次群の元の信号
として読み出されＵ／Ｂ CONV２４によりバ
イポーラ符号に変換されて各受信チヤンネル部の
ROUTより送出される。この時、前記のスタツ
フパルスに対応するクロツクを禁止としたクロツ
クと読み出しクロツクとを位相同期回路２３の中
の位相比較回路により位相比較し、比較値に比例
する平滑化した制御電圧を電圧制御発振器に加え
ることにより読出しクロツクを送信側入力低次群
信号周波数に追従するようにしている。しかし何
等かの原因で受信側の分離部１３で同期はずれが
生じた場合、信号の分離が正確に行われずデスタ
ツフ制御回路１９よりの書き込みクロツクの周波
数が位相同期発振回路２３の中の電圧制御発振器
の引き込み範囲よりはずされぱなしの状態になつ
てしまう。この状態では同期が復帰した後でも電
圧制御発振器が引き込むのに時間がかかるので
ROUTよりの出力信号が正常にもどるまで時間
がかかる欠点がある。又分離部１３の同期がはず
れている場合、AIS信号（アラームインデイケー
シヨンシグナル通常オール“１”）発生器２５で
検知し低次群にAIS信号を送出することで、同期
はずれを知らせることが一般に行なわれている
が、位相同期発振回路２３の中の電圧制御発振器
が引込み範囲をはずれている時はROUTの低次
群への出力信号の周波数もずれているので低次群
の装置がAIS信号を受信出来ないことが起こる欠
点がある。
力するバイポーラ符号の入力低次群信号を、Ｂ／
Ｕ CONV３にてユニポーラ符号に変換して、
この信号よりタイミング抽出器５にて抽出したタ
イミングパルスでバツフアメモリ４に書込む。一
方送信側クロツク発生器１１より入力低次群周波
数に比較して若干高めの同期化信号周波数をスタ
ツフ制御回路８に入力し、これにより発するパル
スによりバツフアメモリ４の上記説明の書込まれ
た信号を読みとる。この時スタツフパルスを挿入
することにより多重化部９にて多重化する周波数
偏差を吸収している。この時スタツフパルスを挿
入したか、しないかの情報をスタツフ指定パルス
として別に多重化信号に重畳している。又受信側
にて同期をとるためのフレームパルス各種のサー
ビスパルス等も多重化信号に重畳されている。こ
のような各送信チヤンネル部１，２等より送られ
る多重化信号を多重化部９にて多重化し、Ｕ／Ｂ
CONV１２にてバイポーラ符号に変換して受
信側に送出する。受信側ではＢ／Ｕ CONV１
４によりユニポーラ符号に変換しタイミング抽出
回路１５により抽出されたタイミングパルスで受
信側クロツク発生回路１６を動作させ、フレーム
同期回路１７にて、送信されてきたフレームパル
スにて同期をとり分離部１８にて各チヤンネルに
分離される。一方スタツフ指定パルスを検出して
スタツフパルスを信号と分離している。分離部１
８にて各チヤンネルに分離された後バツフアメモ
リ２２に書きこまれるが、スタツフパルス、スタ
ツフ指定パルス、フレームパルス等が挿入されて
いるところはデスタツフ制御回路１９より書き込
みクロツクを禁止することにより除去を行つてい
る。バツフアメモリ２２に書込まれた信号は位相
同期発振回路２３の中の電圧制御発振器で発生さ
れた読み出しクロツクによつて低次群の元の信号
として読み出されＵ／Ｂ CONV２４によりバ
イポーラ符号に変換されて各受信チヤンネル部の
ROUTより送出される。この時、前記のスタツ
フパルスに対応するクロツクを禁止としたクロツ
クと読み出しクロツクとを位相同期回路２３の中
の位相比較回路により位相比較し、比較値に比例
する平滑化した制御電圧を電圧制御発振器に加え
ることにより読出しクロツクを送信側入力低次群
信号周波数に追従するようにしている。しかし何
等かの原因で受信側の分離部１３で同期はずれが
生じた場合、信号の分離が正確に行われずデスタ
ツフ制御回路１９よりの書き込みクロツクの周波
数が位相同期発振回路２３の中の電圧制御発振器
の引き込み範囲よりはずされぱなしの状態になつ
てしまう。この状態では同期が復帰した後でも電
圧制御発振器が引き込むのに時間がかかるので
ROUTよりの出力信号が正常にもどるまで時間
がかかる欠点がある。又分離部１３の同期がはず
れている場合、AIS信号（アラームインデイケー
シヨンシグナル通常オール“１”）発生器２５で
検知し低次群にAIS信号を送出することで、同期
はずれを知らせることが一般に行なわれている
が、位相同期発振回路２３の中の電圧制御発振器
が引込み範囲をはずれている時はROUTの低次
群への出力信号の周波数もずれているので低次群
の装置がAIS信号を受信出来ないことが起こる欠
点がある。
本発明の目的は上記の欠点をなくすために受信
側で同期はずれが生じた場合、位相同期発振回路
の中の電圧制御発振器を中心周波数にロツクし、
低次群の装置がAIS信号を受信出来ると共に、再
度同期が復帰した場合直ちに電圧制御発振器の引
込みが行なわれ通信状態が直ちに正常にもどるス
タツフ同期方式の提供にある。
側で同期はずれが生じた場合、位相同期発振回路
の中の電圧制御発振器を中心周波数にロツクし、
低次群の装置がAIS信号を受信出来ると共に、再
度同期が復帰した場合直ちに電圧制御発振器の引
込みが行なわれ通信状態が直ちに正常にもどるス
タツフ同期方式の提供にある。
本発明は上記の目的を達成するためにスタツフ
同期方式によるデイジイタル多重変換装置におい
て、受信側で同期はずれが生じた場合、受信側の
位相同期発振回路の位相比較回路への書き込みク
ロツの送出を禁止することにより、位相比較回路
より読出しクロツクがそのまま出力され電圧制御
発振器は中心周波数にロツクされ、低次群装置が
各チヤンネル部を経てがAIS信号を受信出来ると
共に同期が再度復帰した場合速かに電圧制御発振
器の引込みが可能となることを特徴とする。
同期方式によるデイジイタル多重変換装置におい
て、受信側で同期はずれが生じた場合、受信側の
位相同期発振回路の位相比較回路への書き込みク
ロツの送出を禁止することにより、位相比較回路
より読出しクロツクがそのまま出力され電圧制御
発振器は中心周波数にロツクされ、低次群装置が
各チヤンネル部を経てがAIS信号を受信出来ると
共に同期が再度復帰した場合速かに電圧制御発振
器の引込みが可能となることを特徴とする。
以下本発明の一実施例につき図に従つて説明す
る。
る。
第２図は本発明の実施例のスタツフ同期方式の
デイジタル変換装置のブロツク図で(A)は送信部、
(B)は受信部であり、第３図は位相同期発振回路の
ブロツク図を示す。
デイジタル変換装置のブロツク図で(A)は送信部、
(B)は受信部であり、第３図は位相同期発振回路の
ブロツク図を示す。
図中第１図と同一機能のものは同一記号で示
す。１７′はフレーム同期回路、１９′はデスタツ
プ制御回路、２６は位相比較回路、２７は低減
波器、２８は増幅器、２９は電圧制御発振器であ
る。
す。１７′はフレーム同期回路、１９′はデスタツ
プ制御回路、２６は位相比較回路、２７は低減
波器、２８は増幅器、２９は電圧制御発振器であ
る。
第２図にて第１図と異なる点は(B)に示す受信部
のフレーム同期回路１７′とデスタツプ制御回路
１９′間にインヒビツトの作用をする機能を持た
せた点のみである。従つて普通の動作は前記説明
と同じである。しかし受信部の分離部１３で同期
はずれが生じた場合、フレーム同期回路１７′に
て検出し、インヒビツト信号にてデスタツフ制御
回路１９′よりの書き込みロツク｛第２図Ｂの
WCLK｝の送出を禁止する。このことにより第
３図の位相比較回路２６よりの制御電圧は０とな
り電圧制御発振器２９は中心周波数にロツクされ
る。AIS信号発生器２５よりのAIS信号は該中心
周波数のクロツクで読出され、低次群装置に各チ
ヤンネル部のROUTより送信されるので、低次
群装置はAIS信号を確実に受信出来第２図Ｂに示
す高次群の受信部で障害が発生していることが判
る。次に同期はずれが復旧するとフレーム同期回
路１７′はこれを検出して、デスタツフ制御回路
１９′へのインヒビツトを解除する。このことに
より書き込みクロツクは位相同期発振回路２３の
位相比較回路２６へ送られる。この時電圧制御発
振器２９は中心周波数付近で動作しているので直
ちに書き込みロツクを引込み正常状態にもどり正
常な通信状態となる。
のフレーム同期回路１７′とデスタツプ制御回路
１９′間にインヒビツトの作用をする機能を持た
せた点のみである。従つて普通の動作は前記説明
と同じである。しかし受信部の分離部１３で同期
はずれが生じた場合、フレーム同期回路１７′に
て検出し、インヒビツト信号にてデスタツフ制御
回路１９′よりの書き込みロツク｛第２図Ｂの
WCLK｝の送出を禁止する。このことにより第
３図の位相比較回路２６よりの制御電圧は０とな
り電圧制御発振器２９は中心周波数にロツクされ
る。AIS信号発生器２５よりのAIS信号は該中心
周波数のクロツクで読出され、低次群装置に各チ
ヤンネル部のROUTより送信されるので、低次
群装置はAIS信号を確実に受信出来第２図Ｂに示
す高次群の受信部で障害が発生していることが判
る。次に同期はずれが復旧するとフレーム同期回
路１７′はこれを検出して、デスタツフ制御回路
１９′へのインヒビツトを解除する。このことに
より書き込みクロツクは位相同期発振回路２３の
位相比較回路２６へ送られる。この時電圧制御発
振器２９は中心周波数付近で動作しているので直
ちに書き込みロツクを引込み正常状態にもどり正
常な通信状態となる。
以上詳細に説明した如く本発明によれば受信側
で同期はずれが生じた場合でも低次群装置は確実
にAIS信号を受信出来又、同期はずれが復帰した
場合直ちに正常に戻り通信のとだえる時間を大幅
に短縮出来る効果がある。
で同期はずれが生じた場合でも低次群装置は確実
にAIS信号を受信出来又、同期はずれが復帰した
場合直ちに正常に戻り通信のとだえる時間を大幅
に短縮出来る効果がある。
第１図は従来例のスタツフ方式のデイジタル多
重変換装置のブロツク図、第２図は本発明の実施
例のスタツフ方式のデイジタル多重変換装置のブ
ロツク図、第３図は位相同期発振回路のブロツク
図である。 図中１，２は送信チヤンネル部、３，１４は
Ｂ／Ｕ CONV、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路、９は多重
化部、１０は主発振器、１１は送信側クロツク発
生回路、１２，２４はＵ／Ｂ CONV、１６は
受信側クロツク発生回路、１７，１７′はフレー
ム同期回路、１３，１８は分離部、１９，１９′
はデスタツフ制御回路、２０，２１は受信チヤン
ネル部、２３は位相同期発振回路、２５はAIS信
号発生器、２６は位相比較回路、２７は低域波
器、２８は増幅器、２９は電圧制御発振器であ
る。
重変換装置のブロツク図、第２図は本発明の実施
例のスタツフ方式のデイジタル多重変換装置のブ
ロツク図、第３図は位相同期発振回路のブロツク
図である。 図中１，２は送信チヤンネル部、３，１４は
Ｂ／Ｕ CONV、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路、９は多重
化部、１０は主発振器、１１は送信側クロツク発
生回路、１２，２４はＵ／Ｂ CONV、１６は
受信側クロツク発生回路、１７，１７′はフレー
ム同期回路、１３，１８は分離部、１９，１９′
はデスタツフ制御回路、２０，２１は受信チヤン
ネル部、２３は位相同期発振回路、２５はAIS信
号発生器、２６は位相比較回路、２７は低域波
器、２８は増幅器、２９は電圧制御発振器であ
る。
Claims (1)
- 【特許請求の範囲】 １ スタツフ同期方式による時分割多重デイジタ
ル伝送の受信側多重変換装置であつて、 受信信号のフレーム同期検出を行ない、該信号
を各チヤネルに分離すると共に、各チヤネル毎に
スタツフパルス挿入の有無を検出し、 該分離された信号を各チヤネルのバツフアに該
分離された信号に同期する書き込みクロツクによ
り書き込むに際し、スタツフパルス挿入有りの場
合はスタツフパルスに対応する書き込みクロツク
を無効とすることにより、スタツフパルスを除去
して書き込み、 該スタツフパルスに対応する書き込みクロツク
を無効とされたクロツクを入力とする位相同期発
振回路の発生クロツクにより、前記バツフアに書
き込まれた信号を、読み出して該チヤネルの受信
出力とする多重変換装置において、 前記フレーム同期検出が同期はずれとなつた場
合は、前記位相同期発振回路への書き込みクロツ
クの送出を禁止することを特徴とするスタツフ同
期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971581A JPS5820045A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971581A JPS5820045A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820045A JPS5820045A (ja) | 1983-02-05 |
| JPH0158700B2 true JPH0158700B2 (ja) | 1989-12-13 |
Family
ID=14768310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11971581A Granted JPS5820045A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820045A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150820U (ja) * | 1989-05-23 | 1990-12-27 | ||
| KR100464403B1 (ko) | 2001-07-20 | 2005-01-03 | 삼성전자주식회사 | 광디스크 기록/재생 장치의 이상 상태 검출 장치 |
-
1981
- 1981-07-30 JP JP11971581A patent/JPS5820045A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5820045A (ja) | 1983-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0565305B1 (en) | Transmission of a clock signal over an asynchronous data channel | |
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| JPH0158700B2 (ja) | ||
| JPH11266221A (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
| EP0742653A2 (en) | PDH/SDH signal processor with dual mode clock generator | |
| JPH0158699B2 (ja) | ||
| US4602367A (en) | Method and apparatus for framing and demultiplexing multiplexed digital data | |
| JP3123511B2 (ja) | 位相制御装置 | |
| JPH0117298B2 (ja) | ||
| JPH0324818B2 (ja) | ||
| JPS6330822B2 (ja) | ||
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| US4490820A (en) | Reception system for key telephone system | |
| JP2937783B2 (ja) | スタッフ同期方式 | |
| JP7078272B2 (ja) | 送信装置、受信装置、通信システム、送信方法および受信方法 | |
| JPS6333814B2 (ja) | ||
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JPH05268204A (ja) | デジタル中継装置 | |
| JP2725651B2 (ja) | 予備回線監視方式 | |
| KR0149417B1 (ko) | Ds1e회선의 에뮬레이션용 송신단 클럭 복원기 | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| JPH07114402B2 (ja) | 標本化周波数再生方式 | |
| JPH05175950A (ja) | フレーム同期方式 | |
| JPH01243740A (ja) | 多重変換装置 |