JPS5943560A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5943560A
JPS5943560A JP57154408A JP15440882A JPS5943560A JP S5943560 A JPS5943560 A JP S5943560A JP 57154408 A JP57154408 A JP 57154408A JP 15440882 A JP15440882 A JP 15440882A JP S5943560 A JPS5943560 A JP S5943560A
Authority
JP
Japan
Prior art keywords
lead
resin
lead frame
frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57154408A
Other languages
English (en)
Inventor
Junichi Yoshioka
吉岡 順一
Makoto Shimanuki
嶋貫 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57154408A priority Critical patent/JPS5943560A/ja
Publication of JPS5943560A publication Critical patent/JPS5943560A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この開明は、樹脂封止型半導体装置の樹脂刺」[−用リ
ードフレームに関するものである。
第1図は従来の半導体装置用リードフレームの樹脂封止
装置の一例を示す側断面図で、1はトランジスタ等の半
導体素子(図示せず)が組み立てられlこ金属製σ)リ
ードフレームで、このリードフレーム1を樹脂封止用の
上下の金型2にセットする。次に金型2の開口部3より
樹脂4を入れ、加圧I?5で樹脂4を加圧する。これに
より樹脂4は移送路6を通り、成形室7に注入される。
成形室Tに注入された樹脂4け加圧状態で加熱され、硬
化し樹脂封止7+−完了する。
ところて、上記従来の樹脂封止装置による欠点は、金型
2とリードフレーム1との間隙に樹脂が入り込み、パリ
が発生ずる点に矛)ろ。これについてp42図により説
明する、 第2図において、8は樹脂刊止部、9はパリで糸)る。
パリ9はり一1゛フレーム1σ〕を簡に強固に(;1着
し、除去がきわめて1本難であり、後工程のはA7だ付
け(図示ぜず)などの作吊を固唾なものとする欠点デン
ーに1つだ。
この発明は5.上記の欠点を解消するためになされたも
ので、リードフレーノ、の所定(I^1所苓′表裏両面
から他の部分より薄く形成することにより、パリの発生
を除去するようにし、たもσ)である。以下、この開明
について説明する。
第3図(a)、  (b)はこのさζ明σ)一実施例を
示すリードフレーノ・の斜視図とA−A線による断面図
である。これらの図において、11はリードフレームで
、このリードフレーム11の内部リード部12と連続し
た外部リード部13において内部リード部12の板厚を
外部リード部13の板厚より所要厚さ薄くしたものであ
る。すなわち、リードフし・−ム11の内部リード部1
2を表裏両面から薄くし、段差部14を形成したもので
ある。
第4レロま第3図の実施例たよるリードフレーム11を
使用して樹脂封止した状態を示す断面図であり、第5図
は樹脂封止を完了しまた半導体装置の平面図である。こ
れらの図にお℃・て、15は金型、16は移送路、17
は成形室、18は樹脂封止部、19はハリである。この
ように内部リード部12σ)板厚を簿くしたリードフレ
ーム11を用いて樹肥封止した場合には、金型15と内
部リード部120間隙より入り込む樹脂が段差部14で
止められハリ19はリードフレーム11の外部リード部
13の表裏両面に発生することはなし・。
−1−記この発明σ)リードフレーム11の内部リード
部12と外部リード部13との板J!、を差は、例えば
内部リード部12は外部リード部13より0.05〜0
、1 mm程1隻薄くした方が実用的であ−り、さらに
段差部14の樹脂封止部1Bの端面からの距離は自由に
設定可能であるが、02〜1.0mm稈度にずればパリ
19の長さは使用上問題なく実用的である。
また、この発明によるり一ドフレーム11を用いれば後
工程σ)はんだ4=J1? (図示せず)での従来の欠
点をま解消され作業は答易どブIる。
なお、上記実施例ばi・ランジスタに限らず、集積回路
、ダイオード等信の樹脂封止型才導体装置に適用できる
ことはもちろんである。
以上説明したように、この発明は樹脂封止される半導体
装置用のリードフレームの内部リード部の板厚を外部リ
ード部の板厚より表展両面から段差部を設けて薄く形成
したので、樹脂封止した際上下の金型と内部リード部と
の間に入り込む樹脂はその段差部で止められ外部リード
部の上下面へのパリの発生を防止することができる。し
たがって後工程のはんだ付作業もきわめて芥易となる等
の利点が待られる。
【図面の簡単な説明】
第1図(主従来の樹脂封止装丙σ)−1すを示す断面1
シ1、第2図は第1図の樹脂封止装f−夕でlr+l脂
封止した半導体装1^゛の平面図、第3図(a)、  
(b)はこの発明の一実施例を枦明するリードフレーム
の斜視図および/l−A線による断面図、第4図はこの
発QIJによるリードフレームを用(・て樹脂封止した
状態を示す断面図、第5図は樹脂封止された半導体装f
Nの平面図である。 図中、11はリードフレーム、12は内部リード部、1
3は外部ソー1゛部、14は段差部、15は金型、16
は移送路、17は成形室、1日は樹脂判止部、19はパ
リである。なお、図中σ)同一符号は同一またはイf1
轟部分を示す。 代理人 葛 野 信 −(外1名) 第3図 第5図 249−

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型半導体装置を構成するリードフレームにおい
    て、前記リードフレームσ)樹脂封止される内部リード
    部の板厚を外部リード部の板厚より表裏両面から段差部
    を設けて所要JIさ薄くしたことを特徴とする半導体装
    置用リードフレーム。
JP57154408A 1982-09-02 1982-09-02 半導体装置用リ−ドフレ−ム Pending JPS5943560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57154408A JPS5943560A (ja) 1982-09-02 1982-09-02 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57154408A JPS5943560A (ja) 1982-09-02 1982-09-02 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5943560A true JPS5943560A (ja) 1984-03-10

Family

ID=15583492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57154408A Pending JPS5943560A (ja) 1982-09-02 1982-09-02 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5943560A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023083864A (ja) * 2021-12-06 2023-06-16 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764956A (en) * 1980-10-09 1982-04-20 Nec Corp Semiconductor device
JPS57202766A (en) * 1981-06-05 1982-12-11 Nec Kyushu Ltd Lead frame for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764956A (en) * 1980-10-09 1982-04-20 Nec Corp Semiconductor device
JPS57202766A (en) * 1981-06-05 1982-12-11 Nec Kyushu Ltd Lead frame for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023083864A (ja) * 2021-12-06 2023-06-16 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US3659821A (en) Structure for plastic encapsulation of semiconductor devices
JPS5943560A (ja) 半導体装置用リ−ドフレ−ム
JPH1158449A (ja) 半導体装置の樹脂封止成形金型
JP3226628B2 (ja) テープキャリア、それを用いた半導体装置及びその製造方法
JPS562642A (en) Device for forming resin-sealed semiconductor device
JPS59150458A (ja) リ−ドフレ−ム
JP2648353B2 (ja) リードフレームの製造方法
JPS5854659A (ja) 樹脂封止型半導体装置
JPS5992534A (ja) 樹脂封止集積回路の製造方法
JP2954993B2 (ja) 樹脂封止型半導体装置のモールド金型
JPH0294461A (ja) 半導体装置用リードフレーム
JPS6276727A (ja) 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型
JPH06216178A (ja) 樹脂封止半導体装置用モールド金型
JP2716252B2 (ja) 半導体装置の製造方法
JPS6223094Y2 (ja)
JPS58203009A (ja) 熱硬化性樹脂の樹脂封止用金型
JPH03248451A (ja) 半導体装置用リードフレーム
JPS61289637A (ja) 封止金型装置
JPS6215827A (ja) 封止金型装置
JPS6130280Y2 (ja)
JPH0233509B2 (ja) Jushifushigatahandotaisochomoorudokanagata
JPS58181626A (ja) 熱硬化性樹脂の樹脂封止用金型
JPH01191459A (ja) 半導体装置の製造方法
JPH0812877B2 (ja) 樹脂封止型半導体装置の製造方法
JPS553928A (en) Method of removing resin burr and metal mold