JPS5943849B2 - トランジスタ増幅回路 - Google Patents
トランジスタ増幅回路Info
- Publication number
- JPS5943849B2 JPS5943849B2 JP51123653A JP12365376A JPS5943849B2 JP S5943849 B2 JPS5943849 B2 JP S5943849B2 JP 51123653 A JP51123653 A JP 51123653A JP 12365376 A JP12365376 A JP 12365376A JP S5943849 B2 JPS5943849 B2 JP S5943849B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- amplifier circuit
- transistors
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はパルス信号等を増幅するのに適した非飽和型の
トランジスタ増幅回路に係り、簡単な構成でトランジス
タが飽和することなく良好な動作を行なう優れたトラン
ジスタ増幅回路を提供することを目的とするものである
。
トランジスタ増幅回路に係り、簡単な構成でトランジス
タが飽和することなく良好な動作を行なう優れたトラン
ジスタ増幅回路を提供することを目的とするものである
。
一般に使用されているトランジスタ増幅回路は第１図に
示すように構成されている。
示すように構成されている。
すなわら、第１図において、１は信号源、２は電圧シフ
ト機能を有する回路素子、３，４は増幅用のトランジス
タ、５は負荷、６，７は電源である。
ト機能を有する回路素子、３，４は増幅用のトランジス
タ、５は負荷、６，７は電源である。
第１図において今、信号源１より得られる信号がパルス
状のものであり、トランジスタ３，４にスイッチング動
作を行なわせているものとする。
状のものであり、トランジスタ３，４にスイッチング動
作を行なわせているものとする。
この場合、トランジスタ３，４が飽和すると信号源１か
らの信号がなくなってもしばらくの間トランジスタ３，
４がオンの状態を保持することになり、この蓄積効果に
よってトランジスタ３，４の出力側に現われるパルス状
出力の立下りに時間的遅れを生じ、正確な増幅が行なえ
ないという問題がある。
らの信号がなくなってもしばらくの間トランジスタ３，
４がオンの状態を保持することになり、この蓄積効果に
よってトランジスタ３，４の出力側に現われるパルス状
出力の立下りに時間的遅れを生じ、正確な増幅が行なえ
ないという問題がある。
特に第１図に示すようなプッシュプル増幅器の場合には
トランジスタ３，４が同時にオンする期間が生じ、これ
によって、トランジスタ１４に過大な電流が流れトラン
ジスタ３，４が破壊されるという問題があった。
トランジスタ３，４が同時にオンする期間が生じ、これ
によって、トランジスタ１４に過大な電流が流れトラン
ジスタ３，４が破壊されるという問題があった。
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成でトランジスタが飽和することなく良好に
動作する優れたトランジスタ増幅回路を提供するもので
ある。
、簡単な構成でトランジスタが飽和することなく良好に
動作する優れたトランジスタ増幅回路を提供するもので
ある。
以下、本発明のトランジスタ増幅回路について一実施例
の図面とともに説明する。
の図面とともに説明する。
第２図は本発明のトランジスタ増幅回路における一実施
例の電気的結線図であり、図中、１１は信号源、１２は
抵抗、１３，１４は互にダーリントン接続されたトラン
ジスタ、１５は負荷、１６はダーリントン接続されたト
ランジスタ１３゜１４の内前段のトランジスタ１３のベ
ースと後段のトランジスタ１４のコレクタとの間に接続
された第」のダイオード、１７は前段のトランジスタ１
３のコレクタと後段のトランジスタ１４のコレクタとの
間に接続された第２のダイオード、１８は前段のトラン
ジスタ１３のエミッタ抵抗、１９は電源である。
例の電気的結線図であり、図中、１１は信号源、１２は
抵抗、１３，１４は互にダーリントン接続されたトラン
ジスタ、１５は負荷、１６はダーリントン接続されたト
ランジスタ１３゜１４の内前段のトランジスタ１３のベ
ースと後段のトランジスタ１４のコレクタとの間に接続
された第」のダイオード、１７は前段のトランジスタ１
３のコレクタと後段のトランジスタ１４のコレクタとの
間に接続された第２のダイオード、１８は前段のトラン
ジスタ１３のエミッタ抵抗、１９は電源である。
第２図において、今、信号源１１からの信号が前段のト
ランジスタ１３に印加され、ここで増幅された信号が更
に後段のトランジスタ１４に印加されているものとする
。
ランジスタ１３に印加され、ここで増幅された信号が更
に後段のトランジスタ１４に印加されているものとする
。
この場合、トランジスタ１３．１４は共にオンの状態に
あり、トランジスタ１４のベースに供給される電流が充
分太きいものであれば、当然トランジスタ１４は飽和し
、そのコレクタ電位はベース電位より低下するこ々にな
る。
あり、トランジスタ１４のベースに供給される電流が充
分太きいものであれば、当然トランジスタ１４は飽和し
、そのコレクタ電位はベース電位より低下するこ々にな
る。
ところが、この場合、ダイオード１６のしきい電圧■Ｄ
１と前段のトランジスタ１３のベース。
１と前段のトランジスタ１３のベース。
エミッタ間の電圧ｖ １との関係が■。
、−ＶＢＢ１Ｂ
であったとすれば、後段のトランジスタ１４のコレクタ
とベースの電位がほぼ等しくなったとたん、第１のダイ
オード１６に信号源１からの電流が流れこれが、後段の
トランジスタ１４のコレクタに流れ出る。
とベースの電位がほぼ等しくなったとたん、第１のダイ
オード１６に信号源１からの電流が流れこれが、後段の
トランジスタ１４のコレクタに流れ出る。
したがってこの電流によって前段のトランジスタ１３の
ベースに供給される電流が減少し、その結果後段のトラ
ンジスタ１４のコレクタ゛電流の減少をもたらし、後段
のトランジスタ１４のコレクタとベースの電位がほぼ等
しくなったところで落ち着くようになる。
ベースに供給される電流が減少し、その結果後段のトラ
ンジスタ１４のコレクタ゛電流の減少をもたらし、後段
のトランジスタ１４のコレクタとベースの電位がほぼ等
しくなったところで落ち着くようになる。
一方、前段のトランジスタ１３のコレクタ電位は第２の
ダイオード１７によって、そのしきい電圧値■９□だけ
前段のトランジスタ１３のコレクタ電位より高くなるが
、ＶＤ２′−１ＶＤ１の関係があれば前段のトランジス
タ１３のベースとコレクタは互にその電位がほぼ等しく
なる。
ダイオード１７によって、そのしきい電圧値■９□だけ
前段のトランジスタ１３のコレクタ電位より高くなるが
、ＶＤ２′−１ＶＤ１の関係があれば前段のトランジス
タ１３のベースとコレクタは互にその電位がほぼ等しく
なる。
すなわら、前段のトランジスタ１３と後段のトランジス
タ１４は、信号源１からの十分な電流に対し、飽和直前
のオン状態に保たれることになる。
タ１４は、信号源１からの十分な電流に対し、飽和直前
のオン状態に保たれることになる。
したがって、上記第２図に示す実施例によれば前後両ト
ランジスタ１３．１４によって信号源１からの信号がパ
ルス状のものであってもその立下り特性を悪化させるこ
となく、上記信号を正確かつ確実に増幅することができ
るものである。
ランジスタ１３．１４によって信号源１からの信号がパ
ルス状のものであってもその立下り特性を悪化させるこ
となく、上記信号を正確かつ確実に増幅することができ
るものである。
第３図はプッシュプル増幅器として構成した他の実施例
の電気的結線図であり、図中２１は信号源、２２は抵抗
、２３，２４は電圧シフト用のトランジスタ、２５〜２
８は増幅用のトランジスタ、２９．３０は高速スイッチ
ング用ダイオード、３１．３２はシリコンダイオード、
３３，３４は負荷抵抗、３５，３６はエミッタ抵抗、３
７は負ｉ、３８，３９は電源、４０はエミッタ抵抗であ
る。
の電気的結線図であり、図中２１は信号源、２２は抵抗
、２３，２４は電圧シフト用のトランジスタ、２５〜２
８は増幅用のトランジスタ、２９．３０は高速スイッチ
ング用ダイオード、３１．３２はシリコンダイオード、
３３，３４は負荷抵抗、３５，３６はエミッタ抵抗、３
７は負ｉ、３８，３９は電源、４０はエミッタ抵抗であ
る。
本発明は以上の実施例より明らかなようにダーリントン
接続された前段のトランジスタのベースと後段のトラン
ジスタのコレクタとの間に第１のダイオードを接続し、
前段のトランジスタのコレクタと後段のトランジスタの
コレクタとの間に第２のトランジスタを接続したもので
あり、両トランジスタ共に飽和領域に入ることがなく、
パルス状の信号でも立下り特性に影響を与えることなく
正確かつ確実に増幅することができるものである。
接続された前段のトランジスタのベースと後段のトラン
ジスタのコレクタとの間に第１のダイオードを接続し、
前段のトランジスタのコレクタと後段のトランジスタの
コレクタとの間に第２のトランジスタを接続したもので
あり、両トランジスタ共に飽和領域に入ることがなく、
パルス状の信号でも立下り特性に影響を与えることなく
正確かつ確実に増幅することができるものである。
尚、実施例ではＮＰＮ）ランジスタを使用した場合につ
いて説明したが、ＰＮＰトランジスタを使用した場合も
同様である。
いて説明したが、ＰＮＰトランジスタを使用した場合も
同様である。
又実施例では信号源からの信号をパルス状のものとして
説明したが、本発明の増幅回路は通常のリニア増幅器と
して使用することも可能である。
説明したが、本発明の増幅回路は通常のリニア増幅器と
して使用することも可能である。
この場合には信号をクリップする場合に良好な効果を発
揮することになる。
揮することになる。
第１図は従来のトランジスタ増幅回路の電気的結線図、
第２図は本発明のトランジスタ増幅回路における一実施
例の電気的結線図、第３図は他の実施例の電気的結線図
である。 １１・・・・・・信号源、１３，１４・・−・・トラン
ジスタ、１５・・・・・・負荷、１６，１７・・・・・
・ダイオード。
第２図は本発明のトランジスタ増幅回路における一実施
例の電気的結線図、第３図は他の実施例の電気的結線図
である。 １１・・・・・・信号源、１３，１４・・−・・トラン
ジスタ、１５・・・・・・負荷、１６，１７・・・・・
・ダイオード。
Claims (1)
- １ ダーリントン接続された２つのトランジスタの内、
前段のトランジスタのベースと後段のトランジスタのコ
レクタとの間に第１のダイオードを接続すると共に、前
段のトランジスタのコレクタと後段のトランジスタのコ
レクタとの間に第２のダイオードを接続し、前段のトラ
ンジスタのコレクタ側より出力を取出すように構成した
トランジスタ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51123653A JPS5943849B2 (ja) | 1976-10-14 | 1976-10-14 | トランジスタ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51123653A JPS5943849B2 (ja) | 1976-10-14 | 1976-10-14 | トランジスタ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5348443A JPS5348443A (en) | 1978-05-01 |
| JPS5943849B2 true JPS5943849B2 (ja) | 1984-10-25 |
Family
ID=14865928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51123653A Expired JPS5943849B2 (ja) | 1976-10-14 | 1976-10-14 | トランジスタ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943849B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042912A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 増幅回路 |
-
1976
- 1976-10-14 JP JP51123653A patent/JPS5943849B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5348443A (en) | 1978-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| JPS6096008A (ja) | 光電流増幅用広帯域増幅器 | |
| US4431972A (en) | Push-pull amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| GB2047032A (en) | Power-amplifying circuits | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPH1197774A (ja) | 出力回路装置 | |
| US4215318A (en) | Push-pull amplifier | |
| JPS5915526B2 (ja) | 単安定マルチバイブレ−タ | |
| JP4124839B2 (ja) | 電力増幅器 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0230902Y2 (ja) | ||
| JP3733188B2 (ja) | パワーアンプ | |
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JPH10503347A (ja) | 動作速度及び精度を改善した帰還増幅器 | |
| JPS6214725Y2 (ja) | ||
| JPS6040019Y2 (ja) | 差動増幅器 | |
| JPS6034285B2 (ja) | 増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPS6029222Y2 (ja) | 増巾器 | |
| JPS6231523B2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| JPS635987B2 (ja) |