JPS5945228B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にウエ・・製
造プロセス途中での素子特性を修正した半導体装置の製
造方法を提供するものである。

従来、ウェハ製造プロセス途中で素子の特性をチェック
し、修正を行なうことは極めて困難で、わずかに拡散プ
ロファイルの修正を行ない得るぐらいである。これも拡
散深さを深くすることは比較的容易であるが、拡散深さ
を浅くすることはできない。しかもウェハ製造プロセス
が後になればなるほど修正は困難で最終的な素子の特性
がチェック出来る頃には修正は従来の方法では非常に困
難であつた。しかしウェハ製造プロセス途中で素子の特
性をチェックし、それを簡単に修正し得るということは
目的の特性を持つた素子を歩留り良く得るという意味で
極めて重要なことである。以上の様な点を鑑みて本特許
はイオン注入技術等を用いることによつて従来困難であ
つたウェハ製造プロセス途中での素子の特性を修正し得
る半導体装置の製法の提供を目的としたものである。以
下本発明の一実施例について説明を加える。第１図は従
来型サイリスタの簡単な断面図を表わしており、第２図
は本発明による一実施例の簡単な断面図を表わしている
。従来型ではウェハ製造プロセス途中でカソード１、ｐ
ベース２、ｎベース３及びアノード４等にプローバの針
を立てて特性をチェックしても全ての拡散が終了した段
階では特性の修正方法としてはＪｌ、Ｊ２接合部（第１
図、第２図参照）の深さを変化させることぐらいしかな
い。しかもその修正量は大きくない。例えば第１図に示
すｎｐｎトランジスタのベース接地増巾率αが小さい場
合、再度のドライブ処理によつてＪ１接合の位置を深く
してｐベース巾を狭くしベース接地増巾率を上昇させる
ことはできるが、逆にベース接地電流増巾率が大きすぎ
る場合には、従来の方法では小さくする手段はない。（
通常カソード部不純物の拡散係数はｐベース部不純物の
拡散係数よりも大きい。）この様に拡散深さの再調整に
よる特性修正の自由度は小さい。一方電流増巾率αは接
合部のリーク電流の量によつても変化する。このリーク
電流のコントロールは従来型の素子ではウェハ製造プロ
セス途中ではほとんど不可能である。本発明ではこのリ
ーク電流に目を付け、第２図の様にＪ１、Ｊ２接合部表
面にポリシリコン膜（半導体膜）を付けこのポリシリコ
ン膜の抵抗値を変化させることによつて素子の特性の修
正を図るようにしたものである。

本発明の一実施例ではポリシリコン膜は全ての拡散工程
が終了し、パシベーシヨン膜を成長させた後、Ｊ１、Ｊ
２接合部表面の酸化膜をエツチングで除去し、後、ＣＶ
Ｄ法で成長させる。

その後不用の部分をエツチングで除去して接合部表面の
みに残す。通常ＮＯｎｅｄＯｐｅｄポリシリコン膜の比
抵抗は膜厚によつて変わるが、１０６〜１０７Ω儂のオ
ーダーである。

しかしポリシリコン膜は不純物をＤＯｐｉｎｇすること
によつて比抵抗を大きく変えうる。比抵抗の変化量、及
び変化方法は不純物の種類、量により、リン、ボロン等
では比抵抗の低い側に、酸素のＤＯｐｉｎｇによつて比
抵抗の高い側にそれぞれずれる。一方、第２図のような
構造ではＪ１、Ｊ２接合のリーク電流はポリシリコン膜
の抵抗によつて変わる。従つて接合部のリーク電流はポ
リシリコン膜への不純物量の正確なＤＯｐｉｒｇによつ
てコントロール出来る。正確なＤＯｐｉｎｇはイオン注
入法を用いれば容易に行ない得る。リーク電流を増やす
場合にはイオン注入法によつてリン、あるいはボロン等
を正確な注入量で注入し、その後適当な温度で熱処理を
行なう。逆の場合には酸素を注入すればよい。イオンの
選択的注入にはホトレジストを注入マスクとして用いれ
ば良く、第２図の半導体膜７，８の部分に別々に別種の
イオンを注入することもできる。注入量、熱処理温度、
熱処理時間等とポリシリコンの比抵抗、あるいはリーク
電流との関係、さらにリーク電流の量と素子の特性の関
係をあらかじめ調べて置くことによつて容易に素子の特
性修正が行なわれる。例えば本発明の一実施例である第
２図の装置について具体的な方法を述べる。

今、ゲート感度が高すぎる（小さなゲート電流でサイリ
スタが０ｎ状態になる。

）場合、或いは光感度、熱感度が高過ぎる（少ない光量
、低い温度で０ｎ状態になる。）場合に、感度を低くす
るには、図２の８の部分のポリシリコン中にリン又はボ
ロンをイオン注入し、ポリシリコンの抵抗を下げてカソ
ード、ｐゲート間リーク電流を増加させればよい。この
様にするとカソード、ｐゲート間の電子注入効率が下が
り、１，２，３からなるＮｐｎトランジスタのベース接
地電流増巾率αが下がり、サイリスターのゲート感度、
光感度、又は熱感度が下がる。逆に感度が低過ぎる場合
には７の部分にリン、又はボロンをイオン注入してＪ２
接合のリーク電流を増やす。この場合にはαの電流依存
性によつてαは高くなり、感度は上昇する。この様にし
てウエハ製造プロセスのほとんど最終工程で簡単に特性
を修正できる。第３図は本発明の別の一実施例でポリシ
リコン膜は接合の部分ではなく接合をまたいで形成され
ている。

この場合も全く同様の作用をする。又ポリシリコン膜は
接合部表面全面でなくても一部分に形成されてもよい。
以上はサイリスタについて述べてきたが、別の素子例え
ばトランジスタ等にも応用できることは言うまでもない
。

以上述べてきた本発明の主たる効果はウエハ製造プロセ
スのほとんど最終工程で簡単に素子の特性を修正して目
的の素子を歩留りよく得られるようにできるということ
である。

特にイオン注入法を用いることによつて、比較的低温で
短時間に精度よく修正ができる。

【図面の簡単な説明】

第１図は従来のサイリスタの断面図、第２図は本発明の
一実施例を示す断面図、第３図は本発明の別の一実施例
を示す断面図である。 図中、１はカソード、２はｐベース、３はＮベース、４
はアノード、６はシリコン酸化膜、７は半導体膜である
。

Claims (1)

1. 【特許請求の範囲】 １ 導電形が異なる半導体層の表面接合部に半導体膜を
   形成する工程と、上記半導体膜内に所望の不純物を含有
   させる工程とを備えて成る半導体装置の製造方法。 ２ 半導体膜としてポリシリコン膜を形成する特許請求
   の範囲第１項記載の半導体装置の製造方法。 ３ 不純物としてリン、ポロン、酸素等の少なくとも１
   つのイオンを用いる特許請求の範囲第１項記載の半導体
   装置の製造方法。 ４ 不純物を含有させる工程としてイオン注入法を用い
   る特許請求の範囲第１項記載の半導体装置の製造方法。