JPS5946469B2 - 映像回路のａｇｃ回路 - Google Patents
映像回路のａｇｃ回路Info
- Publication number
- JPS5946469B2 JPS5946469B2 JP15474976A JP15474976A JPS5946469B2 JP S5946469 B2 JPS5946469 B2 JP S5946469B2 JP 15474976 A JP15474976 A JP 15474976A JP 15474976 A JP15474976 A JP 15474976A JP S5946469 B2 JPS5946469 B2 JP S5946469B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- clamp
- supplied
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明は映像信号のＡＧＣ回路に関し、特に同期ＡＧＣ
及びピークＡＧＣの両者が可能であると共に高精度のＡ
ＧＣを行うことのできる回路を提案せんとするものであ
る。
及びピークＡＧＣの両者が可能であると共に高精度のＡ
ＧＣを行うことのできる回路を提案せんとするものであ
る。
以下に第１図を参照して本発明の一実施例を説明する。
本実施例は本発明をＶＴＲに適用した場合である。第１
図に於いて１は映像信号の供給される入力端子でこの入
力端子１に例えばビデオカメラよりの映像信号が供給さ
れる。この映像信号は可変利得増巾回路２に供給され、
その出力がクランプ回路３ＶＣ供給されてその映像信号
のペデスタル部分が基準クランプレベルＥ７にクランプ
される。そしてそのクランプ回路３の出力がＦＭ変調回
路４ＶＣ供給されてＦＭ変調され、その出力が記録増巾
回路５を通じて回転磁気ヘッド６に供給される。クラン
プ回路３の出力の一部はその映像信号を基準クランプレ
ベルＥ、及び基準白レベルＥ２と比較する第１及び第２
の比較回路Ｔ及び８ＶＣ供給される。
図に於いて１は映像信号の供給される入力端子でこの入
力端子１に例えばビデオカメラよりの映像信号が供給さ
れる。この映像信号は可変利得増巾回路２に供給され、
その出力がクランプ回路３ＶＣ供給されてその映像信号
のペデスタル部分が基準クランプレベルＥ７にクランプ
される。そしてそのクランプ回路３の出力がＦＭ変調回
路４ＶＣ供給されてＦＭ変調され、その出力が記録増巾
回路５を通じて回転磁気ヘッド６に供給される。クラン
プ回路３の出力の一部はその映像信号を基準クランプレ
ベルＥ、及び基準白レベルＥ２と比較する第１及び第２
の比較回路Ｔ及び８ＶＣ供給される。
＋Ｂ、は基準クランプレベルＥ、の電圧を発生する電源
、＋ Ｂ２は基準白レベルの電圧Ｅ２を発生する電源で
ある。第１及び第２の比較回路Ｔ及び８よりの両比較出
力は合成器１３に供給されて加算され、その加算出力が
ピーク検波回路９に供給される。ピーク検波回路９より
の出力は第３の比較回路（増巾回路）１０ｖＣ供給され
て電源＋ Ｂ３よりのＡＧＣ基準電圧Ｅｓと比較され、
その比較出力が低域通過濾波器１１に供給され、その低
域通過濾波器１１の出力が直流増巾回路１２を通じて利
得制御信号として可変利得増巾回路２に供給されてその
利得が制御される。次に第１図に於ける第１及び第２の
比較回路Ｔ、８、基準クランプレベルＥ７及び基準白レ
ベルＥ２の各電圧を発生する基準電圧発生回路１５、合
成器１３及びピーク検波回路９の具体回路について第２
図を参照して説明する。
、＋ Ｂ２は基準白レベルの電圧Ｅ２を発生する電源で
ある。第１及び第２の比較回路Ｔ及び８よりの両比較出
力は合成器１３に供給されて加算され、その加算出力が
ピーク検波回路９に供給される。ピーク検波回路９より
の出力は第３の比較回路（増巾回路）１０ｖＣ供給され
て電源＋ Ｂ３よりのＡＧＣ基準電圧Ｅｓと比較され、
その比較出力が低域通過濾波器１１に供給され、その低
域通過濾波器１１の出力が直流増巾回路１２を通じて利
得制御信号として可変利得増巾回路２に供給されてその
利得が制御される。次に第１図に於ける第１及び第２の
比較回路Ｔ、８、基準クランプレベルＥ７及び基準白レ
ベルＥ２の各電圧を発生する基準電圧発生回路１５、合
成器１３及びピーク検波回路９の具体回路について第２
図を参照して説明する。
基準電圧発生回路１５ＶＣ於いては、ＮＰＮ形トランジ
スタＱ、を有し、そのコレクタが電源＋ ＢＶＣ接続さ
れ、そのエミッタは抵抗器Ｒ３−Ｒ４の直列回路を通じ
て接地され、電源＋Ｂ及び接地間に接続された抵抗器Ｒ
１−Ｒ２の直列回路のその接続中点がトランジスタＱ，
のベースに接続され、トランジスタＱ１のエミツタより
基準クランプレベルの電圧Ｅ１が、抵抗器Ｒ３及びＲ４
の接続中点より基準白レベルの電圧Ｅ２が得られるよう
になされている。第１の比較回路７はＰＮＰ形のトラン
ジスタＱ２及びＱ３と電源＋ＢｌｆＣ接続された定電流
回路１Ｋ１よりなる差動増巾回路にて構成され、トラン
ジスタＱ２及びＱ３の各エミツタが定電流回路１Ｋ１を
通じて電源＋Ｂに接続されると共に、トランジスタＱ１
のエミツタがトランジスタＱ２のベースに接続され、ト
ランジスタＱ３のベースがクランプ回路３よりのクラン
プされた映像信号の供給される入力端子ｔ１に接続され
る。
スタＱ、を有し、そのコレクタが電源＋ ＢＶＣ接続さ
れ、そのエミッタは抵抗器Ｒ３−Ｒ４の直列回路を通じ
て接地され、電源＋Ｂ及び接地間に接続された抵抗器Ｒ
１−Ｒ２の直列回路のその接続中点がトランジスタＱ，
のベースに接続され、トランジスタＱ１のエミツタより
基準クランプレベルの電圧Ｅ１が、抵抗器Ｒ３及びＲ４
の接続中点より基準白レベルの電圧Ｅ２が得られるよう
になされている。第１の比較回路７はＰＮＰ形のトラン
ジスタＱ２及びＱ３と電源＋ＢｌｆＣ接続された定電流
回路１Ｋ１よりなる差動増巾回路にて構成され、トラン
ジスタＱ２及びＱ３の各エミツタが定電流回路１Ｋ１を
通じて電源＋Ｂに接続されると共に、トランジスタＱ１
のエミツタがトランジスタＱ２のベースに接続され、ト
ランジスタＱ３のベースがクランプ回路３よりのクラン
プされた映像信号の供給される入力端子ｔ１に接続され
る。
トランジスタＱ３のコレクタは接地される。第２の比較
回路８はＰＮＰ形トランジスタＱ４及びＱ，並びに定電
流回路１Ｋ２からなる差動増巾回路にて構成され、トラ
ンジスタＱ４及びＱ５の各エミツタが定電流回路１Ｋ２
を通じて電源＋Ｂに接続され、抵抗器Ｒ３及びＲ４の接
続中点がトランジスタＱ４のベースに接続され、トラン
ジスタＱ，のベースが入力端子ｔ１に接続され、トラン
ジスタＱ４のコレクタが接地される。
回路８はＰＮＰ形トランジスタＱ４及びＱ，並びに定電
流回路１Ｋ２からなる差動増巾回路にて構成され、トラ
ンジスタＱ４及びＱ５の各エミツタが定電流回路１Ｋ２
を通じて電源＋Ｂに接続され、抵抗器Ｒ３及びＲ４の接
続中点がトランジスタＱ４のベースに接続され、トラン
ジスタＱ，のベースが入力端子ｔ１に接続され、トラン
ジスタＱ４のコレクタが接地される。
第１及び第２の比較回路７，８の両比較出力はクリツプ
回路１６１ｆＣ供給される。クリツプ回路１６１１Ｃ．
於いては、ＮＰＮ形トランジスタＱ６及びＱ，が設けら
れ、その各エミツタが夫々抵抗器Ｒ，及びＲ６を通じて
接地され、トランジスタＱ６及びＱ，のコレクタが電源
＋ＢｌｌＣ．接続され、電源＋Ｂ及び接地間に接続され
た抵抗器Ｒ７Ｒ８の直列回路のその接続中点がトランジ
スタＱ６及びＱ７のベースに接続される。クリツプ回路
１６の出力は合成器１３に供給される。
回路１６１ｆＣ供給される。クリツプ回路１６１１Ｃ．
於いては、ＮＰＮ形トランジスタＱ６及びＱ，が設けら
れ、その各エミツタが夫々抵抗器Ｒ，及びＲ６を通じて
接地され、トランジスタＱ６及びＱ，のコレクタが電源
＋ＢｌｌＣ．接続され、電源＋Ｂ及び接地間に接続され
た抵抗器Ｒ７Ｒ８の直列回路のその接続中点がトランジ
スタＱ６及びＱ７のベースに接続される。クリツプ回路
１６の出力は合成器１３に供給される。
合成器１３に於いてはＮＰＮ形のトランジスタＱ８及び
Ｑ，が設けられ、その各エミツタが夫々抵抗器ＲｌＯ，
Ｒｌｌを通じて接地されると共【、その各コレクタが負
荷抵抗器Ｒ９を通じて電源＋Ｂに接続される。そして、
トランジスタＱ６のエミツタがトランジスタＱ，のベー
スに接続され、トランジスタＱ，のエミツタがトランジ
スタＱ８のベースに接続される。合成器１３よりの加算
出力はピーク検波回路９に供給される。
Ｑ，が設けられ、その各エミツタが夫々抵抗器ＲｌＯ，
Ｒｌｌを通じて接地されると共【、その各コレクタが負
荷抵抗器Ｒ９を通じて電源＋Ｂに接続される。そして、
トランジスタＱ６のエミツタがトランジスタＱ，のベー
スに接続され、トランジスタＱ，のエミツタがトランジ
スタＱ８のベースに接続される。合成器１３よりの加算
出力はピーク検波回路９に供給される。
ピーク検波回路９に於いては、ＰＮＰ形トランジスタＱ
ｌＯが設けられ、そのコレクタが接地されると共（てそ
のエミツタが抵抗器Ｒｌ２及びコンデンサＣ，の並列回
路を通じて電源＋Ｂに接続されると共に、そのエミツタ
より出力端子Ｔ２が導出されて、この出力端子Ｔ２より
の出力が第３の比較回路１０に供給されるようになされ
ている。次にこの映像回路のＡＧＣ回路の動作を第３図
の波形図を参照して説明しよう。
ｌＯが設けられ、そのコレクタが接地されると共（てそ
のエミツタが抵抗器Ｒｌ２及びコンデンサＣ，の並列回
路を通じて電源＋Ｂに接続されると共に、そのエミツタ
より出力端子Ｔ２が導出されて、この出力端子Ｔ２より
の出力が第３の比較回路１０に供給されるようになされ
ている。次にこの映像回路のＡＧＣ回路の動作を第３図
の波形図を参照して説明しよう。
第３図はクランプ回路３よりのクランプされた映像信号
（負変調の合成映像信号）の波形の一例を示す。この第
３図の映像信号は上述したように第１及び第２の比較回
路７及び８１ｆＣ供給される。そして、第１の比較回路
７に於いては、この映像信号の水平同期信号部分のレベ
ル△１が検出され、第２の比較回路８に於いては、この
映像信号の基準白レベルＥ２を越える部分のレベル△２
が検出される。そしてピーク検波回路９にはレベル△１
＋△２の出力が供給される。斯くして、可変利得増巾回
路２はレベル△１及びレベル△２に応じて同期ＡＧＣ及
びピークＡＧＣの両方のＡＧＣが掛けられる。第３図に
於いて基準レベルＥ１及びＥ２の差をＡとする。さて、
正規の映像信号の場合に於ける△１を八，，△２を△。
（負変調の合成映像信号）の波形の一例を示す。この第
３図の映像信号は上述したように第１及び第２の比較回
路７及び８１ｆＣ供給される。そして、第１の比較回路
７に於いては、この映像信号の水平同期信号部分のレベ
ル△１が検出され、第２の比較回路８に於いては、この
映像信号の基準白レベルＥ２を越える部分のレベル△２
が検出される。そしてピーク検波回路９にはレベル△１
＋△２の出力が供給される。斯くして、可変利得増巾回
路２はレベル△１及びレベル△２に応じて同期ＡＧＣ及
びピークＡＧＣの両方のＡＧＣが掛けられる。第３図に
於いて基準レベルＥ１及びＥ２の差をＡとする。さて、
正規の映像信号の場合に於ける△１を八，，△２を△。
２とし、△０１及び△。
２が夫々３０％、Ａが４０％となるように選べは、△１
＋△２＋Ａが１００！）を越えたときに、△２が△。
＋△２＋Ａが１００！）を越えたときに、△２が△。
２より大の場合はＡＧＣは△２によつて制御されてこれ
はピークＡＧＣとなり、△２が△。
はピークＡＧＣとなり、△２が△。
２より小さければＡＧＣは△１ＶＣ．よつて制御されて
これは同期ＡＧＣとなる。
これは同期ＡＧＣとなる。
尚、タリツプ回路１６は無信号時又は信号レベルが異常
に低い場合にピーク検波回路９の出力が電源＋Ｂの電圧
まで上昇してしまうのを防止するためのものである。
に低い場合にピーク検波回路９の出力が電源＋Ｂの電圧
まで上昇してしまうのを防止するためのものである。
すなわち、信号レベルが異常に低い場合はトランジスタ
Ｑ６，Ｑ７がオンせしめられてピーク検波回路９の出力
が所定の電位値になるように設定されている。このよう
にすることにより、無信号時又は信号レベルが異常に低
い場合に可変利得制御回路２の利得が異常に高くなるの
を防止することができる。上述せる本発明映像回路のＡ
ＧＣ回路によれは、映像信号のペデスタル部分が基準ク
ランプレベルにクランプされた後、そのクランプされた
映像信号が基準クランプレベル及び基準白レベルと比較
され、その両比較出力がピーク検波回路に供給されてそ
の検波出力によつて映像信号の供給される可変利得増巾
回路の利得が制御されるので、同期ＡＧＣ及びピークＡ
ＧＣの両ＡＧＣが掛けられると共に、そのＡＧＣは高精
度となる。
Ｑ６，Ｑ７がオンせしめられてピーク検波回路９の出力
が所定の電位値になるように設定されている。このよう
にすることにより、無信号時又は信号レベルが異常に低
い場合に可変利得制御回路２の利得が異常に高くなるの
を防止することができる。上述せる本発明映像回路のＡ
ＧＣ回路によれは、映像信号のペデスタル部分が基準ク
ランプレベルにクランプされた後、そのクランプされた
映像信号が基準クランプレベル及び基準白レベルと比較
され、その両比較出力がピーク検波回路に供給されてそ
の検波出力によつて映像信号の供給される可変利得増巾
回路の利得が制御されるので、同期ＡＧＣ及びピークＡ
ＧＣの両ＡＧＣが掛けられると共に、そのＡＧＣは高精
度となる。
又、Ｅ，，Ｅ２の比を可変することにより、同期ＡＧＣ
からピークＡＧＣｌｆＣ．移る点を可変することができ
る。
からピークＡＧＣｌｆＣ．移る点を可変することができ
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示すプロツク線図、第２図
は第１図の一部の具体回路を示す回路結線図、第３図は
波形図である。 ２は可変利得増巾回路、３はクランプ回路、７及び８は
第１及び第２の比較回路、９はピーク検波回路である。
は第１図の一部の具体回路を示す回路結線図、第３図は
波形図である。 ２は可変利得増巾回路、３はクランプ回路、７及び８は
第１及び第２の比較回路、９はピーク検波回路である。
Claims (1)
- １ 可変利得増巾回路と、該可変利得増巾回路よりの映
像信号のペデスタル部分を基準クランプレベルにクラン
プするクランプ回路と、上記クランプ回路よりのクラン
プされた映像信号を供給して夫夫上記基準クランプレベ
ル及び基準白レベルと比較する第１及び第２の比較回路
と、該第１及び第２の比較回路よりの両比較出力が合成
されて供給されるピーク検波回路とを有し、該ピーク検
波回路よりの検波出力のレベルに応じて上記可変利得増
巾回路の利得を制御するようにしたことを特徴とする映
像回路のＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474976A JPS5946469B2 (ja) | 1976-12-22 | 1976-12-22 | 映像回路のａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474976A JPS5946469B2 (ja) | 1976-12-22 | 1976-12-22 | 映像回路のａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5378113A JPS5378113A (en) | 1978-07-11 |
| JPS5946469B2 true JPS5946469B2 (ja) | 1984-11-13 |
Family
ID=15591062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15474976A Expired JPS5946469B2 (ja) | 1976-12-22 | 1976-12-22 | 映像回路のａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946469B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628574Y2 (ja) * | 1979-10-08 | 1987-02-27 |
-
1976
- 1976-12-22 JP JP15474976A patent/JPS5946469B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5378113A (en) | 1978-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| US4015213A (en) | Pulse width modulated signal amplifier | |
| US4306199A (en) | Push-pull amplifier | |
| JPH0775421B2 (ja) | 変調器 | |
| US4318050A (en) | AM Detecting circuit | |
| US3684971A (en) | Difference amplifier | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP2698201B2 (ja) | ビデオヘッドアンプ | |
| JP2691632B2 (ja) | ゲイン可変型増幅回路 | |
| KR920009033B1 (ko) | 주파수 변조파용 자동이득 조절계 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JPH0112417Y2 (ja) | ||
| JPH02137510A (ja) | 電流制御型利得可変増幅器 | |
| JP2549147B2 (ja) | クランプ回路 | |
| JPS6338577Y2 (ja) | ||
| JPH0441612Y2 (ja) | ||
| JP2814532B2 (ja) | 両波整流回路 | |
| JPS6244577Y2 (ja) | ||
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JPS6327455Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH0161247B2 (ja) | ||
| JPH0240541Y2 (ja) | ||
| JPS6320056B2 (ja) |