JPS6244577Y2

JPS6244577Y2 -

Info

Publication number: JPS6244577Y2
Application number: JP1980013016U
Authority: JP
Priority date: 1980-02-05
Filing date: 1980-02-05
Publication date: 1987-11-26
Also published as: JPS56116718U

Description

【考案の詳細な説明】この考案は、ビデオテープレコーダ（VTR）
などに用いられる自動利得制御装置に関する。

ビデオテープレコーダ（VTR）は、その信号
源としてテレビジヨン受像機のほかに、テレビジ
ヨンカメラや各種信号発生回路からの信号を記録
再生するようになつている。このように、種々異
なる装置からの信号は、その振幅レベルが異なる
ため第１図に示すような自動利得制御回路によつ
て振幅レベルを一定にしている。すなわち、入力
端１１に入力された被制御信号である映像信号
は、利得制御増幅回路１２で増幅され、増幅され
た映像信号は図示しない周波数変調回路等の信号
処理回路に出力信号として送られると共に、自動
利得制御検波回路（AGC検波回路）１３に送ら
れる。そして、このAGC検波回路１３からは映
像信号の振幅に応じた検波出力電圧信号が出力さ
れる。この検波出力電圧信号は、検波電圧増幅回
路１４に供給されて増幅される。増幅された検波
出力電圧信号は、リツプルを含んでいるためフイ
ルタ回路１５で平滑処理し、このリツプルを可及
的に小さくなるようにしている。

なお、このフイルタ回路１５の時定数は、上記
リツプル中に垂直同期信号のものも含まれている
ので通常16.68ｍsec×15＝0.25sec程度に設定さ
れている。

そして、平滑された検波出力電圧信号は、前記
利得制御増幅回路１２へ利得制御入力端１６を介
して帰還する如く供給され、この利得制御増幅回
路１２の利得制御を行なう。この利得制御された
利得制御増幅回路１２は、フイルタ回路１５から
の利得制御信号に対して、第２図に示すような特
性を示すものである。すなわち、利得制御信号が
徐々に増加して図中V₁部（最大感度部）より大
きくなつた場合、前記利得制御増幅回路１２の利
得は低くなる。この状態は、前記利得制御増幅回
路１２に供給される映像信号の振幅値を常に所定
の振幅値になるようにするためのものである。

しかしながら、一般に映像信号が前記利得制御
増幅回路１２に供給されないとAGC検波回路１
３は最大感度状態で待機し、フイルタ回路１５か
らの検波出力電圧信号を零付近に設定する。そし
て、前記利得制御増幅回路１２に映像信号が到来
された場合のフイルタ回路１５から出力される検
波出力電圧信号は、第３図の時間時間t₁かかつて
たどり、利得制御信号は図中斜線で示すような
V₁〜V₂間（制御可能範囲）に設定される。この
V₁部（最大感度部）からV₂部（最小感度部）の
範囲で適宜映像信号の振幅制御が行なわれる。こ
の状態では被制御信号が到来してから所定の振幅
値となるまでにはかなりの時間を必要とする。具
体的には前記フイルタ回路１５の時定数×５倍
（内部コンデンサＣが99％充電される計算式は、
近似的にその回路の時定数の５倍で表わされる）
＝0.25×５＝1.25secとなる。

したがつてVTRの入力信号をテレビジヨン放
送信号、カメラ信号等頻繁に切り換えて使用する
場合、VTRを速急に操作することができなかつ
た。

この考案は上記の事情に鑑みてなされたもの
で、無信号状態のとき利得制御所定のレベルにあ
らかじめ設定しておき、入力信号が有信号となつ
た時の出力信号の応答時間を大幅に改善した自動
利得制御回路を提供することを目的とする。

以下、図面を参照してこの考案の一実施例を詳
細に説明する。第４図は、この考案に係る自動利
得制御回路の概要を示すもので、映像信号入力端
１１は、利得制御増幅回路１２の入力端に接続さ
れる。この利得制御増幅回路１２の出力端は、図
示しない信号処理回路の入力端に接続されると共
にAGC検波回路１３の入力端に接続される。こ
のAGC検波回路１３の出力端は、検波電圧増幅
回路１４の入力端に接続される。この検波電圧増
幅回路１４の出力端は、フイルタ回路１５の入力
端に接続される。このフイルタ回路１５の出力端
は、レベル設定回路１７の入力端に接続される。
そして、このレベル設定回路１７の出力端は、制
御入力端１６を介して前記利得制御増幅回路１２
の制御端に接続される。

このように構成される自動利得制御回路におい
て、被制御信号となる映像信号は、入力端１１を
介して利得制御増幅回路１２に供給されて増幅さ
れた後、AGC検波回路１３に送られる。そし
て、このAGC検波回路１３でその信号の振幅値
に応じて検波出力電圧信号が出力され、検波電圧
増幅回路１４に供給される。このことにより、適
宜増幅された検波出力電圧信号は、フイルタ回路
１５でリツプルを平滑した後、レベル設定回路１
７を介して前記利得制御回路１２の制御端に供給
される。すなわち、通常の映像信号の供給状態で
は前述した第１図と同様な動作をする。

今、仮りに映像信号の供給を絶つたとする。す
ると、利得制御増幅回路１２は、最大感度状態で
待機する一方レベル設定回路１７であらかじめ制
御電圧信号の最大感度よりやや低い電圧V₁′を制
御電圧信号としてこの利得制御増幅回路１２の制
御端に供給しておく。そして、この状態で映像信
号が前記利得制御増幅回路１２に再び供給される
と、第３図の時間ｔ_pからｔ_bまでの実線で示すよ
うな過程を時間t₂かかつてたどり、最終的に図中
斜線で示すような制御可能範囲内に速急にして設
定される。

次に、第４図の原理に基づく具体的な実施例を
説明する。一般にこのような自動利得制御回路
は、その検波方式によつて平均値形のものと尖頭
値形等がある。第５図は、このうち尖頭値形の例
を示したものである。すなわち、映像信号入力端
１１は、利得制御増幅回路１２の入力端に接続さ
れ、この利得制御増幅回路１２の出力端は、キー
ドクランプ回路１８および同期分離回路１９の各
入力端に接続される。このうち、キードクランプ
回路１８は、基準電源供給回路２０から基準電源
と上記同期分離回路１９からの同期信号がそれぞ
れ供給されるようになつている。そしてキードク
ランプ回路１８の出力端は、尖頭（ピーク）形の
AGC検波回路２１の入力端に接続される。この
AGC検波回路２１の出力端は、検波フイルタ回
路２２の入力端に接続される。この検波フイルタ
回路２２の出力端は、第４図と同様に検波電圧増
幅回路１４の入力端に接続される。以下、第４図
と同一構成部分は同一符号を付してその説明を省
略する。

そして、入力端１１を介して利得制御増幅回路
１２で適宜増幅されたビデオ信号は、キードクラ
ンプ回路１８および同期分離回路１９に供給され
る。このうちキードクランプ回路１８は基準電源
供給回路２０からの基準電源ならびに上記同期分
離回路１９からの同期パルス信号が与えられてお
り、ビデオ信号中の同期信号の先端が基準電源電
圧レベルにクランプされる。そしてこのクランプ
されたビデオ信号は、ピーク形のAGC検波回路
２１に送られ、その振幅のピーク値が検出され
る。そしてその検波出力は、検波フイルタ２２で
平滑され、検波出力電圧として検波電圧増幅回路
１４に供給される。以下の信号処理過程は、前述
した第４図の回路と同様であるのでその説明を省
略し、第４図の回路に準ずるものとする。

第６図は、第５図の回路構成から配線構成され
る自動利得制御回路を示すものである。すなわ
ち、利得制御増幅回路１２は、トランジスタＱ１
〜Ｑ１５、ダイオードＤ１，Ｄ２で構成されてい
る。そして、入力端１１は、トランジスタＱ１の
ベースに接続され、トランジスタＱ１５のベース
は制御端１６に接続され、トランジスタＱ１３の
エミツタは図示しない信号処理回路へ接続される
ようになつている。

キードクランプ回路１８は、トランジスタＱ１
６，Ｑ１７によつて構成されている。基準電源供
給路２０は、トランジスタＱ１８およびダイオー
ドＤ３〜Ｄ５とで構成されている。AGC検波回
路２１は、トランジスタＱ１９〜Ｑ２１によつて
構成されている。検波フイルタ回路２２は、抵抗
Ｒ１およびコンデンサＣ１とでなる。検波電圧増
幅回路１４は、トランジスタＱ２２〜Ｑ２８、ダ
イオードＤ６とで構成されている。同期分離回路
１９はトランジスタＱ２９〜Ｑ３３、ダイオード
Ｄ７とで構成されている。フイルタ回路１５は、
ダイオオードＤ８，Ｄ９、抵抗Ｒ２およびコンデ
ンサＣ２とで成る。レレベル設定回路１７は、ト
ランジスタＱ３４、ダイオードＤ１０，Ｄ１１で
構成されている。なお、前記利得制御増幅回路１
２の制御端１６には可変抵抗器Ｒ０でなる出力信
号振幅調整回路２３が接続されている。

この回路構成の場合利得制御増幅回路の出力端
は、負極性のビデオ信号である。また、このビデ
オ信号は、前述の如くキードクランプ回路１８で
クランプされる。そして、クランプ処理されたビ
デオ信号は、ピーク形のAGC検波回路２１に供
給され、ここでピーク検波された後検波フイルタ
回路２２で平滑処理されて検波出力電圧信号とさ
れる。なお、検波フイルタ回路２２の時定数は、
たとえば通常水平同期信号の５〜６倍の値に設定
されている。

さらに、検波出力電圧信号は、検波電圧増幅回
路１５で増幅された後、制御信号として利得制御
回路１２の制御端１６に供給される。すなわち、
この制御端に供給されている制御信号の振幅が大
きくなると利得制御回路１２内のトランジスタＱ
１４のコレクタ電流が増加し、トランジスタＱ２
のベース電圧が下がり、このトランジスタＱ２の
コレクタ電流が減少する。したがつてこの利得制
御回路１２の総合利得は小さくなる。なお、制御
端１６に入力される制御信号の可変制御範囲は約
1.3〜1.5Vとされている。

一方、入力端１１に映像信号が供給されず無信
号状態になつた場合は、同期分離回路１９のトラ
ンジスタＱ３３，Ｑ３１，Ｑ３２がオン状態に、
トランジスタＱ２９，Ｑ３０がオフ状態になる。
そして、この同期分離回路１９の出力端からはハ
イレベル状態の信号が出力される。このことによ
り、キードクランプ回路１８のトランジスタＱ１
６がオン状態に、AGC検波回路２１のトランジ
スタＱ１９もオン状態にされ、且つトランジスタ
Ｑ２１のエミツタ電圧は低くされる。すると、検
波電圧増幅回路１４の出力端からの検波出力電圧
信号は、この検波電圧増幅回路１４内のトランジ
スタＱ２８，Ｑ２６，Ｑ２２が各々オフ状態とさ
れることによりローレベル信号となる。このた
め、レベル設定回路１７を構成しているトランジ
スタＱ３４のエミツタ電位が低下することとな
り、トランジスタＱ３４がオンする。このトラン
ジスタＱ３４は電源端子と基準電位点間に接続さ
れた抵抗とダイオードＤ１０，Ｄ１１の直列回路
の中間点にそのベースが接続され、コレクタが電
源端子に接続された構成となつている。従つてト
ランジスタＱ３４のエミツタ電圧によつてオンオ
フすることとなり、このオン動作した時のレベル
を前述のＶ１′の値になるようにしているもの
で、クランプ回路として動作する。この結果、検
波電圧増幅回路１４の入力に一定レベルの電圧を
印加することとなる。他方、入力端に映像信号が
供給された場合には、AGC検波回路２１が正規
の動作をすることとなるので、検波電圧増幅回路
１４の出力レベルは上昇するので、レベル設定回
路１７のトランジスタＱ３４のエミツタレベルが
上昇することとなり、トランジスタＱ３４はオフ
する。この結果レベル設定回路１７は、レベル設
定回路内のトランジスタＱ３４のエミツタ電圧に
よつて無信号状態にある期間では検波出力電圧信
号はクランプされて従来のように不必要に低下さ
せることはない。このクランプさせるべく具体的
なクランプレベルは約1.1Vで非常に良好な応答
特性を得ることができる。

なお、この考案の一実施例をVTRに適用した
場合について説明したが、このほかあらゆる信号
の伝送系に対してその効果を発揮することはもち
ろん、クランプ回路１８のクランプレベルを制御
信号の最小感度レベル（1.3V）にできるだけ近
づければこの自動利得制御回路の応答時間は可及
的に零とすることができることは説明するまでも
ない。

以上、詳述したようにこの考案によれば被制御
信号となるべく入力信号が無信号状態のとき利得
制御増幅回路からの出力信号を所定のレベルに設
定しておき、入力信号が有信号となつた時の出力
信号の応答時間を大幅に改善した自動利得制御回
路を提供することができる。

【図面の簡単な説明】

第１図は、従来の自動利得制御回路のブロツク
図、第２図は第１図内の利得制御増幅回路の特性
図、第３図は従来の回路とこの考案による自動利
得制御回路との効果の差を示す図、第４図はこの
考案に係る自動利得制御回路の原理図、第５図は
第４図の回路の一実施例を示すブロツク図、第６
図はこの考案に係る自動利得制御回路の具体的な
回路図である。１２……利得制御増幅回路、１３……自動利得
制御検波回路、１４……検波電圧増幅回路、１５
……フイルタ回路、１７……レベル設定回路、１
８……キードクランプ回路、１９……同期分離回
路、２０……基準電圧供給回路、２２……検波フ
イルタ回路。

Claims

【実用新案登録請求の範囲】被制御信号が入力される被制御信号入力端なら
びに利得制御信号が供給される利得制御入力端と
を有した利得制御増幅回路と、前記利得制御増幅
回路からの出力信号の振幅変化を検出する自動利
得制御検波回路と、この自動利得制御検波回路か
らの検出信号を平滑するフイルタ回路とを具備
し、前記フイルタ回路からの平滑信号は前記利得
制御増幅回路の利得制御入力端に供給され、前記
利得制御増幅回路の出力信号の振幅を所定の振幅
値に制御せしめる自動利得制御回路において、前記フイルタ回路出力端と前記利得制御増幅回
路の利得制御入力端の経路中に介在され、前記フ
イルタ回路からの出力信号レベル変化範囲を前記
利得制御増幅回路の利得を上げる方向において前
記利得制御増幅回路が利得制限動作状態から最大
利得動作状態に変わる点にほぼ限定してそれ以上
変化しないように固定するベースを所定のバイア
ス回路に接続されコレクタを電源にエミツタを前
記経路に接続したトランジスタを有しクランプ動
作をするレベル設定手段を備えたことを特徴とす
る自動利得制御回路。