JPS5946694A - 音声記憶再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は音声を記憶し、再生する装置に関する音声Ｚ記
録し、再生する装置とし°Ｃは磁気テープに音声信号Ｚ
直接アナログ信号の形態で記録し゛〔その記録を読み出
す事に依つ゛Ｃ音声を再生するテープレコーダが存在し
°Ｃいる。ところがこのテープレコーダは長年に亘って
確立されたものではあるが１機械的にテープを走行させ
て磁気ヘッドタ用いてテープにアナログ信号を記録し、
また逆に磁気ヘッドから磁気テープに記録されたアナロ
グ信号音読み出すのが糸本構成である為【二機械的要素
が不可欠で信頓性（二欠ける上に経年変化に対しても配
慮を払わなければならない１等の問題を内在している。

またテープに記録された音声のうち所望の４声を取り出
す所謂頭出し動作は複雑な構成を必鼎とするにも拘らず
、必甥とする音声を探し出すのに相当の時間を鼎するの
が実情である。

このような機械的要素を全く含まない音声再生装置とし
ては、ディジクル技術を駆使したＰＣＭやＰＷＭが存在
し、更【二それ等の技術を高ず化したパコール手法、Ｌ
ＳＰ等で代表される音声合成技術が出現し、、実用化さ
れつつある。

ＰＣＭやＰ　ＷＭ７．−用いると所期の目的である機械
的要素の排除は達成されるものの、音声情報の記憶には
厖大な記憶容＠Ｙ必要とし、大規模な装置にしか採用さ
れない。一方、このＰＣＭやＰＷＭ　！：ｇ求される記
憶要ｌを減らす東を目的としてパコール手法等の音声合
成技術が出現したのであるが、確かに音声合成技術は記
憶容暇の点で進んだものではあるものの、発声させる音
声から笥声合成の為の係数の抽出に多大の労力と時間と
を要する上【二その係数音用い゛〔音声を合成する酪に
マイコンクラスの処理装置が不可欠で、装置の簡略化に
はやはり雑煮があり、汎用性に欠ける６しかもこの音声
合成技術は上にも述べた如く、係数の抽出には相当の時
間が掛り、現存するテープレコーダの如く実時曲の録音
、再生は不可能で、一般需要家が手近に用いる１菩は用
来なかった。

本発明は上述した既存の技術とは全く異った音声記憶再
生装置を堤案するもので、以下に詳述する。

本発明の基本的な考え方は音声４３号を所定の周期でサ
ンプリング【７゛Ｃ時系列的なアナログ信号を得、その
各アナログ信号に応じた電荷けを多数の゛吊荷蓄積型メ
モリ素子に順次蓄積し°Ｃ晋声を記憶すると共に、音声
ン再生する時は、そのメモリ素子に蓄積させた屯荷晴に
応じたアナログ信号を１ｌｌｉｉ１次読み出し’Ｃ３声
信号とするもので、以下に詳述する。

第１図は本発明装置の概略を示したブロック図であつ°
Ｃ，ｔＯは音声を電気信号＋＝変換するマイクロフォン
、＋２１はその眠気イ３号を所定の周期、例えば２５０
．”秒の周期でサンプリングしＣｌ＋’？？系列的なア
ナログ信号７得るサンプリング回路、（３）はこの時系
列的なアナログ信号全記憶する電荷蓄積型のメモリ素子
群で、後に詳述するが、アナログ信号に応じた電荷用を
蓄積する串１Ｎ衣って直接アナログ信号乞記１．ハする
ものである。（１１はこのメモリ素子群からその各蓄積
峨荷に応じたアナログ信号を読み出す読み出し回路で、
す／プルホー「レド機能も有している。（５）は訪読み
出し回路から得られるアナログ信号のうちの高周波成分
７取り除くローパスフィルタ、（６）は該ローパスフィ
ルタ（５）カラのアナログ信号全増巾し、スピーカ（７
）で行声を再生する為の増巾回路である。

ここで本発明に用いる電荷蓄積型メモリ素子ＪＩ〒１３
）につい°〔説明馨加える。電荷蓄積型メモリ素子ｍ＋
とし°Ｃは第２図に示すｖＩＪきフローティングゲート
型の素子が代表的なものである。この第２図に於−Ｃ，
＋１０１は一導電型半導体哉板、例えば１１型のシリコ
ン基板で、Ｐ型のソース、ドレイン領域０１１０２１を
有し°Ｃいる。（１３１はこυノソース、ドレイン領域
１１１］Ｌ＋２１間のチャンネル領域旧１上に２００Ａ
程度の酸化ンリコノ膜（１５１を介し°Ｃ配設されたモ
リブデン等の金属、改いは不紳１′圀が多駄にドープさ
れた多結晶シリコンから成るフローティングゲート、　
＋１６１はこのフローティングゲート０４）を恒うべく
設けられた約１００　Ｅｌ　；の膜厚を有する窒化シリ
コン躾、０ηはこの窒化膜（１６１上τ二位置し“Ｃい
る制４１肋’−）、４１８１１１９は上記ソース、ドレ
イン各領力釦Ｉ］１ｆ１２１＋ニオ−ミックコンダクト
したソース、ドレイン電極である。

この゛ｆｉ萌蓄債型メモリ素子［Ｍｌは、フローチイン
グアー）０３１勺１″酸化膜（１５１や窒化膜（田に依
つ゛Ｃ完全に絶縁された状態にあり、同等かの手段を用
い゛にの〕「ｊ−ティングデーＨＩ３１に電荷を注入す
る事に依ゲＣメモＩＪ　素子（補の開鎖電圧（Ｖｔｍ）
が変化し、その変化状況にｆ衣つ°〔情報が揮発する事
なく記憶される事からディジタル分野に於°Ｃ不揮発性
のメモリとし゛〔開発されたものである。ところが。

上述した如くフローティンググーＮ＋３１に注入する電
荷に依って開鎖電圧が変化する小がらその注入嘴に＋、
’ｆｉＪ　Ｉ直市圧が依存しＣいおり、この点ｆ二賞ｏ
％　’　（最近この「に荷矛ｉイｙ型メモリが子ｔＭ］
−６アナ「１グメモリとしＣ１ｒｊいるＣえ方がＩノ戸
案さｆ’Ｌ　）で。

第３図にこりツメｅす８了−＋２ａ＋−＼のアノ−［１
グ信号の丹き込み回路例？示Ｔ０同圀７ハら明らか／ｒ
、η＋Ｂ、Δ加重［１１ｒ−ト（ＣＧ　）＊、−接ｊｔ
ｒｓし、ドＩ／　（：ｙ　（ＤＩＣｉＷ　：き込ミｔＡ
７＋界航圧（Ｖ　ｗ　）＆４’ＪＩ　Ｑ　【ＪＫΩに’
Ａ　ＩＩＪ’　（７’）　Ａき込み抵抗（Ｒｗ　）　ｙ
７介し゛Ｃ印加すると同時にソース＋Ｓ＋に瞥き込むべ
きアナログ１４に１゜ぢじたアナログ信鱈（ＶＳ）乞印
加しＣいる。

１ｉＪｒる市圧印ｌｆｌ状況に依つ°Ｃアナ「Ｊグ信吟
（Ｖｃ）が＋Ｅ　１１ｊ”ｉｉ　＋ニメモリＪ：　−Ｐ
　Ｉｈ１ｌ　Ｃ；！ｉ３　ｊｔＫ　ＩＩ’；れルｌｉ）
　ニア、−ムはθこの卯しｒｔ　ＩａＪ　ｔ−）臨７４
　’ｔｉｔ、圧（Ｖ　Ｗ　ｌ　）Ｑ　Ｆ　＋／（ンＩＤ
Ｉ（二印加［ろ罫に鍜っ°Ｃ′７１１荷が）［１−ディ
ングアート（Ｆ　Ｇ　）　＋項主人され、このメモリ公
子ＩＭＩのＩ’Ａ　（ｍ”−ｂ＋Ｅ（Ｖ　ｔηｚ）Ｌｉ
次第にデブレノンクン側にずれていくカ、その途中で闘
１１＆′小王（Ｖｔｎｎ）がアナログ借り（Ｖｓ）と等
しくなった時点、　ｌ’ｌｌト。

Ｖｔｍ　＝Ｖ’Ｂ となった時点でメモリに子（キ４）がｏＮｔ、’ｃｔ、
’ｚい。

ドレイン回の電位（Ｖ　Ｄ　）が抵抗ｃｈｗ〕とメモリ
帰子飼）自月の内バＢ　（＋３：持出′との１．：ｌ；
で。

ＶＤ＝。、７、−Ｖｓ）−一虻−１ Ｒｗ＋ｌｌ に（Ｉ、を下Ｔるりｆに依すメｐ９素子＋ｈａ＋−＼の
書き込み。

Ｎｌｌ　ｔ“ンフ【７−ディングｙ−ｇ、（ＦＧ）−１
の゛電荷の注入が停止する為でｉ、す、（１℃抗（Ｒ″
Ｎ　）の直が大きい程、４・のくノＪ！＋：が大きい。

第４図はメモリ、Ｔ子藺のソース＋８＋電位の変化に伴
う書き込み特性の変化であっ°〔、イ黄輔Ｃ：臨界硫圧
（Ｖ　Ｗ　）が、λｌ′ＩＣ市狛−メモリ素子飼）の閾
値電圧【Ｖｔ＋ｎ）が示され゛〔おり、夫々！４％なる
アナログ信号（Ｖ８）がプロットシれ°Ｃいる。

ここで第１図に示Ｌ７１こ木〈と明装置の詳絹１な動作
説明〉第５図の７１９　Ｊ［ｅ　ＩＩにもとずい°Ｃ行
う。マイクロフォン＋ｌ＋に依っで心気信号（二変換さ
祷１．た音声信号］イ１はチンシリング回路（２）で２
５０ノ１秒に１回、即ち１秒間に４０００回の周期でイ
°ンプリングされＣ１１，！？系り目的ｌＩアナＬ１グ
イｊ号四がｊすらＡする。この各アナログ信号（ロ）は
夫々単一の゛壌荷蓄債型メモリ素子（細＋Ｍ）・・・に
例えば第３図で示した構成を用い“Ｃその信号（ロ）に
応じた電荷はの形で記憶；′ｉＪｔろ。

一方、このようにし°Ｃ紀憤された音声信号ゲ読み出す
場合につい°Ｃ考え−Ｃ，つる６読みハ３し回Ｉｌｌ′
や（４）−オサンプルボールド機能を日えているので、
該回路＋４１から得られる読み出し、信号は不５図１／
→に示すように階段状のアナログ信号が得られ、こ１１
．　′ｆ、：・ローパスフィルタ（５）をゴ中すＩ粁に
依つ゛〔高局岐成分がカットされ°Ｃ斤声信号（川が再
現され、増巾回路（６）で増１わされてスピーカ（７）
から再ｔ１：、音声が発子−られるつ 、χｌニチンブリング回路ζ２１に依っ°Ｃす・ンブリ
ングされ”Ｃ得られる時系列的なアナログ４フ号（Ｉコ
１７．＝、／モリ屋子群（３）に１順次記憶せし、ぬる
邪の旦、体側を第６肉に示す。説明の筒車の為に２×２
藺のメモリ、グ子［Ｍｌ・・・のマトリックス配置のみ
が示へれているが実際には３２ｘ３２（ＩＫｂｌ−ｔ）
や６４と６４（４Ｋｂｉｔ）等の多数個の素子が配置さ
＋している′イＦは云うまでもない市である。、第６図
にｒパ（。

＋Ｍ１　＋）（Ｍｌ２）（Ｍ２１）（Ｍ２２）は夫々電
荷蓄積型のメモリ素子、　（８１１）（３１２）（８２
１）（８２２）はこれ等のメモリ素子に直列に接続され
たスイッチング素子である。各行のスイッチング素子（
ＳｓＢ（Ｓ１２）、（８２１）（８２２）のゲートは夫
々共通接続され゛〔デコーダスイッチ（ＴＩ）（Ｔｚ）
を介し゛〔スイッチング素子（Ｓ１１）〜（８２２）を
ＯＮさせ得るＯＮ電位（ＶＯＮ）！二連つＣいる。、マ
た各列のスイッチング素子（３ｔ＋）（８１２）、（Ｓ
ｘｔ）（Ｓｚｚ）のドレインも夫々共通接続され°Ｃデ
コーダスイッチ（ＴＩ）（Ｔ４）を介し°〔読み出しス
イッチ（ＴＲＩ）の共通端子に連つ°Ｃいる。また各メ
モリ素子（Ｍｌ）〜（Ｍ２２）のソースは共通接−続さ
れ°Ｃアナログ信号ｇ　（ｖ　ｓ）と０ＰＥＮ状態とア
ースとの何れかの状態を採る書き込みスイッチ（Ｔｗ）
に通ると同時に上記読み出しスイッチ（ＴＥ（１３に連
動し°〔切り換わる読み出しスイッチ（ＴＲ２）の共通
端子に連つ”Ｃいる。更に各メモリ素子ＣＭｌ＋）〜（
Ｍ２２）のゲートは消去スイッチ（Ｔｂ）￥介し゛Ｃ消
去信号（ＶＦ）とアースとの阿れかに連つ”Ｃいる。一
方、」ニ記デコーダスイッチ（Ｔ５）（’Ｉ″４）に運
った読み出しスイッチ（Ｔｌ”ｉｌ）の一方の固定端子
はｆｌｆき込み抵抗（）（Ｖ／　）　ｉ介し°Ｃ書き込
み電位（Ｖｗ）にまた他方の端子は読み出し電位（ＶＲ
）Ｃ二人々連りＣおり、ｆ：た全メモリ素子（Ｍｌ　ｊ
　）〜（Ｍ２２）のソースに接続され”Ｃいる読み出し
スイッチ（ＴＲ２）の一方の固定端子は０ＰＥＮで、他
方の端子は読み出し抵抗（Ｆ（Ｒ）Ｙ介し゛Ｃ接地され
ると同時に信号読み出し端子（ＤＯｕｔ、）を朽成し”
Ｃいる而し′Ｃ例えば上段左側のメモリ素子（Ｍｅｔ）
にアナログ信号を書き込む場合を考え”Ｃみる。この時
はデコーダスイッチ（Ｔｌ）（Ｔｇ）をＯＮｊ、、訝き
込みスイッチ（ＴＷ）；Ｙアナログ信弓沖（Ｖｓ）側に
倒し、消去スイッチ（ＴＲ）Ｙアース側に倒すと同時Ｃ
二読み出しスイッチ（ＴＦ（１）は書き込み抵抗＜Ｒｗ
）側に投入し、他方のスイッチ（ＴＲ１）を０ＰＥＮと
する。このような接紗状態とする事に依ってスイッチン
グ素子（Ｓ　１　＋　＞がＯＮするので、メモリ素子（
Ｍｆりのゲートはアース′霞位ドレインは抵抗（Ｒｗ）
ｙ７介し−〔Ｐ↑き込み？旧Ｌ（Ｖ　’Ｎ　）に設定さ
れた状態でソースにアナログ信号（ＶＳ　）が印加され
乙ので、η１３３囚を参照しつつ説明したメカニズムで
そのアナログ信号（ＶＳ）が、そのアナログ信号（ＶＳ
）に対応した電荷１４の形でメモリ素子（Ｍｚ）のフロ
ーティングｙ＝・【二注入され′〔記ＩＭされる。他の
メモリ泰Ｐ（Ｍ　’　ｚ　）（Ｍ２　＋　３　ｃｈｔｚ
　２月−ＸＪＴる得き込みは、籍き込みスイップー（１
’Ｗ）と消去スイップー（ＴＲ）及び読み出しスイッチ
（ＴＲ１）（’１’Ｒｚ　）はそのｆ、上の状態でデコ
ードスイッチを夫々、（Ｔｌ）（Ｔ４）Ｙ、（Ｔ２）（
Ｔ３）を、　（Ｔ２）（Ｔ４）を、夫々ＯＩｑする事に
依つ０行える。従つ゛にれ等のデコードスイッチ【Ｔ１
）〜（Ｔ４〕ンｊ１旧次０旧４る１４１に依つ°Ｃ時系
列的なアー７−　＋：ｚグイａ号を各メモリ、Ｌ子（Ｍ
ｌｌｌ−（Ｍｚ２）に１ｌｌｆｉ々に記憶せしめる十が
出来る。

次（−このよう（二し゛〔告さ込＝ｌｊｌＪこアノ・ロ
グイｉ号？読み出す場合に・）いＣ説明する。７ｉ４去
スイツナ（Ｔｈ）はアースのデ王、書き込みスイッチ（
ＴＷ）￥ＯＰ　Ｅ　Ｎ状１．町とし、読み出しスイッチ
（ＴＥ（ｌ）−＜読み出し７１位（ＶＨ目二、他方のス
イッチ（１’１ｉｚ）ｙ、−読み出し端子側に倒す。そ
の状態でデコーダスイッチを夫々（’１’＋）（Ｔ５）
ＯＮ、（１°１）（’Ｉ’４）ＯＮ、（’ｆ’ｚ）（Ｔ
＋）ＯＮ、（ｉ°２　）（Ｔ４）ＯＮ、と順次切り換え
る事に依つ°〔、メモリ素子（Ｍ’＋　１　）（Ｍ１２
）　（Ｍ２　＋　）　（Ｍ２２　）の各フローティング
ゲートに夫々注入された゛ル荷獣に応じたアナログ信号
が順次読み出し端子（Ｄｏｕ、ｔ）から出力される。

更に第６図に示した回路構成に於゛Ｃはメモリ素子（Ｍ
ｔ、）〜（Ｍｚ２）に書き込まれたアナログ信号７全く
電気的に消去させる小が出来る６惟き込みスイッチ（Ｔ
Ｗ）をアースし、γ肖去スイッチ（Ｔｐ）全消去電圧（
ＶＥ）側に倒す事に依つＣメそり素子（４ｙｌ＋　１　
）〜（Ｍｚ２）のソース、制御アート間に消去電位（Ｖ
Ｅ　）が印加される事となり、その電位に依つ”〔フロ
ーティングゲートに注入され°Ｃいた電荷が放出され、
記憶自答は消去される。尚、この消去時に於°Ｃは読み
出しスイッチ（Ｔ）？１）（ＴＲ２）は何れの状態であ
つＣも良い。

このようにしてメモリ素子（財）に書き込まれるアナロ
グ信号はＬ達した如く、音、Ｆｌ信号１２５０声秒の周
期でサンプリングしたものであるので、４にビットのメ
モリ素子を用いる事に依つ°〔１秒間の音声の記憶が可
能となる。現在市販され′Ｃいる詣荷蓄積塑のメモリ素
子の最人容殴は１２８にであるので、それを用いる小に
依つ゛（３２秒間に亘る音声の記１．へがｎＪ能である
。ぞしてこのメモリ容咀は２５６にビットの開発が行わ
れ“Ｃいる現状から１分間の音声の記憶も可能であり、
勿論１２８にビットのメモリを複数個用いれば七〇個敬
に応じた長時間に亘る音声の記憶が可能である事は云う
士でもない・バである。

しかもアナログ信号に応じ”Ｃプローティングデート等
に注入された電荷は、電源をＯＦＦとしても半永久的に
消失する事なく記憶されるので、記憶保持に対する配慮
・は−切不５ツである。

尚、音声を記憶せしめるに際し・Ｃ連続した音声の記憶
以外に単語ごとにその記憶番地付けし°〔記憶せしめる
ｒびも可能で、その場合はその単語の記憶アドレス欠跪
宜指定する市に依つ°Ｃパコール手法と全く同じように
種々の４葉を再生する事が出来る。

本発明（二相いる屯荷蓄債型の〕そりは」二記したよう
に、’Ｊｕ　ｊｒ：Ｊ蓄４ｉ’ｔの為のフロー１イング
グート乞有し、史（二１ｉ′ｉり御ゲートχち設けたＳ
　Ａ　Ｍ　ＯＳ（５ＺａＵｋｅｒｉ　、ｒルｅ　　Ａ’
Ｖａｌａ、ｎＣ３１ｎＣ５１１ｅ以外に。

フローディングゲートのみン有す７：）Ｆ　Ａ　Ｍ　Ｏ
ＳＦ土Ｏａじ５−　ｎｑ　　ｐａ　ｔｅ　　ＡＶＥｉ、
工ａｎｃ１１．Ｐ　　ＭＯＬｌ）やフロー１インググー
トを有さず、酸化１１ｑと窒化１悶との界面のトラップ
に１１荷を蓄積ｉ７）ＭＮＯ８（Ｍｅｔａｌ　　Ｎｉ−
しｒｉｄｅ　　　０ｘｉ−ｄｅ　　　８ｅｑｔニーｔａ
ｏｒ〕ｒ、Ｌｕ７ｔｏｒ）構造も同じよう１ニアノ゛ロ
グ［迂の記憶１°ｊ”ｒ　ｏＪ能であるので、２（発明
（２１口い得るであろう。たＸどＦ　Ａ　ＭＯＳ・やＭ
ＮＯ８ｃ／）場合は一度書き込んだアナログ信号の消去
は電気的ｆ二行う・ドは困碓であろので、紫外線７用い
るとメハの（ＩＩＪの干ｊｙ　Ｙ　ｆｆ−１いる必要が
あろう。

本発明は以上の説明から明らかｎ：ＱＩ＋＜　、　Ｖ＋
声信号Ｙ直接１１鱈街蓄漬型のメモリ公子に記憶１ｔシ
ぬるものであるので、テープレコーダのような機械的要
素乞−切持たす、長期間にぼつ°Ｃ高い信頼性が確保さ
れると共にメモリ素子の読み出しアドレスを指定するＨ
４Ｋ　（二依つ°Ｃタイムラグなしで１１４時に所望の
音声を呼び出し°Ｃ再生するり犀が出来る６乏たｐ　（
’；　Ｍ、−’ｌ’Ｐ　Ｗ　Ｍ技しポロニＪ上１ヅＣ１
ザンプリング１直にズＨ，−Ｃ１ピットのメモリ素子を
対応付けるだけで良いので、メモリｌ子のｇ　Ｐ４、ン
格段に減少せ（７め得ると共にＡ／１〕変換器やＤ／Ａ
変換器を必要とせず、装置υ）規模としＣは極め“Ｃ簡
＠はものとする市が１１１来イ）、史ｆニパコール手法
Ｃ二代表さす１．る音声合成−持１４ど比イ〜゛しても
、バコール系りｉｒの描出の”為の分析処ＩＪ１１は一
切不要でせ戸Ｊンデーブレコーダと同じようＣニリＴル
ダイムで記憶する事が出来。

またその再生も可能である上に、音声再生時に際し°Ｃ
もマイコン等の処理装置を・用いる事なく、単にメモリ
内界ン尼１み川すだけで音声信号が再生さた音声記士、
鞘１生装置へ得る十′が出来る。

第２Ｎは本発明装置（二相いるル荷蓄柵型メモリ米子の
一例に示すブロック囚、第６１内は第２図に示したメモ
リ素子に対する信号の書き込み状態χ示す結線囚、弔４
１ヅは七〇円き込み状況を示す特性図、第５因は本発明
装置の動作状態を示す波形図。

第６図は基４ｒ明装置に於けるメモリ素子ｊぼの配線（
３）であつ°Ｃ，＋ｔ＋はマイクロフォン、（２）はづ
・ンブリング回路、（３）は電荷蓄積型のメモリ素子１
！’Ｆ、　（４１は読み出し７回路、（５）はローパス
フィｌレタ、１６：は増巾回路、（′ｌ）はスピーカ、
ｆ１３１　（Ｆ　Ｇ：）はフローディングゲー）　、　
（ＩｎＣＣＧ　）＆；！制１１１１１５’　−）　、（
）！ｗ　Ｈｉ書き込み抵抗、（）（Ｒ）は読み出し抵抗
、（Ｍ）はメモリ素子、＋３１はスイッチング素子％　
（’Ｊ’１）−（Ｔ　ｓ）はデコーダスイッチ、（ＴＷ
）は腎き込みスイッチ、（’ｌ’　Ｒ）は読み出しスイ
ッチ、ｔＴＥ）は消去スイッチ、ｌ′夫々示し７°Ｃい
る。

Claims (1)

1. 【特許請求の範囲】 １）音声信号を所定の周期でサンプリングし°Ｃ時系列
   的なアナログ信号ｌ得、その各アナログ１３号に応じた
   ′電荷り多数の電荷蓄積型メモリ素子に順次蓄積させ′
   〔記憶させ、必要に応じて上記メモリ素子から蓄積電荷
   に対応したアナログ信号を読み出して音声信号ン得、音
   声を再生する事を特徴とした音声記憶再生装置。