JPS5947841A - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS5947841A JPS5947841A JP57158503A JP15850382A JPS5947841A JP S5947841 A JPS5947841 A JP S5947841A JP 57158503 A JP57158503 A JP 57158503A JP 15850382 A JP15850382 A JP 15850382A JP S5947841 A JPS5947841 A JP S5947841A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- base
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は入力クランプ回路を設りたアナログスイッチ
に関するものである。
に関するものである。
第１図に従来の２．入力アナログスイッチの回路例を示
す０図においてｓ （２＋八へＱ＋Ｂ＋Ｑ２人＋Ｑ２Ｂ
＋ＱｓＡ＋ＱｓＢ＋Ｑ＋ＡｙＱｔｎ はトランジスタ
、ＩＡ 、 ｔｎは定゛１１シ流強、Ｒ，Ａ、Ｒ，
Ｂ、Ｒ２Ａ、Ｒ２Ｂ、ｌζ、は抵抗、Ａ、ＪＬは入力端
子、る。
す０図においてｓ （２＋八へＱ＋Ｂ＋Ｑ２人＋Ｑ２Ｂ
＋ＱｓＡ＋ＱｓＢ＋Ｑ＋ＡｙＱｔｎ はトランジスタ
、ＩＡ 、 ｔｎは定゛１１シ流強、Ｒ，Ａ、Ｒ，
Ｂ、Ｒ２Ａ、Ｒ２Ｂ、ｌζ、は抵抗、Ａ、ＪＬは入力端
子、る。
制御信号ＶＡが°１１′の場合、トランジスタＱ４Ａが
オン状態となり、逆にトランジスタＱ４Ｂはオフ状態と
なる。すると、トランジスタＱ２Ａのベースが接地され
るためトランジスタＱ２Ａはオフとなり、トランジスタ
ＱＩＡはエミッタフォロワとして働き、トランジスタＱ
ａ Ａのベースバイアス電圧を与える。
オン状態となり、逆にトランジスタＱ４Ｂはオフ状態と
なる。すると、トランジスタＱ２Ａのベースが接地され
るためトランジスタＱ２Ａはオフとなり、トランジスタ
ＱＩＡはエミッタフォロワとして働き、トランジスタＱ
ａ Ａのベースバイアス電圧を与える。
従ってトランジスタＱ３へもエミッタフォロワとして働
くこととなり、入力（ＢすＡ （ＪトンンジスタＱＩＡ
＋Ｑ３Ａを通して出力されることとＩ、する。ここで出
力０ＴＪＴのＤＣ′亀圧はトランジスタＱＩＡＩ窃人の
６−ス・エミッタ間′亀圧で相殺され、はぼ人力１）（
バイアス１住Ｕ二Ｖ、＋こ鵠しくなる。
くこととなり、入力（ＢすＡ （ＪトンンジスタＱＩＡ
＋Ｑ３Ａを通して出力されることとＩ、する。ここで出
力０ＴＪＴのＤＣ′亀圧はトランジスタＱＩＡＩ窃人の
６−ス・エミッタ間′亀圧で相殺され、はぼ人力１）（
バイアス１住Ｕ二Ｖ、＋こ鵠しくなる。
一方、入力信号Ｂ １１１１は制御イｈ号ＶＢが”Ｌで
トランジスタＱ４Ｂがオフ状態となっており、トランジ
スタＱ２Ｂのベースが１１（抗１え２Ｂを］Ｉηして電
源電圧ＶＣＣにつり」二けられるため、トランジスタＱ
２Ｂ カ４ 通し、逆にトランジスタ’Ｊ】ｎはエミッ
タ電位がつり」二〇られオフ状態となる。従って、入力
信号１−は出力ＯＣＩ Ｔに伝達されず、スイッチオフ
状態となっている。
トランジスタＱ４Ｂがオフ状態となっており、トランジ
スタＱ２Ｂのベースが１１（抗１え２Ｂを］Ｉηして電
源電圧ＶＣＣにつり」二けられるため、トランジスタＱ
２Ｂ カ４ 通し、逆にトランジスタ’Ｊ】ｎはエミッ
タ電位がつり」二〇られオフ状態となる。従って、入力
信号１−は出力ＯＣＩ Ｔに伝達されず、スイッチオフ
状態となっている。
ここで１問題となるのは、トランジスタＱ＋ｎ ＋ Ｑ
２ａの両ベース間電圧で、この電位差がトランジスタＱ
？３（７）へ−ス・エミッタ間電圧とトランジスタＱＩ
Ｂのエミッタ・ベースｒｔ！ｉｊツェナ電圧の和以上と
なると、トランジスタＱＩＢのベース・エミッタ間に逆
降伏ＪＪｉ流が流れる。そしてこれはトランジスタＱＩ
Ｂの１＋ 、 ４．の低下などをまねき、ｆｌｔ制御信
号ＶＢが′Ｈで、入力信号１３が出力ｏ ｖ ’ｉに伝
達される場合、入カハイアス電流の増加など４！Ｊ性面
での劣化が生じる。特に１１ゆ；１、電圧ＶＣＣが筒い
場合（こは注意を要する。
２ａの両ベース間電圧で、この電位差がトランジスタＱ
？３（７）へ−ス・エミッタ間電圧とトランジスタＱＩ
Ｂのエミッタ・ベースｒｔ！ｉｊツェナ電圧の和以上と
なると、トランジスタＱＩＢのベース・エミッタ間に逆
降伏ＪＪｉ流が流れる。そしてこれはトランジスタＱＩ
Ｂの１＋ 、 ４．の低下などをまねき、ｆｌｔ制御信
号ＶＢが′Ｈで、入力信号１３が出力ｏ ｖ ’ｉに伝
達される場合、入カハイアス電流の増加など４！Ｊ性面
での劣化が生じる。特に１１ゆ；１、電圧ＶＣＣが筒い
場合（こは注意を要する。
こうした場合、辿盾考えられるのζＪトランジスタ（２
７、Ｉ Ｑ２Ｂのベースに与えるｌ：Ｉ Ｕ１１＋＋ｊ
ｔ＋−をツェナダイオードなどでクランプすることで
、ちり、そのようにした従来のアナログスイッチの−）
８ζを’ｉｔｓ ２ 図に示す。
７、Ｉ Ｑ２Ｂのベースに与えるｌ：Ｉ Ｕ１１＋＋ｊ
ｔ＋−をツェナダイオードなどでクランプすることで
、ちり、そのようにした従来のアナログスイッチの−）
８ζを’ｉｔｓ ２ 図に示す。
第２図において、（、はベースに人力Ａが与えられる入
力トランジスタ、（，２２はトランジスタＱ１と同（ｑ
ｔ （ｇｌ：でエミッタが互いに共ｊｌり伝ＡｔＡ、さ
れたスイッチトランジスタ％ Ｑ４はエミッタが接地さ
れコレクタが上ｎ己スイ゛ンチトラン・ンスタ（，２２
のベース（こｒｌ ｋｊＬされ制御信号■Ａ に応じ
てスイッチトランジスタ（２２のオン、オフ制御を行ｔ
よう１ｌｉｌｌ （ｒｌｉｌ ｌ・ランヅスタ、（２３
はコレクタがｊ妾ｊ也されベースか十ｄ己トクンジスタ
Ｑ、、Ｑ２の共通エミッタに接ワ゛ｌ、されエミッタか
ら出力０ ［Ｊ Ｔがとり出される出力トランジスタ、
Ｉはアースと上記共通エミッタ間に１＆に７１：された
定′屯流倣、Ｖｌはトランジスタ見、に力えられるバイ
アスｉｔ、（圧、■Ｌ、 、 Ｒ，、Ｒ１，は伊、抗で
ある。才たＺ Ｄは」−紀トランジスタＱ４オフ時にト
ランジスタＱ２にツェナー１シを正分のベースバイアス
を与えるツェナータイオードである。
力トランジスタ、（，２２はトランジスタＱ１と同（ｑ
ｔ （ｇｌ：でエミッタが互いに共ｊｌり伝ＡｔＡ、さ
れたスイッチトランジスタ％ Ｑ４はエミッタが接地さ
れコレクタが上ｎ己スイ゛ンチトラン・ンスタ（，２２
のベース（こｒｌ ｋｊＬされ制御信号■Ａ に応じ
てスイッチトランジスタ（２２のオン、オフ制御を行ｔ
よう１ｌｉｌｌ （ｒｌｉｌ ｌ・ランヅスタ、（２３
はコレクタがｊ妾ｊ也されベースか十ｄ己トクンジスタ
Ｑ、、Ｑ２の共通エミッタに接ワ゛ｌ、されエミッタか
ら出力０ ［Ｊ Ｔがとり出される出力トランジスタ、
Ｉはアースと上記共通エミッタ間に１＆に７１：された
定′屯流倣、Ｖｌはトランジスタ見、に力えられるバイ
アスｉｔ、（圧、■Ｌ、 、 Ｒ，、Ｒ１，は伊、抗で
ある。才たＺ Ｄは」−紀トランジスタＱ４オフ時にト
ランジスタＱ２にツェナー１シを正分のベースバイアス
を与えるツェナータイオードである。
ここで、トランジスタＱ４がオフ状７／！：、即ち、ト
ランジスタＱ２がオン状態となって、入力信号Ａは伝達
されず、スイッチオフモードとなっている場でバイアス
されるため、ツェナー電圧ｖ７．となる。
ランジスタＱ２がオン状態となって、入力信号Ａは伝達
されず、スイッチオフモードとなっている場でバイアス
されるため、ツェナー電圧ｖ７．となる。
この１１１ｊ、入力信号Ａがツェナー「ｉ、圧■ｚ以上
となると、トランジスタＱ１がオフ状態よりオン状態に
変わり、逆にトランジスタＱ２がオフ状態となって、出
力ＯｔＪ Ｔｊこは入力信号が伝達されてしまう。即ち
、スイッチオフモードであるにもかかわらず、人力信−
が出力にもれることとム゛る。特に電源電圧ＶＣＣがｉ
Ｒ） くなると、トランジスタ（１のベースバイアス’
［（ｉ、 匝Ｖ＋もこれに比例して高くなるため、入カ
イ、１号ＡのダイナミックレンジとしてはＶｌＶ、分し
かなく、振幅が大きくとれない欠点をもつ。
となると、トランジスタＱ１がオフ状態よりオン状態に
変わり、逆にトランジスタＱ２がオフ状態となって、出
力ＯｔＪ Ｔｊこは入力信号が伝達されてしまう。即ち
、スイッチオフモードであるにもかかわらず、人力信−
が出力にもれることとム゛る。特に電源電圧ＶＣＣがｉ
Ｒ） くなると、トランジスタ（１のベースバイアス’
［（ｉ、 匝Ｖ＋もこれに比例して高くなるため、入カ
イ、１号ＡのダイナミックレンジとしてはＶｌＶ、分し
かなく、振幅が大きくとれない欠点をもつ。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、入力信号がベースに加えられる入
力トランジスタと、該トランジスタと同ｇｔ ｆｉｌで
エミッタが共ＪＩｉ１ｒ）ｄｙ’＋されたスイッチトラ
ンジスタと、上記人力トランジスタ、スイッチトランジ
スタの共通エミッタと接ｔ［ｌ＋との間に１く続された
定電流υｔと、ｆｌｉｌｌ償１１イハリに↓し５、じて
」１記スイッチトランジスタをオン、オフＲ１１ｌ ６
１１ずろ１団ｌ７１１１ ｌ・シンジスタと、上記共］
帛エミソクから出力値づ・を椴り出すための出力トラン
ジスタとを（Ｉｉｉｉえ、さらに相互に直列かつ逆方向
に接４・）°１・された２個以−１−のツェナーダイオ
ードからなる人カクラング回路を」−記スイッチトラン
ジスタのベースと上記人力トランジスタのベースバイア
ス点との間に接ワ゛」、することにより、上ａ己スイ゛
ンテトシン７′スタのベース′１″！Ｌ位をもち上けて
、大振幅の人力Ｉ＋、、’ ｌこお（Ｊる人力トランジ
スタの逆バイアスを防ぐことか−Ｃきるようにしたアナ
ログスイッチーを堤１謔１、することを目的としている
。
めになされたもので、入力信号がベースに加えられる入
力トランジスタと、該トランジスタと同ｇｔ ｆｉｌで
エミッタが共ＪＩｉ１ｒ）ｄｙ’＋されたスイッチトラ
ンジスタと、上記人力トランジスタ、スイッチトランジ
スタの共通エミッタと接ｔ［ｌ＋との間に１く続された
定電流υｔと、ｆｌｉｌｌ償１１イハリに↓し５、じて
」１記スイッチトランジスタをオン、オフＲ１１ｌ ６
１１ずろ１団ｌ７１１１ ｌ・シンジスタと、上記共］
帛エミソクから出力値づ・を椴り出すための出力トラン
ジスタとを（Ｉｉｉｉえ、さらに相互に直列かつ逆方向
に接４・）°１・された２個以−１−のツェナーダイオ
ードからなる人カクラング回路を」−記スイッチトラン
ジスタのベースと上記人力トランジスタのベースバイア
ス点との間に接ワ゛」、することにより、上ａ己スイ゛
ンテトシン７′スタのベース′１″！Ｌ位をもち上けて
、大振幅の人力Ｉ＋、、’ ｌこお（Ｊる人力トランジ
スタの逆バイアスを防ぐことか−Ｃきるようにしたアナ
ログスイッチーを堤１謔１、することを目的としている
。
以−ト１本発明の一実施例’ｔり＜Ｉｉこついて説明す
る。
る。
第３図は本発明の一実施例によるアナログス・ｒッチの
一部を示す回路１２１であり、区１にお暫−で、第２図
と同一符号は同一のものを示す。（１０）はイ１１互に
１亘列かつ逆方向に接続されたツェナーダイオードＺ
ＩＪ、、 Ｚ ＩＪ、からなる人力クランプ回路である
。そしてこの人力クランプ回路σωはトランジスタＱ、
０）ベーストトランジスタＱ＋のベースバイアス電圧■
１との間に接続されている。
一部を示す回路１２１であり、区１にお暫−で、第２図
と同一符号は同一のものを示す。（１０）はイ１１互に
１亘列かつ逆方向に接続されたツェナーダイオードＺ
ＩＪ、、 Ｚ ＩＪ、からなる人力クランプ回路である
。そしてこの人力クランプ回路σωはトランジスタＱ、
０）ベーストトランジスタＱ＋のベースバイアス電圧■
１との間に接続されている。
次に作用効果について説明する。
圧をＶｆ とした時Ｖ ＋ 十Ｖｚ ＋ＶＬとなる。
そしてトランジスタＱｓのベース電圧、即ち入力信号振
幅がこの電圧ν、 ＋ Ｖｚ＋ Ｖ（を越えない限り、
入力信号Ａの出力へのもれは生じない。
幅がこの電圧ν、 ＋ Ｖｚ＋ Ｖ（を越えない限り、
入力信号Ａの出力へのもれは生じない。
また、このレベルはバイアス電圧ｖ１に比例して変化す
るため、入力信号ＡのダイナミックレンジとしてはＶ（
＋Ｖｚとなり、′亀諒屯圧ＶＣ（による変動ベースに接
続されていないため人カ容景の増加などがなく、ｌ）Ｃ
から高周波まで位相回転の少ないアナログスイッチを構
成できる。
るため、入力信号ＡのダイナミックレンジとしてはＶ（
＋Ｖｚとなり、′亀諒屯圧ＶＣ（による変動ベースに接
続されていないため人カ容景の増加などがなく、ｌ）Ｃ
から高周波まで位相回転の少ないアナログスイッチを構
成できる。
以上のように本発明によれは、入力信号がベースｆこ加
えられる入力トランジスタと、エミッタが上記入力トラ
ンジスタと共辿接島、されたスイッチトランジスタと、
上記入力トランジスタ、スイッチトランジスタの共辿エ
ミッタと接Ｊ′ｔ！Ｉとの間に接続された定電流源と、
１ｌｌｌ ｌｉｌ化シ）に応じで該スイツｆ ドア ７
シスタヲオ７ ＋ ：Ａ７ ｉ１ｉ’ｌ ｉｌｌす
る１間？＋ｉｉｌ ｌ・ランジスタと、コレクタが接地
、されベースが上記共ノｌｔ４エミッタに接続されエミ
ッタより１．１１カイ８すが取り出される出力トランジ
スタとを（Ｉｉｉｉえ、さらに相互に直列かつ逆方向に
接続された２イト゛・１以」二のツェナーダイオードか
らなる入力クランプ回路を上記スイッチトランジスタの
ベースと上記入力トランジスタのベースバイアス点との
曲に接に１１〕することにより、該スイッチトランジス
タのベース電位をもち上げるようにしたので、大Ｊｍ
’ｌ’ｉｉ−人力時１こおける入力トランジスタの逆バ
イアスを防ぐことができ、また、入力ダイナミックレン
ジを大きくとれるとともに、入力容■ｊ、の増加がない
ため人カイ１−１号の位相回転が少ないという効果が゛
ある。
えられる入力トランジスタと、エミッタが上記入力トラ
ンジスタと共辿接島、されたスイッチトランジスタと、
上記入力トランジスタ、スイッチトランジスタの共辿エ
ミッタと接Ｊ′ｔ！Ｉとの間に接続された定電流源と、
１ｌｌｌ ｌｉｌ化シ）に応じで該スイツｆ ドア ７
シスタヲオ７ ＋ ：Ａ７ ｉ１ｉ’ｌ ｉｌｌす
る１間？＋ｉｉｌ ｌ・ランジスタと、コレクタが接地
、されベースが上記共ノｌｔ４エミッタに接続されエミ
ッタより１．１１カイ８すが取り出される出力トランジ
スタとを（Ｉｉｉｉえ、さらに相互に直列かつ逆方向に
接続された２イト゛・１以」二のツェナーダイオードか
らなる入力クランプ回路を上記スイッチトランジスタの
ベースと上記入力トランジスタのベースバイアス点との
曲に接に１１〕することにより、該スイッチトランジス
タのベース電位をもち上げるようにしたので、大Ｊｍ
’ｌ’ｉｉ−人力時１こおける入力トランジスタの逆バ
イアスを防ぐことができ、また、入力ダイナミックレン
ジを大きくとれるとともに、入力容■ｊ、の増加がない
ため人カイ１−１号の位相回転が少ないという効果が゛
ある。
第１図および第２［４は従来のアナログスイッチの一例
の回路図、ＥＱ ３図は不発１１１Ｊの一実施例による
アナログスイッチの回路１：に１で１１）る。 見、・・・入力トランジスタ、（２２・・・スイッチト
ランジスター Ｑｓ・・・出力トランジスタ、＜、’、
４・・・制ｆ１Ｍ＋ トランジスタ、１・・・定電流源
、（１〔・・・入力クラン７回路、Ｚｊ、）、、ＺＤ２
・・・ツェナーダイオード（。 なお図中同−省号は同−又は相当部分を示す。 代 理 人 葛 野 伯 − 第１図
の回路図、ＥＱ ３図は不発１１１Ｊの一実施例による
アナログスイッチの回路１：に１で１１）る。 見、・・・入力トランジスタ、（２２・・・スイッチト
ランジスター Ｑｓ・・・出力トランジスタ、＜、’、
４・・・制ｆ１Ｍ＋ トランジスタ、１・・・定電流源
、（１〔・・・入力クラン７回路、Ｚｊ、）、、ＺＤ２
・・・ツェナーダイオード（。 なお図中同−省号は同−又は相当部分を示す。 代 理 人 葛 野 伯 − 第１図
Claims (1)
- （１）入力信号がベース−こ加えられる入力トランジス
タと、該入力トランジスタ゛と同極性でエミッタが互い
に共通接続されたスイッチトランジスタと、上記入力ト
ランジスタ、スイッチトランジスタの共通エミッタと接
地との間に接続された定′亀流源と、制御信号に応じて
該スイッチトランジスタをオン、オフ制御する制御トラ
ンジスタと、上記入力トランジスタとスイッチトランジ
スタの共通エミッタから出力信号を取り出すための出力
トランジスタと、相互に直列かつ逆方向に接続された２
個以上のツェナーダイオードからなり一端が上記スイッ
チトランジスタのベースに他端が上記入力トランジスタ
のベースバイアス点に接続された入力クランプ回路とを
備えたことを特徴とするアナログスイッチ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158503A JPS5947841A (ja) | 1982-09-09 | 1982-09-09 | アナログスイツチ |
| US06/530,826 US4588902A (en) | 1982-09-09 | 1983-09-09 | Analog switching circuit with Zener diode input clamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158503A JPS5947841A (ja) | 1982-09-09 | 1982-09-09 | アナログスイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947841A true JPS5947841A (ja) | 1984-03-17 |
| JPH027532B2 JPH027532B2 (ja) | 1990-02-19 |
Family
ID=15673155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57158503A Granted JPS5947841A (ja) | 1982-09-09 | 1982-09-09 | アナログスイツチ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4588902A (ja) |
| JP (1) | JPS5947841A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113310U (ja) * | 1984-12-19 | 1986-07-17 | ||
| JPS6377201U (ja) * | 1986-11-10 | 1988-05-23 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245174B2 (en) * | 2004-09-23 | 2007-07-17 | Zetex Plc | Analogue switch |
| JP5266084B2 (ja) * | 2009-02-17 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 過電流保護回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584920A (en) * | 1969-05-20 | 1971-06-15 | Us Army | Sampling device |
| US3965374A (en) * | 1975-05-05 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Circuit for controlling the switching times of inverting switching devices |
| US4138612A (en) * | 1977-09-12 | 1979-02-06 | The Perkin-Elmer Corporation | Circuit having adjustable clipping level |
| JPS59171B2 (ja) * | 1977-11-30 | 1984-01-05 | 株式会社日立製作所 | 電子切替回路 |
| JPS54106161A (en) * | 1978-02-08 | 1979-08-20 | Saun Design Japan:Kk | Switch circuit |
| JPS55159630A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Analog switch |
-
1982
- 1982-09-09 JP JP57158503A patent/JPS5947841A/ja active Granted
-
1983
- 1983-09-09 US US06/530,826 patent/US4588902A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113310U (ja) * | 1984-12-19 | 1986-07-17 | ||
| JPS6377201U (ja) * | 1986-11-10 | 1988-05-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4588902A (en) | 1986-05-13 |
| JPH027532B2 (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0401552A2 (en) | Differential relaxation oscillator | |
| CA1037572A (en) | Square wave generating circuit arrangement | |
| JPS5947841A (ja) | アナログスイツチ | |
| JPS6053924B2 (ja) | リミツタ回路 | |
| US4608529A (en) | Constant voltage circuits | |
| US3668430A (en) | High speed logic circuit with low effective miller capacitance | |
| US3760195A (en) | Trigger comparator circuit | |
| US4792706A (en) | ECL gates using diode-clamped loads and Schottky clamped reference bias | |
| US3643113A (en) | Voltage-to-analog pulse rate converter | |
| US3942044A (en) | Interface receiver | |
| JPH0622325B2 (ja) | レベル変換回路 | |
| US3466463A (en) | Bipolar limiting circuit | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPS589389Y2 (ja) | ゲ−トカイロ | |
| JPH0230900Y2 (ja) | ||
| JPH046269Y2 (ja) | ||
| SU1499485A1 (ru) | Логическое устройство | |
| KR100248164B1 (ko) | 대칭 바이폴라 트랜지스터의 제어 | |
| SU1129738A1 (ru) | Логический элемент | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| SU1193794A2 (ru) | Электронный ключ | |
| SU515284A1 (ru) | Коммутатор | |
| JPS6328130A (ja) | ３値論理回路 | |
| SU1372304A1 (ru) | Двухпол рный источник питани | |
| JPH0230786Y2 (ja) |