JPS594808B2

JPS594808B2 - 近接スイッチ

Info

Publication number: JPS594808B2
Application number: JP53102159A
Authority: JP
Inventors: 久敏野寺; 健治上田; 文男神谷; 敞行宮本
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1978-08-21
Filing date: 1978-08-21
Publication date: 1984-02-01
Also published as: JPS5528288A

Description

【発明の詳細な説明】この発明は金属物体の存在及び位置などを無接触で検出
する高周波発振形近接スインテに関する。

従来の近接スイッチは、一般に第１図のように構成され
る。第１図において近接スイッチ１０は、近接センサ回
路をなすＩＣ回路１１と、このＩＣ回路１１のみでは出
力電流容量が不足するので接５続されたトランジスタ
３３とにより主に構成されている。このＩＣ回路１１は
、内部に発振回路１２、コンパレータ１３、積分回路１
４、コンパレータ１５、出力回路１６、定電圧回路ＩＴ
及び電源リセット回路１８を有しており、検出コイル１
０２Ｌ感度調整用可変抵抗２２、側路コンデンサ２３、
積分コンデンサ２４、電源リセット用コンデンサ２５な
どが外付けされる。発振回路１２は検出コイル２１を含
んで形成されて発振しており、物体が、この検出’コイ
ル２１に近づくと発振振巾１５が減衰し又は発振停止す
る。その結果通常時（非検出時）にはＮＬ（ノーマル・
ロー）出力が゛Ｌ〃となつており、検出時に゛Ｈ″とな
る。そのため通常時には近接スイッチ１０の出力端子か
ら電流が流れ出ており検出時には流れ出なくなる。勿
ところで電源電圧Ｖｃｃが第２図に示すように立ち上が
つたとすると発振出力は遅れて立ち上がることになる。
この発振出力が検出レベルに達する時までの時間Ｔ。の
間は物体が存在する時と同様に発振出力が小さいので、
物体が無いにもかかク５わらず、物体が有る場合に生
じるのと同様の検出出力が誤つて生じてしまう可能性が
ある。したがつて従来では第１図に示すように電源リセ
ット回路を設けて、前記時間Ｔｏより長い時間Ｔ３の間
は出力回路１６より出力信号が生じないようにし９０て
いる。しかしながら電源電圧Ｖｃｃは第２図のように急
峻に立ち上がるものとは限らず、第３図に示すように徐
々に立ち上がる場合もある。

特にＩＣ回路１１をバイポーラＩＣで構成した場合には
最大９５電圧は約３０Ｖであるから、近接スイソテ１０
の電源としては最大４０Ｖまで使えるものとしたい場合
には、電圧降下用の抵抗３１を挿入する必要ウーがあり
、又電源電圧Ｖｃｃを安定化させるためなどにコンデン
サ３２を接続するものである。

すると電圧Ｃｃは抵抗３１とコンデンサ３２の各定数に
よつて決まる時定数に応じて第３図に示すように緩やか
に立ち上がることになる。この第３図に示すように電源
電圧Ｃｃが時間Ｔだけかかつて緩やかに上昇する場合に
は、一定の電圧Ｖ２に達するまで発振回路１２は発振開
始せず、発振開始してから時間Ｔ２だけかかつて検出レ
ベルに達する発振出力を得る。

この時間Ｔ２は電源電圧Ｖｃｃが徐々に立ち上がつてき
たことから第２図の時間Ｔ。より短いが、電源電圧を印
加し始めてからＴ１＋Ｔ２という長い時間の間、発振回
路１２は定常の発振状態とならず誤出力を生じるおそれ
があるわけである。したがつてこのような場合に備えて
時間Ｔ１＋Ｔ２よりも長い電源リセット時間Ｔ３を設定
する必要が生じてくる。そして時間Ｔは極めて長い場合
もあり得ることを想定しなければならないので、電源り
セツト時間Ｔ３はかなり長いものとする必要があるが、
そうすると今度は第２図のように急峻に電源電圧が立ち
上がる場合には電源リセット時間Ｔ３を長くとることが
無駄となつてしまう。そこでＩＣ回路１１内部に、ロジ
ツク回路を設けて電源電圧Ｖｃｃが一定値以上にならな
い限り出力回路１６を禁止するようにすることも考えら
れるが、これは次の理由で不可能である。

すなわち定電圧回路１７の出力電圧Ｖｓは第４図に示す
ように電源電圧Ｃｃとともに立ち上がつてくるが、この
電圧Ｖｓが一定値Ｖ１より低い場合には１Ｃ回路１１内
部のロジック回路の状態はまつたくランダムな状態にま
かされてしまう。したがつて電圧ＶｓがＶ１に達した後
はロジｙク回路が正常に働いて出力回路１６に禁止をか
けることも可能であるが、電圧ｓが電圧１に達するまで
の時間Ｔ４では第４図に示すように誤つた出力が生じて
しまう可能性があるからである。本発明は上記に鑑み、
電源電圧の立ち上がりの速い時や遅い時に対応して電源
りセツト時間を必要かつ十分に変えるようにし、無駄な
時間が経過することがないよう改善しながら確実に誤出
力を禁止するようにした電源りセツト回路を有する近接
スイッチを提供することを目的とする。

以下本発明の一実施例について第５図を参照しながら説
明する。

第５図で電圧検出回路４０は、ソエナダイオード４１、
トランジスタ４２．４３，４４から構成されており、定
電圧回路の出力電圧Ｖｓが所定の値。以下でトランジス
タ４３がオン、以上でトランジスタ４３がオフするよう
になつている。タイマ回路５０はトランジスタ５１〜５
８、抵抗５９．６０及び外付けされた電源リセット用コ
ンデンサ６１とからなつている。前記のトランジスタ４
３がオンの時はコンデンサ６１に充電がなされず、オフ
となつて初めて充電される。トランジスタ５５，５６は
コンパレータを構成しており、抵抗５９，６０で決まる
基準電圧よりもコンデンサ６１の充電圧が高くなつた時
に、トランジスタ５５がオンして、トランジスタ５７に
流れる電流によつて決まる電流がトランジスタ５４を流
れる。コンデンサ６１の充電電圧が基準電圧より低い場
合には、トランジスタ５６がオンしており、トランジス
タ５５はオ７であり、トランジスタ５４には電流は流れ
ない。出力回路７０はトランジスタ７１，７２，７３か
ら構成されており、このトランジスタ７１はトランジス
タ５１とともに電流ミラー回路を構成している。したが
つてトランジスタ５４のエミッタ・コレクタパスに流れ
る電流とほぼ等しい電流がトランジスタ７１のエミッタ
・コレクタバスに流れることになる。そのためトランジ
スタ５４に電流が流れていない時はトランジスタ７２，
７３には電流供給されず、この両トランジスタ７２，７
３はオフ状態となつている。したがつてコンパレータ（
第１図の１５で示す）からの信号がどのようなものであ
つたとしても出力信号は無電流、無電圧となる。トラン
ジスタ５４に電流が流れているとトランジスタ７１を経
てトランジスタ７２，７３に電流供給されるので、コン
パレータ１５からの信号に応じて出力信号が生じること
になる。なお第５図の回路でトランジスタ４４，５１，
５２及び５３，５７，５８はそれぞれ電流ミラー回路を
構成しており定電圧Ｖｓが一定値の時には定電流の電流
吸い込み回路及び電流源回路として機能する。なお出力
回路７０と同様の出力回路８０を接続してコンパレータ
１５より反対極性の出力信号を導入すれば出力回路７０
，８０からそれぞれＮＬ出力とＮＨ出力（ノーマルハイ
出力）を得ることができる。

又電圧検出回路４０において電圧ｓがきわめて低い場合
には、電流源回路のトランジスタ４４から与えられる電
流も小さいので、トランジスタ４３がオンしないが、こ
のときにはトランジスタ５１からコンデンサ６１に流入
する電流も小さく、コンデンサ６１の充電電圧が上昇す
ることはない。

したがつてトランジスタ７１を通じて電流供給されるこ
とはない。なおこの電圧検出回路４０は他にも種々に構
成できるものである。このように第５図の回路によれば
、電圧検出回路４０で電圧ＶｓがＶＯに達したことを検
出しており、この検出した時点からタイマ回路５０を動
作させて一定時間電流リセットをかけるようにしている
。

このタイマ回路５０の定める一定の時限をＴ６とすると
、第６図に示すように電源電圧Ｃｃが緩ゆかに立ち上が
る場合には全体の電源リセット時間はＴ５＋Ｔ６となる
が電源電圧Ｖｃｃが急峻に立がつてＴ５＝Ｏの時には電
源リセット時間はＴ６のみとなる。このように時間Ｔ５
は電源電圧の立ち上り速度に応じて変わる。この電圧検
出器４０が検出すべき電圧ｏは発振回路が発振開始する
時点の電圧レベルとし、タイマ時間Ｔ６は発振開始した
時点から検出出力が所定値まで達するまでの時間として
設定しておけばよい。以上実施例について説明したよう
に本発明によれば、検出コイルを含んで発振回路を形成
し、この発振回路の発振振幅の変化に応じて出力を生じ
る近接スイッチにおいて、電源電圧が所定の電圧値に達
したとき検出出力を導出する電圧検出回路と、この電圧
検出回路の検出出力に応じて動作開始するタイマ回路と
、このタイマ回路によつて制御され、このタイマ回路が
タイムアツプする前に出力信号を強制的に所定の状態に
保持する出力回路とを備えるようにしたので、電源電圧
の立上りの状態に応じて電源りセツト時間を制御できる
。すなわち、電源電圧の立上りが早ければ、タイマ動作
の開始時点を早くして電源りセツトの解除を早くし、立
上りが遅ければタイマ動作の開始時点を遅くして電源リ
セットの解除を電源電圧が安定するまで延ばすようにす
ることができる。そのため個々の場合に応じて電源リセ
ット時間を短すぎないようにするとともに長すぎないよ
うにすることができるので、電源リセット時間の時間的
効率がよく、かつ誤出力が出されないよう確実に電源り
セツトをかけることができる。

【図面の簡単な説明】

第１図は従来例を示す回路図、第２図、第３図及び第４
図は第１図をそれぞれ説明するための波形図、第５図は
本発明の１実施例にかかる近接スイツチの一部の回路を
示す回路図、第６図は第５図を説明するための波形図で
ある。１０・・・・・・近接スイツチ、１１・・・・・・近接
センサをなすＩＣ回路、１２・・・・・・発振回路、１
３，１５・・・・・・コンパレータ、１４・・・・・・
積分回路、１６，７０，８０・・・・・・出力回路、１
７・・・・・・定電圧回路、１８・・・・・・電源リセ
ット回路、４０・・・・・・電圧検出回路、５０・・・
・・・タイマ回路。

Claims

【特許請求の範囲】

１検出コイルを含んで発振回路を形成し、この発振回
路の発振振幅の変化に応じて出力を生じる近接スイッチ
において、電源電圧が所定の電圧値に達したとき検出出
力を導出する電圧検出回路と、この電圧検出回路の検出
出力に応じて動作開始するタイマ回路と、このタイマ回
路によつて制御され、このタイマ回路がタイムアップす
る前に出力信号を強制的に所定の状態に保持する出力回
路とを備えることを特徴とする近接スイッチ。