JPS5948344B2 - 電圧↓−電流変換器 - Google Patents
電圧↓−電流変換器Info
- Publication number
- JPS5948344B2 JPS5948344B2 JP53032375A JP3237578A JPS5948344B2 JP S5948344 B2 JPS5948344 B2 JP S5948344B2 JP 53032375 A JP53032375 A JP 53032375A JP 3237578 A JP3237578 A JP 3237578A JP S5948344 B2 JPS5948344 B2 JP S5948344B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistors
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は電圧−電流変換器に係り、ベース（又はゲート
）間に定電圧が印加される互いに接合層構造（又はチャ
ンネル）の異なるトランジスタのエミッタ間に抵抗を介
して入力電圧を印加する構成とすることにより、これら
のトランジスタの両出力電流が合致する電流値が小で、
かつ、所定の傾斜で互いに相補的な電圧−電流変換特性
を正確に得ることができ、しかも集積回路化に好適な電
圧−電流変換器を提供することを目的とする。
）間に定電圧が印加される互いに接合層構造（又はチャ
ンネル）の異なるトランジスタのエミッタ間に抵抗を介
して入力電圧を印加する構成とすることにより、これら
のトランジスタの両出力電流が合致する電流値が小で、
かつ、所定の傾斜で互いに相補的な電圧−電流変換特性
を正確に得ることができ、しかも集積回路化に好適な電
圧−電流変換器を提供することを目的とする。
近年、マイクロカセットや薄型ラジオ等の小型商品の開
発に伴つて、その内部回路もスペースをとらず、また低
電圧で動作する回路が要求されるようになつた。この要
求を満たすためには、特に低い電源電圧（例えば１．５
Ｖぐらいまで）で動作するような電力増幅器の集積回路
を開発する必要があり、かつ、これを駆動するために低
電圧で動作しうる電圧−電流変換器が必要とされるよう
になつた。第１図は上記の用途に供し得る電圧−電流変
換器の一例の回路図を示す。
発に伴つて、その内部回路もスペースをとらず、また低
電圧で動作する回路が要求されるようになつた。この要
求を満たすためには、特に低い電源電圧（例えば１．５
Ｖぐらいまで）で動作するような電力増幅器の集積回路
を開発する必要があり、かつ、これを駆動するために低
電圧で動作しうる電圧−電流変換器が必要とされるよう
になつた。第１図は上記の用途に供し得る電圧−電流変
換器の一例の回路図を示す。
同図中、ＮＰＮトランジスタＱ。、、Ｑ。２は差動増幅
器を構成しており、それらのコレクタとコレクタ負荷抵
抗Ｒ。
器を構成しており、それらのコレクタとコレクタ負荷抵
抗Ｒ。
１、Ｒ０２との接続点にＰＮＰトランジスタＱ。
３、Ｑ０４のベースが接続されている。
上記トランジスタＱ。１、ＱＯ２のベースに印加された
入力電圧は、上記トランジスタＱ０３、Ｑ０４のコレク
タより電流１０１、工。
入力電圧は、上記トランジスタＱ０３、Ｑ０４のコレク
タより電流１０１、工。
２に変換されて出力される。
この入力電圧対出力電流特性は第２図に示す如く、相補
的なものとなり、それらの交点の電流値Ｉは比較的低い
。この電圧−電流変換器を上記の電力増幅器に適用した
場合は、上記電流値Ｉをアイドリング電流とすることに
より、大信号入力時には大なる電流利得が得られる。
的なものとなり、それらの交点の電流値Ｉは比較的低い
。この電圧−電流変換器を上記の電力増幅器に適用した
場合は、上記電流値Ｉをアイドリング電流とすることに
より、大信号入力時には大なる電流利得が得られる。
しかるに、上記の従来変換器は、トランジスタＱ０３、
Ｑ０４のベース電圧の変動に対する出力電流１０１、工
。
Ｑ０４のベース電圧の変動に対する出力電流１０１、工
。
２の変動の割合が、トランジスタの一般的なベース電圧
対コレクタ電流特性からもわかるように、極めて大とな
るため、上記電流値Ｉを正確に設定することが極めて困
難で、前記の電力増幅器に適用する場合は抵抗馬０、Ｒ
ｏ２、トランジスタＱ、３、Ｑ０４等に高精度のものを
必要とＬ高価となる等の欠点があつた。
対コレクタ電流特性からもわかるように、極めて大とな
るため、上記電流値Ｉを正確に設定することが極めて困
難で、前記の電力増幅器に適用する場合は抵抗馬０、Ｒ
ｏ２、トランジスタＱ、３、Ｑ０４等に高精度のものを
必要とＬ高価となる等の欠点があつた。
本発明は上記の欠点を除去したものであり、第３図乃至
第６図と共にその各実施例について説明する。
第６図と共にその各実施例について説明する。
第３図は本発明になる電圧一電流変換器の第１実施例の
回路図を示す。
回路図を示す。
同図中、１は電圧入力端子で、抵抗Ｒ，を介してＮＰＮ
トランジスタＱ１のエミツタに接続される一方、抵抗Ｒ
２を介してＰＮＰトランジスタＱ２のエミツタに接続さ
れている。これらのトランジスタＱ１，Ｑ２のベース間
には定電圧源２が接続されている。このように、本実施
例では直流結合の構成なので集積回路化に好適である。
次に、上記構成の電圧一電流変換器の動作につき説明す
るに、トランジスタＱ１，Ｑ２のベース・エミツタ間電
圧を第３図に示す如く夫々ＶＢＥ１ ，ＶＢＥ２とし、
また定電圧源２よりトランジスタＱ１及びＱ２のベース
間に正の定電圧ｈが印加されるものとする。
トランジスタＱ１のエミツタに接続される一方、抵抗Ｒ
２を介してＰＮＰトランジスタＱ２のエミツタに接続さ
れている。これらのトランジスタＱ１，Ｑ２のベース間
には定電圧源２が接続されている。このように、本実施
例では直流結合の構成なので集積回路化に好適である。
次に、上記構成の電圧一電流変換器の動作につき説明す
るに、トランジスタＱ１，Ｑ２のベース・エミツタ間電
圧を第３図に示す如く夫々ＶＢＥ１ ，ＶＢＥ２とし、
また定電圧源２よりトランジスタＱ１及びＱ２のベース
間に正の定電圧ｈが印加されるものとする。
またトランジスタＱ１，Ｑ２のコレク夕電流（出力電流
）を１１，１２とし、入力信号源を低インピーダンスに
して｝くと、なる関係が成立する。
）を１１，１２とし、入力信号源を低インピーダンスに
して｝くと、なる関係が成立する。
ここで、Ｒ１＝凡＝Ｒに選定すると、ＶＢＢ１＝ＶＢＥ
２＝ＶＢ０の平衡状態では（１）式よりとなる。
２＝ＶＢ０の平衡状態では（１）式よりとなる。
但し、（２）式中■〉２ＶＢ０である。ここで、動作時
のＶＢＥはシリコントランジスタの場合、約０．６■程
度だから、定電圧ＶＡは１．５Ｖぐらいの低電圧でも、
この変換器は動作する。また定電圧■をトランジスタＱ
１，Ｑ２のベース間に供給する構成であるので、上記電
流値１。を正確に設定できる。また、入力電圧Ｖ，がト
ランジスタＱ２のべース電圧に対しＯから■〔Ｖ〕まで
変化すると、トランジスタＱ１のコレクタ電流（出力電
流）■１は次第に減少していきＯになり、かつ、トラン
ジスタＱ２のコレクタ電流（出力電流）■２は次第に増
加する。
のＶＢＥはシリコントランジスタの場合、約０．６■程
度だから、定電圧ＶＡは１．５Ｖぐらいの低電圧でも、
この変換器は動作する。また定電圧■をトランジスタＱ
１，Ｑ２のベース間に供給する構成であるので、上記電
流値１。を正確に設定できる。また、入力電圧Ｖ，がト
ランジスタＱ２のべース電圧に対しＯから■〔Ｖ〕まで
変化すると、トランジスタＱ１のコレクタ電流（出力電
流）■１は次第に減少していきＯになり、かつ、トラン
ジスタＱ２のコレクタ電流（出力電流）■２は次第に増
加する。
すなわち、出力電流１１，１２はトランジスタＱ２のベ
ース電圧に対する入力電圧Ｖ１に対して互いに相補的な
関係となる。入力電圧Ｖ１がトランジスタＱ２のベース
電圧に対いへ〔Ｖ〕のとき出力電流１２は最大値１２ｎ
１ａＸとなり、またトランジスタＱ２のベース電圧に対
する入力電圧Ｖ１がＯＣＶ〕のとき出力電流１１は最大
値１１ｒｎａｘとなり、それらは次式で表わされる。こ
れらにより、第３図に示す電圧一電流変換器のトランジ
スタＱ２のベース電圧に対する入力電圧Ｖ１対出力電流
１１，１２の特性は第４図に示す如く、出力電流１１，
１２が一致する電流値が小で、かつ、比較的急激な傾斜
で入力電圧Ｖ１の変化に伴つて出力電流１１，１２が互
いに相補的に変化する特性が得られる。
ース電圧に対する入力電圧Ｖ１に対して互いに相補的な
関係となる。入力電圧Ｖ１がトランジスタＱ２のベース
電圧に対いへ〔Ｖ〕のとき出力電流１２は最大値１２ｎ
１ａＸとなり、またトランジスタＱ２のベース電圧に対
する入力電圧Ｖ１がＯＣＶ〕のとき出力電流１１は最大
値１１ｒｎａｘとなり、それらは次式で表わされる。こ
れらにより、第３図に示す電圧一電流変換器のトランジ
スタＱ２のベース電圧に対する入力電圧Ｖ１対出力電流
１１，１２の特性は第４図に示す如く、出力電流１１，
１２が一致する電流値が小で、かつ、比較的急激な傾斜
で入力電圧Ｖ１の変化に伴つて出力電流１１，１２が互
いに相補的に変化する特性が得られる。
第５図は第３図に示す本発明変換器を電力増幅器のドラ
イブ回路に適用した場合の一例の回路図を示す。
イブ回路に適用した場合の一例の回路図を示す。
同図中、第３図と同一部分には同一符号を付し、その説
明を省略する。トランジスタＱ１のコレクタはＰＮＰト
ランジスタＱ３のベース及びコレクタ、並びにＰＮＰト
ランジスタＱ４のベースに接続されている。すなわち、
トランジスタＱ３及びＱ４はパワートランジスタＱ５を
，駆動するカレントミラー回路を構成して訃り、その出
力側トランジスタＱ４のコレクタはＮＰＮ型のパワート
ランジスタＱ５のベースに接続されている。またトラン
ジスタＱ２のコレクタは、抵抗Ｒ４を介して接地される
一方、ＮＰＮ型のパワートランジスタＱ６のベースに接
続されている。更にパワートランジスタＱ５のエミツタ
とＱ６のコレクタとは、出力端子３に接続される一方、
パワートランジスタＱ５の電圧利用率の悪さを補償する
ためのブートストラツプ用コンデンサＣ１を介してトラ
ンジスタＱ３及びＱ４のエミツタに共通接続されている
。また出力端子３は抵抗Ｒ５を介して図示しない入力電
圧増幅器段へ負帰還されている。まず、入力端子１に交
流電圧が印加されていない状態においては、電源電圧＋
Ｖｏｏが抵抗Ｒ３を経てコンデンサＣ１に印加されてこ
れを充電する一方、出力電流１１，１２が共に等しい値
１。となるように入力端子１に前記電圧ＶＡ／２が印加
されるように予め設定されている。すなわち、入力交流
電圧が印加されない状態では、電流値１。のアイドリン
グ電流が流れ、出力端子３には交流信号は生じない。次
に入力端子１に交流電圧が入来すると、電圧ー電流変換
されて取り出された出力信号１１，１２のうち、 １１
はトランジスタＱ３及びＱ４よりなるカレントミラー回
路を通してパワートランジスタＱ５をドライブし、■２
はパワートランジスタＱ６を直接ドライブする。
明を省略する。トランジスタＱ１のコレクタはＰＮＰト
ランジスタＱ３のベース及びコレクタ、並びにＰＮＰト
ランジスタＱ４のベースに接続されている。すなわち、
トランジスタＱ３及びＱ４はパワートランジスタＱ５を
，駆動するカレントミラー回路を構成して訃り、その出
力側トランジスタＱ４のコレクタはＮＰＮ型のパワート
ランジスタＱ５のベースに接続されている。またトラン
ジスタＱ２のコレクタは、抵抗Ｒ４を介して接地される
一方、ＮＰＮ型のパワートランジスタＱ６のベースに接
続されている。更にパワートランジスタＱ５のエミツタ
とＱ６のコレクタとは、出力端子３に接続される一方、
パワートランジスタＱ５の電圧利用率の悪さを補償する
ためのブートストラツプ用コンデンサＣ１を介してトラ
ンジスタＱ３及びＱ４のエミツタに共通接続されている
。また出力端子３は抵抗Ｒ５を介して図示しない入力電
圧増幅器段へ負帰還されている。まず、入力端子１に交
流電圧が印加されていない状態においては、電源電圧＋
Ｖｏｏが抵抗Ｒ３を経てコンデンサＣ１に印加されてこ
れを充電する一方、出力電流１１，１２が共に等しい値
１。となるように入力端子１に前記電圧ＶＡ／２が印加
されるように予め設定されている。すなわち、入力交流
電圧が印加されない状態では、電流値１。のアイドリン
グ電流が流れ、出力端子３には交流信号は生じない。次
に入力端子１に交流電圧が入来すると、電圧ー電流変換
されて取り出された出力信号１１，１２のうち、 １１
はトランジスタＱ３及びＱ４よりなるカレントミラー回
路を通してパワートランジスタＱ５をドライブし、■２
はパワートランジスタＱ６を直接ドライブする。
これにより、入力端子１に入来した交流電圧はパワート
ランジスタＱ５，Ｑ６により、その正極性部分、負極性
部分が電力増幅されて出力端子３より出力される。この
とき、第４図と共に説明したように、アイドリング電流
の電流値１。は小なる値なので、大なる電流利得が得ら
れる。また、この電圧一電流変換器は■が２Ｖ８Ｅ（約
１．２Ｖ程度）以上であれば動作するので、高電圧のと
きは勿論のこと低電圧（例えば２Ｖ以下）でもパワート
ランジスタＱ５，Ｑ６を充分ドライブできる。な訃、ト
ランジスタＱ２の出力側にカレントミラー回路を２段設
け、このカレントミラー回路とトランジスタＱ１の出力
側に設けられたカレントミラー回路とに夫々電流利得を
もたせることにより、更に大なる電流をパワートランジ
スタＱ５，Ｑ６に流すことができる。
ランジスタＱ５，Ｑ６により、その正極性部分、負極性
部分が電力増幅されて出力端子３より出力される。この
とき、第４図と共に説明したように、アイドリング電流
の電流値１。は小なる値なので、大なる電流利得が得ら
れる。また、この電圧一電流変換器は■が２Ｖ８Ｅ（約
１．２Ｖ程度）以上であれば動作するので、高電圧のと
きは勿論のこと低電圧（例えば２Ｖ以下）でもパワート
ランジスタＱ５，Ｑ６を充分ドライブできる。な訃、ト
ランジスタＱ２の出力側にカレントミラー回路を２段設
け、このカレントミラー回路とトランジスタＱ１の出力
側に設けられたカレントミラー回路とに夫々電流利得を
もたせることにより、更に大なる電流をパワートランジ
スタＱ５，Ｑ６に流すことができる。
また、抵抗Ｒ１，Ｒ２はＯΩでもよい。このときは、出
力電流１１，１２の傾斜は急になる。第６図は本発明に
なる電圧一電流変換器の第２実施例の回路図を示し、第
３図と同一部分には同一符号を付してある。
力電流１１，１２の傾斜は急になる。第６図は本発明に
なる電圧一電流変換器の第２実施例の回路図を示し、第
３図と同一部分には同一符号を付してある。
第６図において、 Ｑ７はＮチヤンネルＭＯＳ型電界効
果トランジスタ（以下ＦＥＴという）、Ｑ８はＰチャン
ネルＭＯＳ型ＦＥＴで、それらのソース間には抵抗Ｒ６
及びＲ７が直列接続されている。またＦＥＴＱ７及びＱ
８のゲート間には可変抵抗器ＶＲ１が接続されている。
この可変抵抗器ＶＲ１、定電流源４及び抵抗Ｒ８よりな
る直列回路は定電圧発生回路を構成しており、ＦＥＴＱ
７，Ｑ８のゲート間には定電圧が印加されることになる
。本実施例においても、入力端子１に入来した電圧Ｖ１
は、第４図に示す如き特性で電流に変換され、ＦＥＴＱ
７，Ｑ８のドレインより出力電流１１，１２が取り出さ
れる。
果トランジスタ（以下ＦＥＴという）、Ｑ８はＰチャン
ネルＭＯＳ型ＦＥＴで、それらのソース間には抵抗Ｒ６
及びＲ７が直列接続されている。またＦＥＴＱ７及びＱ
８のゲート間には可変抵抗器ＶＲ１が接続されている。
この可変抵抗器ＶＲ１、定電流源４及び抵抗Ｒ８よりな
る直列回路は定電圧発生回路を構成しており、ＦＥＴＱ
７，Ｑ８のゲート間には定電圧が印加されることになる
。本実施例においても、入力端子１に入来した電圧Ｖ１
は、第４図に示す如き特性で電流に変換され、ＦＥＴＱ
７，Ｑ８のドレインより出力電流１１，１２が取り出さ
れる。
なお、定電圧源２を、定電流源とダイオード接続された
ＰＮＰトランジスタ及びＮＰＮトランジスタとよりなる
直列回路で構成した場合は、温度補償が行なえると同時
に、定電流の値を調整することにより、正確に電流値１
。
ＰＮＰトランジスタ及びＮＰＮトランジスタとよりなる
直列回路で構成した場合は、温度補償が行なえると同時
に、定電流の値を調整することにより、正確に電流値１
。
を設定できる。また本発明変換器は電力増幅器のドライ
ブ回路のみならずプリアンプや演算増幅器にも同様に実
施適用できる。上述の如く、本発明になる電圧一電流変
換器は、互いに接合層構造（又はチヤンネル）の異なる
第１及び第２のトランジスタのベース（又はゲート）間
に定電圧源を接続し、かつ、上記第１及び第２のトラン
ジスタの両エミツタ（又はソース若しくはドレイン）を
、抵抗を介して入力端子に接続し、この入力端子に供給
された電圧を、第１及び第２のトランジスタのコレクタ
（又はドレイン若しくはソース）の少なくともいずれか
一方より電流に変換して出力するよう構成したため、第
１及び第２のトランジスタのコレクタ（又はドレイン若
しくはソース）よりの両出力電流の値が共に一致すると
きの電流値１。
ブ回路のみならずプリアンプや演算増幅器にも同様に実
施適用できる。上述の如く、本発明になる電圧一電流変
換器は、互いに接合層構造（又はチヤンネル）の異なる
第１及び第２のトランジスタのベース（又はゲート）間
に定電圧源を接続し、かつ、上記第１及び第２のトラン
ジスタの両エミツタ（又はソース若しくはドレイン）を
、抵抗を介して入力端子に接続し、この入力端子に供給
された電圧を、第１及び第２のトランジスタのコレクタ
（又はドレイン若しくはソース）の少なくともいずれか
一方より電流に変換して出力するよう構成したため、第
１及び第２のトランジスタのコレクタ（又はドレイン若
しくはソース）よりの両出力電流の値が共に一致すると
きの電流値１。
が比較的小で、かつ、互いに相補的な傾斜の入力電圧対
出力電流特性を正確に得ることができ、上記定電圧源よ
りの定電圧は第１及び第２のトランジスタのベース・エ
ミツタ間（又はゲート・ソース又はゲート・ドレイン間
）の閾値電圧の和よりも大であればよいので、低電圧（
例えば２Ｖ程度）で動作でき、ベース電流は小でよいの
で土記定電圧源の構成を比較的簡単にでき、また定電圧
源を定電流源と第１及び第２のトランジスタと同種の２
個のダイオード接続したトランジスタとよりなる直列回
路で構成することにより、定電流源の電流で上記電流値
１。を調整できるので、調整が簡単でかつ正確に電流値
１。に設定でき、しかも温度補償ができるので温度に対
する安定な動作範囲を広くとることができ、また直流結
合の構成なので集積回路化に好適であり、また例えば電
力増幅器のドライブ回路に適用した場合は、上記電流値
１。をアイドリング電流とすることにより、電流利得を
充分大にとることができ、また低電圧でパワートランジ
スタをドライブできるので、電池で動作させる場合に極
めて有利である等の数々の特長を有するものである。
出力電流特性を正確に得ることができ、上記定電圧源よ
りの定電圧は第１及び第２のトランジスタのベース・エ
ミツタ間（又はゲート・ソース又はゲート・ドレイン間
）の閾値電圧の和よりも大であればよいので、低電圧（
例えば２Ｖ程度）で動作でき、ベース電流は小でよいの
で土記定電圧源の構成を比較的簡単にでき、また定電圧
源を定電流源と第１及び第２のトランジスタと同種の２
個のダイオード接続したトランジスタとよりなる直列回
路で構成することにより、定電流源の電流で上記電流値
１。を調整できるので、調整が簡単でかつ正確に電流値
１。に設定でき、しかも温度補償ができるので温度に対
する安定な動作範囲を広くとることができ、また直流結
合の構成なので集積回路化に好適であり、また例えば電
力増幅器のドライブ回路に適用した場合は、上記電流値
１。をアイドリング電流とすることにより、電流利得を
充分大にとることができ、また低電圧でパワートランジ
スタをドライブできるので、電池で動作させる場合に極
めて有利である等の数々の特長を有するものである。
第１図は従来の電圧一電流変換器の一例の回路図、第２
図は第１図の入力電圧対出力電流特性の一例を示す図、
第３図は本発明変換器の第１実施例を示す回路図、第４
図は本発明変換器の入力電圧対出力電流特性の一例を示
す図、第５図は本発明変換器を電力増幅器のドライブ回
路に適用した場合の一例を示す回路図、第６図は本発明
変換器の第２実施例を示す回路図である。 １．．．電圧入力端子、２．．．定電圧源、３．．．出
力端子、４・・・定電流源、１１，１２．．・出力電流
、Ｑ１．・．電圧ー電流変換用ＮＰＮトランジスタ、Ｑ
２・・・電圧一電流変換用ＰＮＰトランジスタ、Ｑ５，
Ｑ６・・・パワートランジスタ。
図は第１図の入力電圧対出力電流特性の一例を示す図、
第３図は本発明変換器の第１実施例を示す回路図、第４
図は本発明変換器の入力電圧対出力電流特性の一例を示
す図、第５図は本発明変換器を電力増幅器のドライブ回
路に適用した場合の一例を示す回路図、第６図は本発明
変換器の第２実施例を示す回路図である。 １．．．電圧入力端子、２．．．定電圧源、３．．．出
力端子、４・・・定電流源、１１，１２．．・出力電流
、Ｑ１．・．電圧ー電流変換用ＮＰＮトランジスタ、Ｑ
２・・・電圧一電流変換用ＰＮＰトランジスタ、Ｑ５，
Ｑ６・・・パワートランジスタ。
Claims (1)
- １ 互いに接合層構造（又はチャンネル）の異なる第１
及び第２のトランジスタのベース（又はゲート）間に定
電圧線を接続し、かつ、該第１及び第２のトランジスタ
の両エミッタ（又はソース若しくはドレイン）を、抵抗
を介して入力端子に接続し、該入力端子に供給された電
圧を、該第１及び第２のトランジスタのコレクタ（又は
ドレイン若しくはソース）の少なくともいずれか一方よ
り電流に変換して出力するよう構成したことを特徴とす
る電圧−電流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53032375A JPS5948344B2 (ja) | 1978-03-23 | 1978-03-23 | 電圧↓−電流変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53032375A JPS5948344B2 (ja) | 1978-03-23 | 1978-03-23 | 電圧↓−電流変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54125082A JPS54125082A (en) | 1979-09-28 |
| JPS5948344B2 true JPS5948344B2 (ja) | 1984-11-26 |
Family
ID=12357193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53032375A Expired JPS5948344B2 (ja) | 1978-03-23 | 1978-03-23 | 電圧↓−電流変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948344B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02690Y2 (ja) * | 1981-01-27 | 1990-01-09 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5417544A (en) * | 1977-07-11 | 1979-02-08 | Hitachi Heating Appliance Co Ltd | High-frequency heating device |
-
1978
- 1978-03-23 JP JP53032375A patent/JPS5948344B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54125082A (en) | 1979-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313082A (en) | Positive temperature coefficient current source and applications | |
| US4063120A (en) | Constant voltage circuit | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| JPH0452645B2 (ja) | ||
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPS5948344B2 (ja) | 電圧↓−電流変換器 | |
| JPS6357808B2 (ja) | ||
| US4788478A (en) | Speed control system for DC motor | |
| JPS6036022B2 (ja) | 電圧―電流変換器 | |
| JPS6055024B2 (ja) | 電圧↓−電流変換器 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JPH0124645Y2 (ja) | ||
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| US4356455A (en) | Amplifier | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPH0535613Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS6259926B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPS6143295Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0332096Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 |