JPS594876B2 - 厚膜回路基板およびその製法 - Google Patents
厚膜回路基板およびその製法Info
- Publication number
- JPS594876B2 JPS594876B2 JP53120744A JP12074478A JPS594876B2 JP S594876 B2 JPS594876 B2 JP S594876B2 JP 53120744 A JP53120744 A JP 53120744A JP 12074478 A JP12074478 A JP 12074478A JP S594876 B2 JPS594876 B2 JP S594876B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- paste layer
- gold
- circuit board
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
この発明は耐半田性に優れた厚膜回路基板およびその製
法に関する。
法に関する。
０ 厚膜回路基板は主として金ペーストおよび絶縁体ペ
ーストによつて回路が構成されるが、金ペーストは耐半
田性が悪いため、基板との接着性が劣化し易く半導体製
品の信頼性を損なう原因となるなどの問題があつた。
ーストによつて回路が構成されるが、金ペーストは耐半
田性が悪いため、基板との接着性が劣化し易く半導体製
品の信頼性を損なう原因となるなどの問題があつた。
そのため、金ペースト上に５ 蒸着、メッキ等により金
ペーストよりも半田に対する拡散係数の低い物質の被膜
を形成することが考えられるが、その場合、たとえば金
厚膜上では該厚膜が多孔質であるため、この上に蒸着あ
るいはスパッタリングで低拡散物質を被膜させるので０
は、程度の差は多少あるが、やはり多孔質の被膜がで
きることと、冷却速度の不均一等により格子欠陥ができ
る。しかして、半田はこのような孔や格子欠陥に沿つて
速やかに拡散するので金厚膜上に形成された蒸着膜やス
パッター膜では、半田、’５ 特にＳｎ／Ｐｂ半田に対
して、半田の拡散防止効果を十分に奏し難い。他方、絶
縁体厚膜上では、該厚膜が多孔質のため、電気メッキを
おこなつたのでは下部電極と短絡したり、孔の中にメッ
キ液が残留したりして、製品の信頼性を損うおそれがに
０あり好ましくない。従つて、金ペースト層と絶縁ペー
スト層が表面に露出している厚膜回路基板において、耐
半田性を向上させるためにメッキによる被膜又は蒸着や
スパッタリングによる被膜のみを形成するのは、ｉ５上
記説明から明らかなように好ましくなかつた。
ペーストよりも半田に対する拡散係数の低い物質の被膜
を形成することが考えられるが、その場合、たとえば金
厚膜上では該厚膜が多孔質であるため、この上に蒸着あ
るいはスパッタリングで低拡散物質を被膜させるので０
は、程度の差は多少あるが、やはり多孔質の被膜がで
きることと、冷却速度の不均一等により格子欠陥ができ
る。しかして、半田はこのような孔や格子欠陥に沿つて
速やかに拡散するので金厚膜上に形成された蒸着膜やス
パッター膜では、半田、’５ 特にＳｎ／Ｐｂ半田に対
して、半田の拡散防止効果を十分に奏し難い。他方、絶
縁体厚膜上では、該厚膜が多孔質のため、電気メッキを
おこなつたのでは下部電極と短絡したり、孔の中にメッ
キ液が残留したりして、製品の信頼性を損うおそれがに
０あり好ましくない。従つて、金ペースト層と絶縁ペー
スト層が表面に露出している厚膜回路基板において、耐
半田性を向上させるためにメッキによる被膜又は蒸着や
スパッタリングによる被膜のみを形成するのは、ｉ５上
記説明から明らかなように好ましくなかつた。
この発明は上記事情に鑑みてなされたものであつて、半
田に対して長期信頼性を有する厚膜回路基板およびその
製法を提供することを目的とする。すなわち、この発明
は金ペースト層と絶縁ペースト層とを具備してなる厚膜
回路基板であつて、露出している金ペースト層上に、半
田に対し金よりも拡散係数の小さい金属のメツキ層が被
覆され、絶縁ペースト層上には半田中に拡散する係数よ
りも半田が拡散してくる係数の方が大きい金属の蒸着膜
またはスパツタ一膜が被覆されていることを特徴とする
厚膜回路基板、ならびにその製造法として、回路基板上
に、半田に対し、金よりも拡散係数の小さい金属、ある
いは半田中へ拡散する速度よりも、半田が拡散してくる
速度の方が大きい金属を蒸着またはスパツタリングで被
膜せしめ、絶縁体によつて被覆されていない金ペースト
上にのみ、半田に対し金よりも拡散係数の小さい金属を
選択メツキをおこない、ついで該メツキ部分と、絶縁体
上の所定の回路パターンを形成すべき部分とを除いた他
の部分の上記蒸着膜またはスパツタ一膜を選択的エツチ
ング除去することを特徴とする厚膜回路基板の製法を提
供するものである。以下、この発明を図示の一実施例に
基づいて説明する。第１図は耐半田性処理を末だ施して
いない厚膜回路基板を示すもので半導体装置基板１上に
、金ペースト層２および該金ペースト層２と一部重複す
るようにして、絶縁体ペースト層３がそれぞれ被着され
ている。まず、この金ペースト層２および絶縁体ペース
ト層３上に、半田に対し金よりも拡散係数の小さい金属
又は半田中へ拡散する速度よりも、半田が拡散してくる
速度の方が大きい金属たとえば、Ｎｉ，Ｃｕ等からなる
厚さたとえば１〜８μの蒸着膜あるいはスパツタ一膜４
を被覆させる。なお、この場合、接着強度を良くするた
め、これら蒸着膜あるいはスパツタ一膜４の形成は必要
に応じ、予め酸化し易く、かつ酸素との結合の力の大き
い金属、たとえばＣｒ，Ｔｉ，，Ｎｉ等からなる接着層
５を蒸着、スパツタリング等の手段によつて金ペースト
層２および絶縁体ペースト層３上に形成したのちにおこ
なつてもよい（第２図参照）。つぎに、絶縁体ペースト
層３によつて被覆されていない部分の金ペースト層２上
のみが開口するようにして、フオトレジスト層６をパタ
ーニングする（第３図参照）。
田に対して長期信頼性を有する厚膜回路基板およびその
製法を提供することを目的とする。すなわち、この発明
は金ペースト層と絶縁ペースト層とを具備してなる厚膜
回路基板であつて、露出している金ペースト層上に、半
田に対し金よりも拡散係数の小さい金属のメツキ層が被
覆され、絶縁ペースト層上には半田中に拡散する係数よ
りも半田が拡散してくる係数の方が大きい金属の蒸着膜
またはスパツタ一膜が被覆されていることを特徴とする
厚膜回路基板、ならびにその製造法として、回路基板上
に、半田に対し、金よりも拡散係数の小さい金属、ある
いは半田中へ拡散する速度よりも、半田が拡散してくる
速度の方が大きい金属を蒸着またはスパツタリングで被
膜せしめ、絶縁体によつて被覆されていない金ペースト
上にのみ、半田に対し金よりも拡散係数の小さい金属を
選択メツキをおこない、ついで該メツキ部分と、絶縁体
上の所定の回路パターンを形成すべき部分とを除いた他
の部分の上記蒸着膜またはスパツタ一膜を選択的エツチ
ング除去することを特徴とする厚膜回路基板の製法を提
供するものである。以下、この発明を図示の一実施例に
基づいて説明する。第１図は耐半田性処理を末だ施して
いない厚膜回路基板を示すもので半導体装置基板１上に
、金ペースト層２および該金ペースト層２と一部重複す
るようにして、絶縁体ペースト層３がそれぞれ被着され
ている。まず、この金ペースト層２および絶縁体ペース
ト層３上に、半田に対し金よりも拡散係数の小さい金属
又は半田中へ拡散する速度よりも、半田が拡散してくる
速度の方が大きい金属たとえば、Ｎｉ，Ｃｕ等からなる
厚さたとえば１〜８μの蒸着膜あるいはスパツタ一膜４
を被覆させる。なお、この場合、接着強度を良くするた
め、これら蒸着膜あるいはスパツタ一膜４の形成は必要
に応じ、予め酸化し易く、かつ酸素との結合の力の大き
い金属、たとえばＣｒ，Ｔｉ，，Ｎｉ等からなる接着層
５を蒸着、スパツタリング等の手段によつて金ペースト
層２および絶縁体ペースト層３上に形成したのちにおこ
なつてもよい（第２図参照）。つぎに、絶縁体ペースト
層３によつて被覆されていない部分の金ペースト層２上
のみが開口するようにして、フオトレジスト層６をパタ
ーニングする（第３図参照）。
ついで半田に対し金よりも拡散係数の小さい金属、たと
えばＣｕ，Ｎｉからなる厚さたとえば５〜１５μのメツ
キ層７を上記フオトレジスト層６の開口部に形成したの
ち、該フオトレジスト層６を除去する（第４図参照）。
つぎに、メツキ層７および絶縁体ペースト層３上の所定
の回路パターン形成部分のみにエツチング用レジスト膜
８を露光、現像により形成し（第５図参照）、他の部分
の蒸着又はスパツタ一膜４および接着層５を選択的にエ
ツチング除去したのち、レジスト膜８を除去する（第６
図参照）。この結果、厚膜回路基板は絶縁ペースト層３
から露出している金ペースト層２部分は完全に半田に対
し金よりも拡散係数の小さい金属で覆わ法しかもこの種
金属のメツキ層７によるレベリング効果により、金ペー
スト層２の多孔性は失わへまた格子欠陥の少ないものが
得られるから、半田の拡散を著るしく防止することがで
き、耐半田性が良好となる。
えばＣｕ，Ｎｉからなる厚さたとえば５〜１５μのメツ
キ層７を上記フオトレジスト層６の開口部に形成したの
ち、該フオトレジスト層６を除去する（第４図参照）。
つぎに、メツキ層７および絶縁体ペースト層３上の所定
の回路パターン形成部分のみにエツチング用レジスト膜
８を露光、現像により形成し（第５図参照）、他の部分
の蒸着又はスパツタ一膜４および接着層５を選択的にエ
ツチング除去したのち、レジスト膜８を除去する（第６
図参照）。この結果、厚膜回路基板は絶縁ペースト層３
から露出している金ペースト層２部分は完全に半田に対
し金よりも拡散係数の小さい金属で覆わ法しかもこの種
金属のメツキ層７によるレベリング効果により、金ペー
スト層２の多孔性は失わへまた格子欠陥の少ないものが
得られるから、半田の拡散を著るしく防止することがで
き、耐半田性が良好となる。
他方、絶縁体３上に形成された蒸一着またはスパツタ一
膜４からなる金属パターンは上記メツキ時にメツキ液に
さらされないため、メツキ液が残留することもなければ
絶縁体ペースト層３下方の金ペースト層２との間で絶縁
不良となるおそれもない。なお、蒸着またはスパツタ一
膜４は多孔質の膜であるので、メツキ層７と比較して半
田に対し早く拡散する。
膜４からなる金属パターンは上記メツキ時にメツキ液に
さらされないため、メツキ液が残留することもなければ
絶縁体ペースト層３下方の金ペースト層２との間で絶縁
不良となるおそれもない。なお、蒸着またはスパツタ一
膜４は多孔質の膜であるので、メツキ層７と比較して半
田に対し早く拡散する。
しかし、蒸着またはスパツタ一膜４の材料として、Ｃｕ
，Ｎｉを用いた場合、ＣｕやＮｉが半田、たとえばＳｎ
，Ｐｂ，Ｉｎ等の合金へ拡散する拡散係数がＳｎ，Ｐｂ
，Ｉｎ等の合金がＣｕやＮｌに拡散する拡散係数より小
さいため、いわゆるカーケンドールボードが絶縁体ペー
スト層の接着面に発生せず、したがつて、基板との接着
性が失われることもない。しかして、この発明に係わる
厚膜回路基板は上述の如く耐半田性が良好なため、長期
信頼性を有するものとなる。
，Ｎｉを用いた場合、ＣｕやＮｉが半田、たとえばＳｎ
，Ｐｂ，Ｉｎ等の合金へ拡散する拡散係数がＳｎ，Ｐｂ
，Ｉｎ等の合金がＣｕやＮｌに拡散する拡散係数より小
さいため、いわゆるカーケンドールボードが絶縁体ペー
スト層の接着面に発生せず、したがつて、基板との接着
性が失われることもない。しかして、この発明に係わる
厚膜回路基板は上述の如く耐半田性が良好なため、長期
信頼性を有するものとなる。
第１図ないし第６図は本発明に係わる厚膜回路の基板の
製造法を工程順に示す厚膜回路基板の要部断面図である
。 図中、１・・・・・・基板、２・・・・・・金ペースト
層、３・・・・・・絶縁体ペースト層、４・・・・・・
蒸着またはスパツタ一膜層、５・・・・・・接着層、６
・・・・・・フオトレジスト層、７・・・・・・メツキ
層、８・・・・・・エツチング用レジスト膜。
製造法を工程順に示す厚膜回路基板の要部断面図である
。 図中、１・・・・・・基板、２・・・・・・金ペースト
層、３・・・・・・絶縁体ペースト層、４・・・・・・
蒸着またはスパツタ一膜層、５・・・・・・接着層、６
・・・・・・フオトレジスト層、７・・・・・・メツキ
層、８・・・・・・エツチング用レジスト膜。
Claims (1)
- 【特許請求の範囲】 １ 金ペースト層と絶縁ペースト層が表面に露出してい
る厚膜回路基板において、露出している金ペースト層上
に半田に対し金よりも拡散係数の小さい金属のメッキ層
を形成し、露出している絶縁ペースト層上に半田中に拡
散する係数よりも半田が拡散してくる係数の方が大きい
金属の蒸着膜またはスパッタ膜を形成したことを特徴と
する厚膜回路基板。 ２ 金ペースト層と絶縁ペースト層が表面に露出してい
る厚膜回路基板上に、半田に対し金よりも拡散係数の小
さい金属あるいは半田中へ拡散する速度よりも半田が拡
散してくる速度の方が大きい金属を蒸着またはスパッタ
リングで被膜し、ついで前記露出している金ペースト層
上に半田に対し金よりも拡散係数の小さい金属のメッキ
を行ない、ついでこのメッキ部分と絶縁ペースト層の半
田付けをする部分を除いた部位の前記蒸着またはスパッ
タリング被膜をエッチング除去することを特徴とする厚
膜回路基板の製法。 ３ 蒸着またはスパッタリング被膜形成工程を、予め回
路基板上に酸素との結合力が大きい易酸化性金属被膜を
形成させたのちにおこなうことを特徴とする特許請求の
範囲第２項記載の回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53120744A JPS594876B2 (ja) | 1978-09-30 | 1978-09-30 | 厚膜回路基板およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53120744A JPS594876B2 (ja) | 1978-09-30 | 1978-09-30 | 厚膜回路基板およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5546575A JPS5546575A (en) | 1980-04-01 |
| JPS594876B2 true JPS594876B2 (ja) | 1984-02-01 |
Family
ID=14793901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53120744A Expired JPS594876B2 (ja) | 1978-09-30 | 1978-09-30 | 厚膜回路基板およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594876B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174278A (ja) * | 1974-12-23 | 1976-06-28 | Marukon Denshi Kk | Denshikairoyodotainoseizohoho |
-
1978
- 1978-09-30 JP JP53120744A patent/JPS594876B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5546575A (en) | 1980-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| US4770899A (en) | Method of coating copper conductors on polyimide with a corrosion resistant metal, and module produced thereby | |
| JPS6032311B2 (ja) | 導電体及びその製造方法 | |
| JPS61188902A (ja) | チツプ抵抗器及びその製造方法 | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
| JPS594876B2 (ja) | 厚膜回路基板およびその製法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH0473292B2 (ja) | ||
| JPS61120492A (ja) | めつきされたスルーホールプリント回路基板及びその生産方法 | |
| JPH0656861B2 (ja) | 基板間接続子の製造法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPS63168043A (ja) | リ−ドフレ−ム | |
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| JPH03214601A (ja) | 可変抵抗器 | |
| JPS6325519B2 (ja) | ||
| JPS6270594A (ja) | 選択メツキ法 | |
| JPS6160426B2 (ja) |