JPS5948959A - 絶縁ゲ−ト型トランジスタおよびその製造方法 - Google Patents

絶縁ゲ−ト型トランジスタおよびその製造方法

Info

Publication number
JPS5948959A
JPS5948959A JP57159807A JP15980782A JPS5948959A JP S5948959 A JPS5948959 A JP S5948959A JP 57159807 A JP57159807 A JP 57159807A JP 15980782 A JP15980782 A JP 15980782A JP S5948959 A JPS5948959 A JP S5948959A
Authority
JP
Japan
Prior art keywords
layer
insulating
crystal semiconductor
metal layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57159807A
Other languages
English (en)
Japanese (ja)
Other versions
JPH0441494B2 (2
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57159807A priority Critical patent/JPS5948959A/ja
Publication of JPS5948959A publication Critical patent/JPS5948959A/ja
Publication of JPH0441494B2 publication Critical patent/JPH0441494B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Liquid Crystal (AREA)
JP57159807A 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタおよびその製造方法 Granted JPS5948959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57159807A JPS5948959A (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57159807A JPS5948959A (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS5948959A true JPS5948959A (ja) 1984-03-21
JPH0441494B2 JPH0441494B2 (2) 1992-07-08

Family

ID=15701679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57159807A Granted JPS5948959A (ja) 1982-09-14 1982-09-14 絶縁ゲ−ト型トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS5948959A (2)

Also Published As

Publication number Publication date
JPH0441494B2 (2) 1992-07-08

Similar Documents

Publication Publication Date Title
US6509614B1 (en) TFT-LCD formed with four masking steps
US4924279A (en) Thin film transistor
JPH0637317A (ja) 薄膜トランジスタおよびその製造方法
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
JPH0542831B2 (2)
JPS63200572A (ja) 薄膜半導体装置の製造方法
JP3545717B2 (ja) フィルムトランジスタ製造方法
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPS5948959A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPS58201364A (ja) 半導体装置およびその製造方法
JPH0637314A (ja) 薄膜トランジスタ及びその製造方法
JPS6159873A (ja) 薄膜電界効果トランジスタおよびその製造方法
JPH05235353A (ja) アクティブマトリックス基板とその製造方法
JPS58102560A (ja) 薄膜トランジスタの製造方法
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
JPH11186563A (ja) 半導体装置およびその作製方法
JPS5919376A (ja) 半導体装置およびその製造方法
JPS63292682A (ja) 薄膜半導体装置の製造方法
JPH05129609A (ja) 半導体素子及びその製造方法
JPH0265138A (ja) 薄膜トランジスタの製造方法
JP2777101B2 (ja) トランジスタとその製造方法
JPS59124165A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH0691108B2 (ja) 薄膜電界効果トランジスタの製造方法
JP2960742B2 (ja) 薄膜トランジスタ素子
JPH0713145A (ja) 薄膜トランジスタアレイ基板の製造方法