JPS5951177B2 - オ−トクリア信号発生回路 - Google Patents

Description

【発明の詳細な説明】 本発明は主として絶縁ゲート型電界効果トランジスタ（
以下ＩＧＦＥＴと呼ぶ）によって構成されたディジタル
回路を含み、単独でまたは周辺回路と共に論理動作を行
う電子回路において、電源投入直後に確実にリセットを
行うためのオートクリア信号を発生する回路に関するも
のである。

電子回路に用いられる電源を投入する際、電子回路の動
作に着目すると、電圧が低過ぎて電子回路が動作しない
不活性領域から、電圧が成る程度高くなって電子回路が
一応動作するようにみえても正しい動作の保証されてい
ない不安定領域に移り、更に電圧が充分高くなって電子
回路の正しい動作の持続が保証されている安定領域に入
る。

しかし電子回路にはレジスタやフリップフロップなどの
記憶回路が多数使用されており、これら記憶回路は実際
に電源が安定領域になってもその周囲の回路如何によっ
て必ずしも一定の状態にならない。

すなわちただ単に電源を投入して安定領域にしただけで
は回路の安定な動作は望めない。

従って、電源投入後電子回路を正しく動作させる為には
、これら記憶回路を予め一定の状態に設定するクリア信
号を発生させる必要がある。

これは例えば電子式計算機においてはクリアーキーを押
すことによって達成されるが、このような特別の操作を
行うことなく自動的にオートクリア信号を発生してこれ
を行うようにした回路も提案されている。

記憶回路を予め一定の状態に設定するためのオートクリ
ア信号は、電源電圧が安定領域に達したら第１の状態に
なり、所定の時間経過したら第２の状態に戻る信号であ
ることが要求される。

即ちオートクリア信号は、それが第１の状態にある時に
記憶回路をある定められた状態に設定し、次にそれが第
２の状態になって電子回路が正しい動作を実行できるよ
うにしなければならない。

従来この目的にかなったものとして、電源投入時にトリ
ガ信号が印加されて第１の状態に設定され、所定の時間
経過後に安定な第２の状態に設定される単安定マルチバ
イブレータ等が用いられている。

そして電源が複数あるときはそれらのうち適当のものを
選んで１つだけについて上記の単安定マルチバイブレー
タを用いていた。

ここで単安定マルチバイブレータが単安定な第１の状態
から安定な第２の状態に移るまでの時間は、コンデンサ
と抵抗による時定数回路によって決められている。

しかしながらこのような時定数回路を構成するコンデン
サや抵抗を記憶回路や制御回路等がＩＧＦＥＴによって
構成される半導体集積回路中に形成することは容易なこ
とではない。

それはコンデンサはこの場合に大きな容量すなわち大き
な面積を必要として半導体集積回路の小型化を阻害し、
またコンデンサや抵抗を半導体集積回路に組み入れるこ
と自体が精度の面からも又コストの面からも望ましいこ
とではない。

このように単安定マルチバイブレータ等のオートクリア
信号発生回路を半導体集積化することができないという
ことは、装置の組み立てが煩雑になるばかりでなく、記
憶回路や制御回路が組み込まれた半導体集積回路がオー
トクリア信号発生回路のための外部端子を新たに必要と
するということにもなる。

また、電源を多数必要とする場合に、特定の１つ以外の
他の電源の安定領域を確認することが望ましい場合ある
いは確認が必要な場合が生じ、更に周辺装置を制御する
ような半導体集積回路においては、この集積回路自体の
電源のほかに周辺装置の電源の安定領域或いはこれに関
連した電圧領域をも検知する必要がある。

従って本発明の目的は半導体集積化することが可能なオ
ートクリア信号発生回路を提供することである。

これをやや具体的にいえば、コンデンサと抵抗の時定数
回路によらないで、第１の状態から安定な第２の状態へ
の遷移時間を任意に且つ正確に制御することのできるオ
ートクリア信号発生回路を提供することである。

本発明の他の目的は記憶回路や制御回路等が組み込まれ
た半導体集積回路の外部端子の数を少なくできるように
したオートクリア信号発生回路を提供することである。

本発明の更に他の目的は、半導体集積回路へ供給される
電源が多数あってそれらのうち２つ以上の電源の安定領
域を検知する必要がある場合、あるいは周辺装置の電源
の安定領域またはこれに関連した電圧範囲をも検知する
場合に適したオートクリア信号発生回路を提供するにあ
る。

本発明のオートクリア信号発生回路は、同一半導体基板
上に主として絶縁ゲート型電界効果トランジスタで構成
されて論理動作を行う半導体集積回路において、１つも
しくは複数の電源電圧のレベルが予め定められた値に達
したことを検知して少なくとも１つの検出信号を発する
レベル検出部と、前記少なくとも１つの検出信号により
計数動作を開始し所定の時間計数したあとトリガ信号を
発するカウンタ回路部と、前記少なくとも１つの検出信
号を受けて第１の状態に設定され前記ｌ−リガ信号を受
けて第２の状態に設定される状態記憶部を含み、この状
態記憶部の出力をオートクリア信号とする回路である。

また本発明の他のオートクリア信号発生回路は、同一半
導体基板上に主として絶縁ゲート型電界効果トランジス
タで構成され周辺装置と共に論理動作を行う半導体集積
回路において、電源電圧のレベルおよび前記周辺装置の
電源電圧もしくはこれに関連した電圧のレベルが予め定
められた値に達したことを検知して少なくとも１つの検
出信号を発するレベル検出部と、前記少なくとも１つの
検出信号により計数動作を開始し所定の時間計数したあ
とトリガ信号を発するカウンタ回路部と、前記少なくと
も１つの検出信号を受けて第２の状態に設定される状態
記憶部を含み、この状態記憶部の出力をオートクリア信
号とする回路である。

次に図面を参照して本発明につき説明する。

第１図はさきに説明した電源電圧の３つの領域を区分し
て示した図で、電源投入のあと時間の経過と共に不活性
領域、不安定領域、安定領域の順に移ることが示されて
いる。

なお電圧Ｄ１は、領域間境界の若干の変動を見込んでも
、不安定領域に近いが絶対に安定領域から外れることの
ない成る電圧を示したものである。

あとにしばしば所定の電圧値又は検出レベルとして説明
され、電圧かこの点に達するとこのオートクリア信号発
生回路の動作が始まるようになっている。

第２図は本発明によるオートクリア信号発生回路の一実
施例を一部ブロックで示した図である。

なお以下の説明においては、ＩＧＦＥＴとしてＰチャン
ネルのものを用い、高レベルを論理“１パとし、低レベ
ルを論理１４０１１とする。

そしてＮチャンネルのＩＧＦＥＴ及び相補型のＩＧＦＥ
Ｔを用いた場合でも、本質的にはＰチャンネルの場合と
同じであるから、本明細書においては説明を省略する。

第２図において、オートクリア信号発生回路は、レベル
検出部１１、状態設定を行う状態記憶部１２、およびカ
ウンター回路部１３より構成されている。

はじめに各部の構成を主として説明すると、レベル検出
部１１はＩＧＦＥＴのＴ１．Ｔ２および丁、によって電
源電圧ＶＤＤの安定領域の所定の値Ｄ１を検出するため
の回路である。

すなわち検出信号０１は、電源電圧ＶＤＤが不安定領域
のうちは高レベルであり、安定領域の所定の値Ｄ１に達
すると低レベルとなるように設定されている。

なおこの実施例では、Ｔ１および丁。

は共通ゲート・ドレイン回路構成を２段直列に接続しで
あるが、これをＴｚ１段のみ又は３段以上の複数段接続
することにより、更にはトランジスタのスレッショール
ド電圧（閾値電圧）を制御することにより、電源電圧Ｖ
Ｄ０の検出レベルを任意に設定することが可能である。

なお前述の説明において不活性領域における状態につい
ては説明しなかったが、Ｔ３に空乏型（デプレション）
のＩＧＦＥＴを用いれば、不活性領域においても論理“
１゛レベルを出力することができる。

状態記憶部１２はＩＧＦＥＴのＴ４〜Ｔ９から構成され
るフリップフロップである。

すなわちレベル検出部１１からの検出信号０１は、ＩＧ
ＦＥＴＴ５に入力されており、電源電圧ＶＤＤが所定の
値に達するまで゛には出力ＱおよびＱをそれぞれ論理“
１“および°゛０゛に設定し、記憶される。

ここで負荷用■ＧＦＥＴＴ４．Ｔ８はそれぞれ空乏型（
デプレション）と増加型（エンハンスメン１〜）のＩＧ
ＦＥＴで構成されており、不活性領域においてもＱ出力
が論理“０゛になりやすいように設定されている。

このような状態すなわち第１の状態は、電源電圧ＶＤＤ
が所定の値Ｄ１（第１図）に達してレベル検出部の出力
０１が論理°“０゛となり、更に次に説明するカウンタ
回路１３から発生されるトリガ・パルスＣにより第２の
状態に転換する。

しかし、レベル検出部の出力が論理゛１゛の期間は、た
とえカウンタ回路１３よりトリガ・パルスＣが印加され
ても、第１の状態を記憶している。

カウンタ回路部１３は、レベル検出部１１の出力０１が
論理４４１ ｔｌの期間リセットされ、電源電圧が所定
の値Ｄ１に達するカウント動作を開始する回路で゛あっ
て、同期式のテ゛イジタル回路に用いられるもので゛あ
る。

リングカウンタによるタイミングパルス発生回路とか各
種の時間設定を行なうタイマー回路等をそのまま利用す
ることで実現でき、所定の時間経過後、状態記憶部１２
のフリップ・フロップをリセットするためのトリガパル
スを発生し、オートクリア信号のパルス幅を設定するこ
とが出来る。

そして経過時間の長さは任意に而も正確に定めることが
できる。

以上本発明のオートクリア信号発生回路の３つの構成要
素とその動作の概略を説明したが、これらにはコンデン
サおよび抵抗を特に設ける必要はなく、したがってすべ
てＩＧＦＥＴで構成することができ、半導体集積化が容
易である。

第３図は以上のようにして構成されたオートクリア信号
発生回路の動作をタイミングチャートで示したものであ
り、各タイミングチャートの左側に記した記号は第２図
に示された各記号をそのまま用いである。

以下第２図および第３図を併用して本発明の回路の動作
を説明する。

レベル検出部１１の検出信号０１は電源電圧ＶＤＤが検
出レベルＤ１に達する迄は高レベルの論理“１゛を出力
する。

従って状態記憶部１２の回出力は、ＩＧＦＥＴのＴ５が
遮断されているので、電源電圧ＶＤＤに沿ってイ氏レベ
ルの論理“°０“となる。

Ｑ出力は、Ｑ出力の低レベルがＩＧＦＥＴのＴ９の閾値
電圧に達してＴ９が導通状態になったあとは、高レベル
の論理“１′を保つ。

また、この状態において、検出信号０１はカウンタ回路
部１３のリセット信号としての動作も行う。

即ち電源電圧が不安定領域を越えて安定領域に達すると
、図に示した電子回路はすべて正しい動作を開始するの
で、検出信号０１が論理“°１“の状態にある期間にカ
ウンター回路部１３はリセットされ、初期値がセットさ
れる。

そして電源電圧が所定の検出レベルＤ０に達するまでこ
の状態を持続する。

電源電圧ＶＤＤが検出レベルに達した後、検出信号０１
は電源電圧ＶＤＤに沿って論理１４０９９となる。

従って状態記憶部１２のＴ５は導通状態になる。

そしてカウンタ回路部１３はリセット信号が消滅するの
で、本来のカウント動作を実行し、所定のカウント数に
達するとトリガ・パルスＰ１を発生する。

このトリガパルスは状態記憶部１２のＩＧＦＥＴのＴ６
に入力されており、Ｔ６を導通状態とする。

一方Ｔ５も、レベル検出信号０１が低レベルにあるため
導通状態になっており、Ｑ出力は高レベルとなる。

従ってＱ出力は低レベルに反転する。

以上によってオートクリア信号Ｑの第１の状態（高レベ
ル）と第２の状態（低レベル）が実現されたことになる
が、今まで゛の説明で明らかなように、第１の状態にお
ける信号の幅はカウンタ回路部１３の設定により任意に
設定することが可能である。

上記において状態記憶部１２およびカウンタ１３を組合
わせて用いているが、これは次のような理由による。

すなわちクリアさるべき回路がすべてが同時には安定動
作領域に入るわけでなく、製造時の素子特性のバラツキ
等によりまちまちである。

従って、全ての回路を同時刻にクリアすることができな
いため、電源が所定のレベル（回路が安定動作領域に入
るのに必要なレベル）になってからしばらくの間にクリ
ア信号を発生し続けなければならない。

従ってこのカウンタおよび状態記憶部が必要である。

又レベル検出部の出力Ｏ□は、クリアすべき回路が不安
定領域にある間カウンタの動作を止め、安定領域に入っ
てからカウンタ動作を開始させるための出力であり、ク
リアすべきすべての回路が安定領域に入るまで出力され
続けるものではない。

よってこのレベル検出部の出力をクリア信号として使う
ことはできない。

また上記において遅延回路としてカウンタ１３を用いた
のは、かくすることにより上に説明したようにすべてＩ
ＧＦＥＴで構成することができるからである。

次に検出すべき電源が複数の場合について説明する。

第４図ａは検出すべき２つの電源ＶＤＤとＶｘを直列に
組合せた場合のレベル検出回路１４を示す図であり、第
４図すはその動作を説明する為のタイムチャートである
。

電源ＶＤＤ及びＶｘの両方がそれぞれ所定の検出レベル
Ｄ１およびＤｘに達したときに、検出信号０２が高レベ
ルから低レベルに遷移するようにＩＧＦＥＴを設定した
回路である。

この図とは逆に電源Ｖｘが電源ＶＤＤよりあとに所定の
レベルに達するような場合は、電源■えが所定のレベル
Ｄｘに達した時点で検出信号０２力や高レベルから低レ
ベルになる。

この例では、電源の個数は複数であっても検出信号は１
つであり、したがってレベル検出回路からあとの回路は
第２図の回路の該当部分がそのまま使用できる。

第５図は複数電源によるオートクリア信号発生回路の他
の実施例の構成を示したものである。

この場合は、第４図ａの場合とは異なって、２つの独立
したレベル検出回路１１および１５が設けられており、
各回路の検出信号０１およびＯｘは別々に状態記憶部１
２の論理和回路１６に入力されている。

検出信号０１．ＯＸの両方又はどちらか一方が論理“１
“の間は、論理和回路１６の出力である論理“１“信号
はタロツク・パルスＣＰＩ、 ＣＰ２による遅延型フリ
ップフロップ１７に書き込まれ、オートクリア信号Ｑは
論理４４１９１となる。

そして電源電圧ＶＤＤ及び■工が共に所定の検出レベル
に達すると、検出信号０１．ＯＸは低レベルの論理°“
０°゛となる。

しかし遅延型フリップフロップ１７に記憶された論理“
１“の信号は、論理積回路１８及び論理和回路１６を介
して循環記憶されているので゛、カウント回路部１３か
らのトリガパルスＣが論理積回路１８に印加されてルー
プが遮断されるまでは、オートクリア信号Ｑは論理°“
１゛の信号を発生し続けている。

第５図の回路においては、カウンタ回路部１３のリセッ
ト信号は電源ＶＤＤのレベル検出信号０１を用いている
が、これは電源Ｖｘのレベル検出信号Ｏｘを用いてもよ
く、また両者を用いてもよい。

この場合遅延型フリップフロップ１７には雨検出信号０
１およびＯｘが論理和回路１６を経て入力されているの
で、オートクリア信号Ｑは、検知信号の両方が検知され
たあと発せられるトリガパルスＣが論理積回路１８を非
導通にする時点まで継続する。

極端にいえば、第５図において検出信号Ｏ８か゛最初の
トリガーパルス（第３図のＰ１相当）の時点を過ぎてか
ら発せられたとすると、オートクリア信号は２つ目のト
リガーパルス（第３図のＰ２相当）まで持続することと
なる。

またレベル検出の必要のある電源が３つあって第５図の
レベル検出回路１５の代りに第４図ａの２電源レベル検
出回路１４を配置したような構成の場合は、電源が３個
であってもレベル検出信号は２つで済むようになり、他
は第５図の回路がそのままできる。

図には示してないが、本発明においては、単にこの電子
回路の電源だけでなく、この電子回路の制御する周辺回
路の電源の安定領域の予め定められたレベルを検出し、
周辺装置を含めた装置全体の安定な動作を可能ならしめ
ることができる。

この場合周辺回路の電源については電源電圧を直接検知
してもよく、また電源電圧を間接に、すなわち電圧を抵
抗で分圧したり或いはツェナーダイオードで準安定化し
たあとの電圧を検知してもよい。

そして回路構成としては、たとえば電源電圧を直接検知
する場合は、第５図のＶｘをそのまま周辺装置の電源電
圧として考えれば、あとは全く同じに考えればよい。

そして電源電圧の安定領域を間接に検知する場合は、第
５図のＶｘをその電源電圧に関連した電圧として検知す
るようにすればよい。

以上の説明から明らかなように、本発明によれば、コン
デンサや抵抗によらないで、第１の状態から安定は第２
の状態への遷移時間を任意に且つ正確に制御できるオー
トクリア信号を発生する回路を得ることができ、而もそ
れは半導体集積化が可能である。

又半導体集積回路化したときにその外部端子の数を少な
くすることができる。

更に本発明によれば、この電子回路が制御する周辺装置
の電源電圧に対する考慮を含めて、上記と同じような集
積化が可能であり且つ遷移時間のよく制御できるオート
クリア信号を発生する回路を得ることができる。

【図面の簡単な説明】

第１図は電源電圧を３つの領域に区別して示した図、第
２図は本発明のオートクリア信号発生回路の一実施例を
１部ブロックで示した図、第３図は第２図の回路の動作
をタイムチャートで示した図、第４図ａは２つの供給電
源に対するレベル検出回路の一例を示した図、第４図す
は第４図ａの動作をタイムチャートで示した図、第５図
は本発明の回路の他の実施例を示した図である。 記号の説明：１１はレベル検出部、１２は状態記憶部、
１３はカウンタ回路部、０１は検出信号、Ｃはトリガパ
ルス、Ｑはオートクリア信号、Ｄｌは検出レベル、ＶＤ
Ｄは電源電圧、Ｖｘは他の電源電圧をそれぞれ示してい
る。

Claims (1)

1. 【特許請求の範囲】 １ 同一半導体基板上に主として絶縁ゲート型電界効果
   トランジスタで構成されて論理動作を行う半導体集積回
   路において、１つもしくは複数の電源電圧のレベルが予
   め定められた値に達したことを検知して少なくとも１つ
   の検出信号を発するレベル検出部と、前記少なくとも１
   つの検出信号により計数動作を開始し所定の時間計数し
   たあとトリガ信号を発するカウンタ回路部と、前記少な
   くとも１つの検出信号を受けて第１の状態に設定され前
   記トリガ信号を受けて第２の状態に設定される状態記憶
   部を含み、この状態記憶部の出力をオートクリア信号と
   するオートクリア信号発生回路。 ２ 同一半導体基板上に主として絶縁デー１〜型電界効
   果トランジスタで構成され周辺装置と共に論理動作を行
   う半導体集積回路において、電源電圧のレベルおよび前
   記周辺装置の電源電圧もしくはこれに関連した電圧のレ
   ベルが予め定められた値に達したことを検知して少なく
   とも１つの検出信号を発するレベル検出部と、前記少な
   くとも１つの検出信号により計数動作を開始し所定の時
   間計数したあとトリガ信号を発するカウンタ回路部と、
   前記少なくとも１つの検出信号を受けて第２の状態に設
   定される状態記憶部を含み、この状態記憶部の出力をオ
   ー１へクリア信号とするオートクリア信号発生回路。