JPS5952545B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5952545B2 JPS5952545B2 JP51052675A JP5267576A JPS5952545B2 JP S5952545 B2 JPS5952545 B2 JP S5952545B2 JP 51052675 A JP51052675 A JP 51052675A JP 5267576 A JP5267576 A JP 5267576A JP S5952545 B2 JPS5952545 B2 JP S5952545B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- inverter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
この発明はバイポーラトランジスタを集積した論理回路
用半導体装置に係り、通称Ｉ”Ｌ（Ｉｎｔｅｇｒａｔｅ
ｄＩｎｊｅｃｔｉｏｎＬｏｇｉｃ）と呼ばれる半導体装
置の改良に関する。
用半導体装置に係り、通称Ｉ”Ｌ（Ｉｎｔｅｇｒａｔｅ
ｄＩｎｊｅｃｔｉｏｎＬｏｇｉｃ）と呼ばれる半導体装
置の改良に関する。
Ｉ″Ｌは基本的に一枚の半導体基板中にインバータとし
て動作する縦型の逆形トランジスタとインジェクタとし
て動作する横型のトランジスタとから構成される。
て動作する縦型の逆形トランジスタとインジェクタとし
て動作する横型のトランジスタとから構成される。
インジェクタはインバータのベース電流の供給源である
と同時に前段のインバータの負荷としてそのインバータ
のコレクタ電流を制御するものである。インジェクタと
インバータとは相補型のトランジスタとなつており、特
別の分離層を要せすに同一基板中に構成されるため、Ｉ
″Ｌは高密度の集積回路を実現することができる。また
、Ｉ″Ｌは従来のＴＴＬ等に比して遅延時間・電力積が
はるかに小さい。従つて、Ｉ″Ｌは高密度かつ低消費電
力の集積回路として近年大きな注目を集めている。しか
しながら、Ｉ″Ｌは現実にはバイポーラ素子本来の高速
動作が未だ実現されていない。
と同時に前段のインバータの負荷としてそのインバータ
のコレクタ電流を制御するものである。インジェクタと
インバータとは相補型のトランジスタとなつており、特
別の分離層を要せすに同一基板中に構成されるため、Ｉ
″Ｌは高密度の集積回路を実現することができる。また
、Ｉ″Ｌは従来のＴＴＬ等に比して遅延時間・電力積が
はるかに小さい。従つて、Ｉ″Ｌは高密度かつ低消費電
力の集積回路として近年大きな注目を集めている。しか
しながら、Ｉ″Ｌは現実にはバイポーラ素子本来の高速
動作が未だ実現されていない。
これはＩ″Ｌ特有の構造に起因している。即ち、従来の
プレーナ型バイポーラトランジスタでは、エミッタが素
子の表面にあつてエミッタ・ベース接合面積がコレクタ
・ベース接合面積に比して小さいのに対し、Ｉ″Ｌでは
上下が丁度逆になつたいわゆる逆形トランジスタを用い
るため、エミッタ、ベース接合面積がコレクタ・ベース
接合面積よりはるかに大きい。この結果、インバータの
電流増幅率が小さいだけでなく、エミッタからの主な注
入電荷のベース遷移時間が長く、高速動作を防げている
のである。この発明は上記した点に鑑みてなされたもの
で、高速動作を可能にした構造のＩ″Ｌを提供すること
を目的とする。
プレーナ型バイポーラトランジスタでは、エミッタが素
子の表面にあつてエミッタ・ベース接合面積がコレクタ
・ベース接合面積に比して小さいのに対し、Ｉ″Ｌでは
上下が丁度逆になつたいわゆる逆形トランジスタを用い
るため、エミッタ、ベース接合面積がコレクタ・ベース
接合面積よりはるかに大きい。この結果、インバータの
電流増幅率が小さいだけでなく、エミッタからの主な注
入電荷のベース遷移時間が長く、高速動作を防げている
のである。この発明は上記した点に鑑みてなされたもの
で、高速動作を可能にした構造のＩ″Ｌを提供すること
を目的とする。
この発明に係るＩ’Ｌでは逆形トランジスタからなるイ
ンバータのコレクタ領域直下以外のエミッタ・ベース接
合をコレクタ領域直下よりも基板内深く形成し、もつて
有効なエミッタ注入がコレクタ領域直下でのみ生じるよ
うにすると共に、インジエクタのエミツタ領域の底面を
前記インバータのコレクタ領域直下以外のエミツタ・ベ
ース接合面よりも浅く形成して、インジエクタによるイ
ンバータのベース領域への電荷注入効率を上げ、もつて
高速動作を可能としたことを特徴としている。
ンバータのコレクタ領域直下以外のエミッタ・ベース接
合をコレクタ領域直下よりも基板内深く形成し、もつて
有効なエミッタ注入がコレクタ領域直下でのみ生じるよ
うにすると共に、インジエクタのエミツタ領域の底面を
前記インバータのコレクタ領域直下以外のエミツタ・ベ
ース接合面よりも浅く形成して、インジエクタによるイ
ンバータのベース領域への電荷注入効率を上げ、もつて
高速動作を可能としたことを特徴としている。
以下、図面を参照してこの発明の実施例を説明する。
第１図ａ−ｆは一実施例の製造工程を説明するための図
で、まず不純物濃度１０１７／Ｃｆｆｆ（７）ｎ＋Ｓｉ
基板１を用意し、これに不純物濃度１０１８〜１０１９
／，ｄ（７）Ｐ＋層２を拡散形成するＡ。次に、不純物
濃度１０１５／ＣＩ［１３程度のｐ層３をエピタキシヤ
ル成長させ、そこにゲ層２に達するように不純物濃度１
０１８／―程度のｐ＋層４を拡散形成するＢＯ続いて、
ｐ層３に接地端子を取出すための不純物濃度１０１８〜
１０１９／Ｃｆｆのｎ１層５を基板１に達するようにリ
ング状に拡散形成するＣＯ更にｐ層３内にインジエクタ
のベースとなる不純物濃度１０１７／Ｃｎｌ３のｎ層６
を拡散形成しｄ、続いてインジエクタのエミツタとなる
不純物濃度１０１＄〜１０１９／ｄのｐ１層７を拡散形
成するＥＯそして、ｐ＋層４の間にインバータのコレク
タとなる不純物濃度１０１８〜１０１９／Ｃｎ］３のｎ
＋層８を拡散形成した後、表面にＡｌの蒸着、パターニ
ングにより電極付けを行つて、信号入力端１Ｎ、信号出
力端０ＵＴ．直流電源供給端Ｅｐ、接地端Ｇを設けて完
成するＦ。第１図ｆの構成は、ｎ＋−Ｓｉ基板１をエミ
ツタ、ｐ層３、ｐ＋層２、４をベース、忙層８をコレク
タとする逆形Ｎｐｎトランジスタからなるインバータと
ｐ＋層７をエミツタ、ｎ層６をベース、ｐ＋層２をコレ
クタとする横形Ｐｎｐトランジスタからなるインジエク
タとからなる。
で、まず不純物濃度１０１７／Ｃｆｆｆ（７）ｎ＋Ｓｉ
基板１を用意し、これに不純物濃度１０１８〜１０１９
／，ｄ（７）Ｐ＋層２を拡散形成するＡ。次に、不純物
濃度１０１５／ＣＩ［１３程度のｐ層３をエピタキシヤ
ル成長させ、そこにゲ層２に達するように不純物濃度１
０１８／―程度のｐ＋層４を拡散形成するＢＯ続いて、
ｐ層３に接地端子を取出すための不純物濃度１０１８〜
１０１９／Ｃｆｆのｎ１層５を基板１に達するようにリ
ング状に拡散形成するＣＯ更にｐ層３内にインジエクタ
のベースとなる不純物濃度１０１７／Ｃｎｌ３のｎ層６
を拡散形成しｄ、続いてインジエクタのエミツタとなる
不純物濃度１０１＄〜１０１９／ｄのｐ１層７を拡散形
成するＥＯそして、ｐ＋層４の間にインバータのコレク
タとなる不純物濃度１０１８〜１０１９／Ｃｎ］３のｎ
＋層８を拡散形成した後、表面にＡｌの蒸着、パターニ
ングにより電極付けを行つて、信号入力端１Ｎ、信号出
力端０ＵＴ．直流電源供給端Ｅｐ、接地端Ｇを設けて完
成するＦ。第１図ｆの構成は、ｎ＋−Ｓｉ基板１をエミ
ツタ、ｐ層３、ｐ＋層２、４をベース、忙層８をコレク
タとする逆形Ｎｐｎトランジスタからなるインバータと
ｐ＋層７をエミツタ、ｎ層６をベース、ｐ＋層２をコレ
クタとする横形Ｐｎｐトランジスタからなるインジエク
タとからなる。
これを等価回路で表わせば、第２図のとおりである。即
ち、等価回路的には従来のＩ２Ｌと同じであるが、第１
図ｆの構造では、インバータ・トランジスタにおいてコ
レクタ領域である忙層８直下のｐ層３とｎ＋−Ｓｉ基板
１との接合が実効的なエミツタ・ベース接合となり、そ
れ以外のエミツタ・ベース接合、つまりｐ層４とｎ＋−
Ｓｉ基板１とのなす接合は基板内深く形成されている点
が特徴となつている。このＩ２Ｌの動作を説明すると次
のとおりである。
ち、等価回路的には従来のＩ２Ｌと同じであるが、第１
図ｆの構造では、インバータ・トランジスタにおいてコ
レクタ領域である忙層８直下のｐ層３とｎ＋−Ｓｉ基板
１との接合が実効的なエミツタ・ベース接合となり、そ
れ以外のエミツタ・ベース接合、つまりｐ層４とｎ＋−
Ｓｉ基板１とのなす接合は基板内深く形成されている点
が特徴となつている。このＩ２Ｌの動作を説明すると次
のとおりである。
直流電源供給端Ｅｐに０．８５Ｖを印加する。これによ
りＰｎｐトランジスタのコレクタで゛あるｐ＋層４に集
められたホールはインバータのベース電流として、ある
いは信号入力端１Ｎを経て前段のインバータのコレクタ
電流として供給される。注目するインバータの信号入力
端１Ｎの電位が高い場合には、これにより大きなベース
電流が流れる。このとき、エミツタ電流はエミツタ・ベ
ース接合面で分布するが、主なエミツタ注入はコレクタ
層であるｎ＋層８直下のｐ層３とｎ＋−Ｓｉ基板１との
接合面から行われることになる。従つて、この発明によ
れば、第１に大電流動作領域でもインバータ・トランジ
スタの嵩周波特性が悪くなることがなく、スイツチング
速度が大幅に改善される。
りＰｎｐトランジスタのコレクタで゛あるｐ＋層４に集
められたホールはインバータのベース電流として、ある
いは信号入力端１Ｎを経て前段のインバータのコレクタ
電流として供給される。注目するインバータの信号入力
端１Ｎの電位が高い場合には、これにより大きなベース
電流が流れる。このとき、エミツタ電流はエミツタ・ベ
ース接合面で分布するが、主なエミツタ注入はコレクタ
層であるｎ＋層８直下のｐ層３とｎ＋−Ｓｉ基板１との
接合面から行われることになる。従つて、この発明によ
れば、第１に大電流動作領域でもインバータ・トランジ
スタの嵩周波特性が悪くなることがなく、スイツチング
速度が大幅に改善される。
つまり、従来のＩ２Ｌではエミツタからの注入電流は、
低電流動作領域では主にコレクタ直下の部分に分布して
いるが、大電流領域ではベース抵抗による電圧降下のた
めにコレクタから遠いエミツタ・ベース接合からの注入
が多くなつてベースの遷移時間が長くなり、高周波特性
が悪くなる。ところが、この発明の構造では、インジエ
クタから注入された電流のエミツタ・ベース接合への最
短路はコレクタ直下の接合の端の部分にあるため、大電
流動作になつても主なエミツタ注入はコレクタ直下の接
合の端の部分で生じる。このため、高周波特性は大電流
領域でも悪化せず、高い速度限界が達成されることにな
る。第２に、この発明では、インバータ・トランジスタ
のコレクタ直下以外のベース領域、つまりｐ＋層２，４
からなる領域の深さ方向の厚みが大きく、またこの領域
を上記実施例のように高不純物濃度とすることにより、
ベース抵抗が非常に小さくなり、このことが第１の効果
を更に顕著にしている。第３に、この発明では、横形の
インジエクタ・トランジスタについてエミツタ接合をコ
レクタ接合より浅くしている。
低電流動作領域では主にコレクタ直下の部分に分布して
いるが、大電流領域ではベース抵抗による電圧降下のた
めにコレクタから遠いエミツタ・ベース接合からの注入
が多くなつてベースの遷移時間が長くなり、高周波特性
が悪くなる。ところが、この発明の構造では、インジエ
クタから注入された電流のエミツタ・ベース接合への最
短路はコレクタ直下の接合の端の部分にあるため、大電
流動作になつても主なエミツタ注入はコレクタ直下の接
合の端の部分で生じる。このため、高周波特性は大電流
領域でも悪化せず、高い速度限界が達成されることにな
る。第２に、この発明では、インバータ・トランジスタ
のコレクタ直下以外のベース領域、つまりｐ＋層２，４
からなる領域の深さ方向の厚みが大きく、またこの領域
を上記実施例のように高不純物濃度とすることにより、
ベース抵抗が非常に小さくなり、このことが第１の効果
を更に顕著にしている。第３に、この発明では、横形の
インジエクタ・トランジスタについてエミツタ接合をコ
レクタ接合より浅くしている。
この結果、エミツタ接合底面から垂直方向に基板内に注
入されたキヤリアが無駄になることなく一部有効にコレ
クタに収集される。つまり、インバータ・トランジスタ
のベースの電荷注入が効率よく行われ、Ｉ２Ｌの低消費
電力での高速動作化が図られる。その他、この発明はそ
の趣旨を逸脱しない範囲で種々変形実施することが可能
である。
入されたキヤリアが無駄になることなく一部有効にコレ
クタに収集される。つまり、インバータ・トランジスタ
のベースの電荷注入が効率よく行われ、Ｉ２Ｌの低消費
電力での高速動作化が図られる。その他、この発明はそ
の趣旨を逸脱しない範囲で種々変形実施することが可能
である。
第１図ａ−ｆはこの発明に係るＩ２Ｌの一例の製造工程
を説明するための図、第２図はそのＩ２Ｌの等価回路図
である。 １・・・ｎ＋−Ｓｉ基板、 ２・・・ｐ＋層、 ３・・・Ｐ層、 ４・・・ ｐ＋層、５・・・ｎ＋層、６・・・ｎ層、７・・・ｐ＋
層、８・・・ｎ＋層。
を説明するための図、第２図はそのＩ２Ｌの等価回路図
である。 １・・・ｎ＋−Ｓｉ基板、 ２・・・ｐ＋層、 ３・・・Ｐ層、 ４・・・ ｐ＋層、５・・・ｎ＋層、６・・・ｎ層、７・・・ｐ＋
層、８・・・ｎ＋層。
Claims (1)
- １ プレーナ構造を有する逆形トランジスタからなるイ
ンバータと、このインバータのベースをコレクタとして
ここに電荷を注入する横形トランジスタからなるインジ
ェクタとを半導体基板に集積してなる半導体装置におい
て、前記インバータのコレクタ領域直下以外のエミッタ
・ベース接合をコレクタ領域直下よりも基板内深く形成
し、かつ前記インジェクタのエミッタ領域をその底面が
前記インバータのコレクタ領域直下以外のエミッタ・ベ
ース接合面より浅くなるように形成してなることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51052675A JPS5952545B2 (ja) | 1976-05-08 | 1976-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51052675A JPS5952545B2 (ja) | 1976-05-08 | 1976-05-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52135687A JPS52135687A (en) | 1977-11-12 |
| JPS5952545B2 true JPS5952545B2 (ja) | 1984-12-20 |
Family
ID=12921442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51052675A Expired JPS5952545B2 (ja) | 1976-05-08 | 1976-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952545B2 (ja) |
-
1976
- 1976-05-08 JP JP51052675A patent/JPS5952545B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52135687A (en) | 1977-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2813233A (en) | Semiconductive device | |
| GB1533156A (en) | Semiconductor integrated circuits | |
| JPS5952545B2 (ja) | 半導体装置 | |
| JPS6352805B2 (ja) | ||
| JPS6148968A (ja) | Ｉｉｌ半導体集積回路装置 | |
| JPS5845827B2 (ja) | 半導体集積回路 | |
| JPH0618210B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JPS6123658B2 (ja) | ||
| JPS60196970A (ja) | 半導体装置 | |
| US4119998A (en) | Integrated injection logic with both grid and internal double-diffused injectors | |
| JPS5533007A (en) | Semiconductor intergated circuit | |
| JPH0338747B2 (ja) | ||
| JPS6025905B2 (ja) | 半導体装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS6262059B2 (ja) | ||
| JPS63174367A (ja) | バイポ−ラトランジスタ | |
| JPS6130752B2 (ja) | ||
| JPS6188561A (ja) | トランジスタ | |
| JPH04305936A (ja) | トランジスタの製造方法 | |
| JPS6148963A (ja) | Ｉｉｌ半導体装置 | |
| JPS61102074A (ja) | シリ−ズダイオ−ド | |
| JPH0383374A (ja) | 半導体記憶装置 | |
| JPS60144962A (ja) | モノリシツク集積回路 |