JPS5952914A - デマルチプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、直列２進ヂーク流をｎ個の出力供］ｊヘビッ
ト毎に分配するデマルチプレクサに関する。

この種のデマルチプレクサ（ｔ−１、刊行物”Ｔｅｌ−
ｅｃｏｍ　１ｌｅｐｏｒｔ　”　２（１９７９）、デジ
タル伝送技術特集、（ピットレー１−１３９　Ｍｂｌｔ
／ｓ　ｉで）第５９頁〜第６４頁により公知である。従
来、直列−並列変換は、ソフトレジスクを用いて、デー
タを順次連続してこのレジスフに書込み、人力クロック
の整数倍にあたる時点に並列に読出ず方式が採られてき
た。実用さ牙ｔでいるデマルチプレクサは、ドイツ連邦
共和国特許第２８５６５６５号明細書に記載されている
。

使用されているメモリ素子のデータ認識時間（セットア
ツプ時間および保持時間）は、分配すべき直列データ流
のビット長に比へて十分ｌｆ〜ノ。

くなければならない。従って、例えば５６５１ｖｉ１）
ｉ、ｔ／ｓのピッ）・列の場合ｂ’ｃは、損失出力が相
当大きい高速のノリツブフロップが必要となる。

このことは、集積化技術を用し・て回路を構成する場合
の妨けになる。

発明の目的 本発明の課題は、損失出力の少ない、高ビツトレート用
デマルチプレクサを提供ずろことである。

発明の構成 本発明によればこの課題は、冒頭に述べた形式のデマル
チプレクサを基本として、次のようにして解決される。

即ち、連鎖回路を設け、この連鎖回路を、直列データ流
のビット長に相応する信号走行時間を有するｎ　−１佃
の線路部材から形成し、まだ連づ・１１回路の入力側を
デマルチプレクサ入力側として構成する。さら（Ｃｎ個
のＤノリツブフロップを設け、それらの入力側を、連鎖
回路の入力測寸たは各線路部、（２の出力側と接ξ売す
る。そしてこのＤフリップフロップの出力側をデマルチ
プレクサ出力側として用いるので゛ある。

実施例の説明 次に図面を参照しながら実施例υこついて本発明の詳細
な説明する。

第１図は本発明によるデマルチプレクラ−の実施例のブ
ロック図である。図に示すようにデマルチプレクサは、
入力側゛１、線路部材３〜５か１し成る連鎖回路２、終
端抵抗６、Ｉ）ノリツブフロップ１０〜１３、」・−よ
ひ出力側１４〜１７を有している。クロック供給（ロ）
路は、クロック入力端１８、増幅器１９、移相器２０、
および分周器２１を有している。入力側１には、入力側
２３を有する決定段２４が前置接続さｈてし・る。

第２図に示すよ−うに、決定段２４は２つの閾（ｌａ　
検出ｋ　２５　＋　　２　ｂ、ＯＲデー１−２７、オヨ
び高速ビットレート用Ｄフリップフロップ２８を有して
いる。まだ、増幅器１９は増幅段２９を４１しており、
■〕フリツフ０７０ツフ０２８をイ吏月１スる時には別
の増幅段３０も設けられる。

人力１則　２３　に　Ａ　　Ｍ　　Ｉ　　（Ａｌｔｅｒ
＋１ａＬｅ−Ｍａｒｋ−Ｉｎｖｅｒｓｉｏｎ）符号化デ
ータ流が加えられると、このデータ流は閾値Ｕ１．ｔＪ
２を有する閾値倹１１）器２５．２らに転送さ４′シる
。閾値検出器２５は、データ流が閾値Ｕ１を上回った時
υて論理゛１゛を発生し７、閾値検出器２６は閾値Ｕ２
を」二回つだ時に論理゛′１”を発生ずる。この時ＯＲ
ケゞ−１・２７は、入力側１を介して連鎖回路２に２進
データ流を送出する。個々の線路部材３〜５は、入力側
１における直列データ流のビット長に相当する遅延時間
を有している。例えは、データ流のビットレートが５６
５　Ｍｂｊ、ｔ／ｓの時、線路部材（、−ｉ長さ約４０
　Ｇ１１１のケーブルの形で実現される。支持体上に載
置さｈだ短縮係数の大きいストリップ舌体を用いると、
この長さはかなり短ぐすることができろ。

入力端１８には、入力端１に現れる直列データ流のクロ
ックが供給される。このクロックは、増幅器２９で増幅
され、必要に応じて移送器２０によってその位相を補正
した上で、分周器２１に供給さＪｌ、る。第１図に示す
ように、直列データ流を４つの出力側１４〜１７に分配
する時には、入力端１８におけろクロックＴは名に分周
されろ。端子２２に現れるこの／４のクロックによって
、Ｄフリップフロップ１０〜１３は外部端子１，９およ
び連鎖Ｉ！川用２のタップ７゜８から信号を取出し、出
力側１４〜１７に転送する。

ピットレー　トが大きい時には、Ｄフリツプフ［コソゾ
２８を介してクロック制御する必要かある。

ω［究によれば、波動・ｆンピーダンスか７５Ω以下で
あれは、Ｄフリップフロソノ１０〜１３による有害な反
射は起らない。

【図面の簡単な説明】

第１図は本発明によるデマルチプレクサの実施例のブロ
ック図、第２図は第１図の決定段および増幅装置をより
詳１１１１１に示すブロック図である。 ２・・・連鎖回路、３〜５・・・線路部拐、１０〜１３
．２８　・１つノリツブフロップ、１９・増幅））ｔ）
、２Ｕ・・・移相器、２１　分周器、２４　・決定段、
２５．２６・・閾１直検出器、２７−　ＯＲケ″−１・
、２９．３０　　増幅段。 ＩＧ　１

Claims (1)

1. 【特許請求の範囲】 １　直列２進データ流をｎ個の出方側にビット毎に分配
   するデマルチプレクサにおいて、連鎖回路（２）が設け
   られ、該連鎖回路が、直列データ流のビット長に相応す
   る信号走行時間を有するｎ−１１固の線路部材（３〜５
   ）から形成され、 連鎖回路（２）の入力側がデマルチプレクサ入力側（１
   ）として構成され、 さらにｎ個のＤフリップフロップ（１０〜１３）が設け
   られ、それらの入力側が連鎖回路（２）の入力１（Ｉｌ
   　（１）、オたは各線路部拐（３〜５）の出力側（７〜
   ９）と接続さＪ土、またＤフリップフロップの出力側が
   デマルチプレクサ出力側（１４〜１７）として用いられ
   る、 ことを特徴とずろデマルチプレクサ。 ２、線路部材（３〜５）が、５０Ω、６０Ω゛または７
   ０Ωの波動インピーダンスを有している特許請求の範ｍ
   第１項記載のデマルチプレクサ。 ６、線路部材（３〜５）としてケーブル片が用いられる
   特許請求の範囲第１項または第２項記載のデマルチプレ
   クサ。 ４、　　Ｗ路部材（３〜５）としてストリップ導体が用
   いられる特許請求の範囲第１項まだは第２項記載のデマ
   ルチプレクサ。 ５、　１ｊｌ路部材（３〜５）として、支持体上に載置
   された短縮係数ろ〜５のストリップ導体が用いられる特
   許請求の範囲第４項記載のデマルチプレクサ。 ６、　ビットレート５６５　Ｍｂｉｔ／ｓの直列データ
   流を分配する際に使用される特許請求の範囲第１項記載
   のデマルチプレクサ。