JPS5957461A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5957461A JPS5957461A JP57167905A JP16790582A JPS5957461A JP S5957461 A JPS5957461 A JP S5957461A JP 57167905 A JP57167905 A JP 57167905A JP 16790582 A JP16790582 A JP 16790582A JP S5957461 A JPS5957461 A JP S5957461A
- Authority
- JP
- Japan
- Prior art keywords
- internal pattern
- wire
- pattern
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（］）発明の技術分野
本発明は半導体装置、詳しくはその内部パターンの先１
’／ｉ！、１部分にアルミニウム（Ａｎをコーティング
した半導体集積回路パッケージに関する。
’／ｉ！、１部分にアルミニウム（Ａｎをコーティング
した半導体集積回路パッケージに関する。
（２）技ｔ＝Ｉ’ｊの背景
第１図に（１唱１）１面図で示されるサイドブレーズ・
セラミックパッケージと呼称される半導体集積回路（Ｉ
Ｃ）パッケージが開発されている。同図において、Ｉは
サイ１゛フレース・セラミックパッケージ、２はセラミ
ックｂ”ｉ２ａ、２ｈ、２ｃ、２ｄからなるセラミック
本体、３はセラミック本体にろう伺すされた外リート、
４は１ｃが形成された半導体チップ、５がダイ（＝Ｊけ
されるダイステージ、６は内部パターン、７は半導体ヂ
ソゾの集積回路と内部パターンとを接続するワイヤ、８
は図示しないキャップ（ふた）をガラス圭１１にするノ
こめのシールパターンを示す。かかるパンケージは、外
リート３がパンケージの両側（サイド）にろう伺の（プ
レース）されノこセラミック積層（ラミネート）構造で
あるためザイトフ゛レーズ・レラミノクパソヶージと１
１・１称され、セラミック積層はグリーンシートを１５
００〜１６００’ｃの１ＩＩＪ？ＪＡで焼結し−０作ら
れる。
セラミックパッケージと呼称される半導体集積回路（Ｉ
Ｃ）パッケージが開発されている。同図において、Ｉは
サイ１゛フレース・セラミックパッケージ、２はセラミ
ックｂ”ｉ２ａ、２ｈ、２ｃ、２ｄからなるセラミック
本体、３はセラミック本体にろう伺すされた外リート、
４は１ｃが形成された半導体チップ、５がダイ（＝Ｊけ
されるダイステージ、６は内部パターン、７は半導体ヂ
ソゾの集積回路と内部パターンとを接続するワイヤ、８
は図示しないキャップ（ふた）をガラス圭１１にするノ
こめのシールパターンを示す。かかるパンケージは、外
リート３がパンケージの両側（サイド）にろう伺の（プ
レース）されノこセラミック積層（ラミネート）構造で
あるためザイトフ゛レーズ・レラミノクパソヶージと１
１・１称され、セラミック積層はグリーンシートを１５
００〜１６００’ｃの１ＩＩＪ？ＪＡで焼結し−０作ら
れる。
かかるパッケージはＩＣの高信頼性を保障する目１′白
で密封（バーメチインクシール）が要求されるところか
ら開発されノこもので、図示のバ・ノヶージの−にに金
属キャップをおき、それをガラスＪ−Ｊ 、＋Ｌするこ
とによって内部の半導体チップならびに配線は密に封止
される。
で密封（バーメチインクシール）が要求されるところか
ら開発されノこもので、図示のバ・ノヶージの−にに金
属キャップをおき、それをガラスＪ−Ｊ 、＋Ｌするこ
とによって内部の半導体チップならびに配線は密に封止
される。
内部パターン６は第２図のセラミック層２ｂの平面図に
示される構成のものであり、そｊｌ、は例えはメタライ
ズ化されたタングステン（Ｗ）にニラう一川（旧）と金
（八Ｕ）をメッキして作られる。なお第２図以下におい
て、既に図示した部分と同し部分は同−ｆ４冒をイＪし
て示す。
示される構成のものであり、そｊｌ、は例えはメタライ
ズ化されたタングステン（Ｗ）にニラう一川（旧）と金
（八Ｕ）をメッキして作られる。なお第２図以下におい
て、既に図示した部分と同し部分は同−ｆ４冒をイＪし
て示す。
（３）ｉｊＣ来技両技術題点
従来技術によると、上記した如くにタングステンの内部
パターンにはニツケルメツキがなされ、このニツケルメ
ツキの−にに更に金メソキカ（なされる。
パターンにはニツケルメツキがなされ、このニツケルメ
ツキの−にに更に金メソキカ（なされる。
他力、接続用のワイート７にはアルミニウム（八７りが
用いられ、 へｌワイー１−は公知の超ｖ″ｉ波ボンデ
ィングマシンで金メッキされた内部パターンに１妾才了
され、打ａ売用脣ごは八ｌと八１１と力（接才′ｔしζ
いる。かかる接続部は不安定な構造の／ｌ＃−Ａｊ合金
によって形成され、この合金は３００℃程度のＲ１１（
例えばキャップを（金−錫）封止するときの温度）でパ
ープルプレーグ（またはホワイトプレーグ）と呼称され
る紫色（白色）の化合物となり、このへβ−八Ｕ合金は
強１．Ｗが弱い。（ｊｔっζ、従来のサイドプレース・
セラミックバラゲージにコ′ｉいては、ワイヤ７の内部
パターン６との接着部の強度が（１（下し、高信頼性を
もったパンケージがｆ４Ｊられないおそれがある。
用いられ、 へｌワイー１−は公知の超ｖ″ｉ波ボンデ
ィングマシンで金メッキされた内部パターンに１妾才了
され、打ａ売用脣ごは八ｌと八１１と力（接才′ｔしζ
いる。かかる接続部は不安定な構造の／ｌ＃−Ａｊ合金
によって形成され、この合金は３００℃程度のＲ１１（
例えばキャップを（金−錫）封止するときの温度）でパ
ープルプレーグ（またはホワイトプレーグ）と呼称され
る紫色（白色）の化合物となり、このへβ−八Ｕ合金は
強１．Ｗが弱い。（ｊｔっζ、従来のサイドプレース・
セラミックバラゲージにコ′ｉいては、ワイヤ７の内部
パターン６との接着部の強度が（１（下し、高信頼性を
もったパンケージがｆ４Ｊられないおそれがある。
（４）発明の目的
本発明は」−記従来の問題点に鑑み、半導体パッケージ
の半導体チップとタングステンにＮｉメッキがなされた
内部パターンを１妾続するソイ−１−にへｌワイートを
用いた場合、 へｅワイートと内部パターンの接着部の
強度の低−トすることのない高信頼性の保障された半導
体パッケージを１に供するごと、を目的とする。
の半導体チップとタングステンにＮｉメッキがなされた
内部パターンを１妾続するソイ−１−にへｌワイートを
用いた場合、 へｅワイートと内部パターンの接着部の
強度の低−トすることのない高信頼性の保障された半導
体パッケージを１に供するごと、を目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、集積回ｌ／３の形成
された半導体チップを内部に密封して収容し、前記集積
回路はアルミニウムワイヤによってバ・ノケージの内部
パターンに接続された半＾７体集積回路パッケージにお
いて、少なくとも前記アルミニウムワイヤと接続される
内部パターンｆｊＪｌう）はアルミニウムコーティング
してなることを牛テ徴とする半導体装置を提供すること
によって達成される。
された半導体チップを内部に密封して収容し、前記集積
回路はアルミニウムワイヤによってバ・ノケージの内部
パターンに接続された半＾７体集積回路パッケージにお
いて、少なくとも前記アルミニウムワイヤと接続される
内部パターンｆｊＪｌう）はアルミニウムコーティング
してなることを牛テ徴とする半導体装置を提供すること
によって達成される。
（（５）発明の実施例
以−１本発明実施例を図面によって詳述する。
本願の発明有は、 Ａｊ！−Ａｕ接着１（Ｉ＄におりる
パープルプレーグを回避するには、 八β へβ１妾着
部を形成するばよいことに着目し、ワイヤ７が接着され
る内部パターン６の先端部分のめをＡβでコーティング
することを考え出した。そのためには、次の工程でパッ
ケージを作る。
パープルプレーグを回避するには、 八β へβ１妾着
部を形成するばよいことに着目し、ワイヤ７が接着され
る内部パターン６の先端部分のめをＡβでコーティング
することを考え出した。そのためには、次の工程でパッ
ケージを作る。
■グリーンシートの積層。
グリーンシー１−を積層（ラミネート）し、それをｆｊ
ｆｆ来技術Ｇこより焼結する工程でセラミック本体２を
作る。この」二程で、第２図に示ずメクラ・イズ化され
たタングステンの内ｆ（１５バクーン６も形成される。
ｆｆ来技術Ｇこより焼結する工程でセラミック本体２を
作る。この」二程で、第２図に示ずメクラ・イズ化され
たタングステンの内ｆ（１５バクーン６も形成される。
■外リート３ く鉄・ニッケル棒）のろう付け。
この上程が終ったときのパッケージは第３図の平面図に
示される。なお第３図においζ６ａは内部パターン６の
先端部分であり、外り一１゛３は簡略のためｍｍ３のみ
を示す。
示される。なお第３図においζ６ａは内部パターン６の
先端部分であり、外り一１゛３は簡略のためｍｍ３のみ
を示す。
■内部パターンの先ｉ’ｌｆ：１部分６ａ、シールパタ
ーン８、外リート３のニソケルメ・ツキ。
ーン８、外リート３のニソケルメ・ツキ。
この上程は（）Ｌ来技術の場合と同様に実施される。
■シールパターン８、外り−Ｆ’ ３のへＵノ・ツキ。
この」二稈では内部パターン６をマスクでｔＷ・）。（
ｊ（＝って、内＠ｌＸパターン６の先端部分いはＡｕメ
・／：１−がなされず、（Ｗ ＋Ｎｉ）のままである。
ｊ（＝って、内＠ｌＸパターン６の先端部分いはＡｕメ
・／：１−がなされず、（Ｗ ＋Ｎｉ）のままである。
■へｌＪ−ティング。
前記■の工程でへ１１メッキされノこ部分をマスクで覆
い、 八ｐのコーティングをなず。コーティングは公知
のＡｅの蒸着またはメッキによってなす。かくするごと
によって、内部パターンの先端部分のみが八ｅ」−ティ
ングされる。先端部分６ａをすべて へ氾コーティング
°邊−るごとにより、ツイヤ７が先端部分６ａのどの位
置で接着されζも、 ｉ ｉ接着部がＵ（ｃ実に得ら
れる。
い、 八ｐのコーティングをなず。コーティングは公知
のＡｅの蒸着またはメッキによってなす。かくするごと
によって、内部パターンの先端部分のみが八ｅ」−ティ
ングされる。先端部分６ａをすべて へ氾コーティング
°邊−るごとにより、ツイヤ７が先端部分６ａのどの位
置で接着されζも、 ｉ ｉ接着部がＵ（ｃ実に得ら
れる。
以後は、従来の技術によって半導体チップ５のダイス（
＝ｉ ４Ｊ、ワイヤ′ｌのボンディングをなしく第４図
）、最後にキャップをガラス等で封止する。
＝ｉ ４Ｊ、ワイヤ′ｌのボンディングをなしく第４図
）、最後にキャップをガラス等で封止する。
なお第４図において、外り一１゛３は一部のめを示し、
へ７！ローティングされた内部パターンの先端部分は
砂地を例して〉１＜ず。
へ７！ローティングされた内部パターンの先端部分は
砂地を例して〉１＜ず。
かくして（４７りれたパッケージにおいて、 ＾βのワ
ーイ−１＝ ７はへρコーティングされた内部パターン
の先端部分に接着されるので、接着部の構成はＡρ 八
ｐであり、 へａ−へ〇接着ｉｆｌ＋ ４こ認められる
パープルブレークは発４Ｌすることなく、パッケージの
以後の３００ ℃程度の熱処理におい°ζワイヤ７の内
部パターンの先端部分との接着部の強度が低下すること
はない。
ーイ−１＝ ７はへρコーティングされた内部パターン
の先端部分に接着されるので、接着部の構成はＡρ 八
ｐであり、 へａ−へ〇接着ｉｆｌ＋ ４こ認められる
パープルブレークは発４Ｌすることなく、パッケージの
以後の３００ ℃程度の熱処理におい°ζワイヤ７の内
部パターンの先端部分との接着部の強度が低下すること
はない。
以上の説明においてはサイトプレース・セラミックパッ
ケージを例に説明したが、本発明の適用範囲はその場合
に限定されるものでなく、その他のパッケージにおいて
も、ワイヤ７にΔβ線を用いるずべ′この場合に及ふも
のである。
ケージを例に説明したが、本発明の適用範囲はその場合
に限定されるものでなく、その他のパッケージにおいて
も、ワイヤ７にΔβ線を用いるずべ′この場合に及ふも
のである。
（７）発明の効果
以−１−１？、Ｙ−１＋＋＋に説明したように、本発明
にかかる半導体パッケージにおいては、半導体チップと
内部パターンを接続するソイートにへβツイヤが用いら
れる場合、内部パターンのワイー１−か接着される部分
を八βでコーティングするごとによって、接着部の強度
低生が防止され、半２ｒ！体パソゲージの高信頼性を保
１；りｉするに効果大である。
にかかる半導体パッケージにおいては、半導体チップと
内部パターンを接続するソイートにへβツイヤが用いら
れる場合、内部パターンのワイー１−か接着される部分
を八βでコーティングするごとによって、接着部の強度
低生が防止され、半２ｒ！体パソゲージの高信頼性を保
１；りｉするに効果大である。
第１図は従来のサイトプレース・しラミックパッケージ
の側［すｉ面図、第２図は第１図のパッケージの内部パ
ターンが形成されたセラミック層の平面図、第３図と第
４図は本発明の実、ｌ＋ｆＩ！例の製造」ユ程における
同実施例の平面図である。 ■ −ナイドブレーズ・セラミック パッケージ、２−・−セラミック本体、２ａ、２ｂ、２
ｃ、２ｄ−一−セラミック層、３−外リード、４−グイ
ステージ、５− 半導体チップ、６−内ＨＢパターン、 ７−ワイヤ、８−・シールパターン １７／ ３０３ ８
の側［すｉ面図、第２図は第１図のパッケージの内部パ
ターンが形成されたセラミック層の平面図、第３図と第
４図は本発明の実、ｌ＋ｆＩ！例の製造」ユ程における
同実施例の平面図である。 ■ −ナイドブレーズ・セラミック パッケージ、２−・−セラミック本体、２ａ、２ｂ、２
ｃ、２ｄ−一−セラミック層、３−外リード、４−グイ
ステージ、５− 半導体チップ、６−内ＨＢパターン、 ７−ワイヤ、８−・シールパターン １７／ ３０３ ８
Claims (1)
- ４、ＩＳ積回路の形成された半導体チップを内部に１・
［ζ封して収容し、前記集４１１回路はアルミニウムワ
イヤによっ°（パッケージの内口１；パターンに接続さ
れた半導体（Ｊ％積回路パッケージにおいて、少なくと
も前記アルミニウムワイヤと接続される内部パターン部
う（はアルミニウムコーティングし°ζなることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167905A JPS5957461A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167905A JPS5957461A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5957461A true JPS5957461A (ja) | 1984-04-03 |
Family
ID=15858220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167905A Pending JPS5957461A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957461A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830374A (ja) * | 1971-08-19 | 1973-04-21 | ||
| JPS49100965A (ja) * | 1973-01-29 | 1974-09-24 |
-
1982
- 1982-09-27 JP JP57167905A patent/JPS5957461A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830374A (ja) * | 1971-08-19 | 1973-04-21 | ||
| JPS49100965A (ja) * | 1973-01-29 | 1974-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4294161B2 (ja) | スタックパッケージ及びその製造方法 | |
| KR100454198B1 (ko) | 반도체장치및그제조방법 | |
| JPS60257160A (ja) | 半導体装置 | |
| US20160013149A1 (en) | Electronic device | |
| CN108233890A (zh) | Fbar滤波器封装结构及封装方法 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH02114545A (ja) | ワイヤボンディング接続方法 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPH1084064A (ja) | 半導体装置およびその製造方法 | |
| US20190206785A1 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
| JPS63164329A (ja) | 半導体装置 | |
| JPS63293951A (ja) | 半導体素子電極構造 | |
| US20260068692A1 (en) | Semiconductor packages with wettable flanks and related methods | |
| JP3211455B2 (ja) | ガラス部品の接合構造 | |
| JP3420745B2 (ja) | 半導体装置の製造方法 | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JPS6177347A (ja) | 半導体製造方法 | |
| JPS62136838A (ja) | 半導体装置 | |
| JPS6329529A (ja) | 半導体装置 | |
| JPS5891644A (ja) | 半導体装置 | |
| JPH07176557A (ja) | 半導体装置 | |
| JPS60109253A (ja) | 電子装置 | |
| JPS60195952A (ja) | 半導体装置 |