JPS5958694A - ジヨセフソン素子記憶回路の書き込み消去方法 - Google Patents
ジヨセフソン素子記憶回路の書き込み消去方法Info
- Publication number
- JPS5958694A JPS5958694A JP57170072A JP17007282A JPS5958694A JP S5958694 A JPS5958694 A JP S5958694A JP 57170072 A JP57170072 A JP 57170072A JP 17007282 A JP17007282 A JP 17007282A JP S5958694 A JPS5958694 A JP S5958694A
- Authority
- JP
- Japan
- Prior art keywords
- current
- line
- write
- loop
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ジョセフソン素子を用いた非破壊読み出し
方式の記憶回路における書き込み、消去方法に関するも
のである。
方式の記憶回路における書き込み、消去方法に関するも
のである。
第１図は、先行技術であるジョセフソン素子記憶回路の
１ビット分を示す回路構成図で、（１）はジョセフソン
接合で１、トンネル接合多イブ、弱結合タイプ、又はポ
イントコンタクトタイプである。
１ビット分を示す回路構成図で、（１）はジョセフソン
接合で１、トンネル接合多イブ、弱結合タイプ、又はポ
イントコンタクトタイプである。
α０はジョセフソン接合（１）を含む超伝導ループで、
（２）はその左側分枝、（３）はその左側分枝で、ジョ
セフソン接合（１）を含んでいる。（４）は左側分枝（
２）を制御線とする読み出しゲートで、制御線を流れる
電流によって、ゲート自体に流れる超伝導電流の大きさ
を制御する回路であって、ジョセフソン素子で構成され
る。（５）は超伝導ループｑ０の左側分枝（２）及び左
側分枝（３）に電流を供給する電流供給線で、縦方向す
なわち列方向に整列している各ビットの超伝導ループを
直列に接続し、各ビットに電流を供給する。（６）は超
伝導ループ００に磁気的に結合して設けられた列書き込
み電流線で、上記列方向に整列している各ビットの超伝
導ループに磁気的に結合している。（７）は超伝導ルー
プ００に磁気的に結合して設けられた行書き込み電流線
で、横方向、すなわち行方向に整列している各ビットの
超伝導ループに磁気的に結合している。（８）は読み出
しゲ−）−（４）に電流を供給する読み出し線である。
（２）はその左側分枝、（３）はその左側分枝で、ジョ
セフソン接合（１）を含んでいる。（４）は左側分枝（
２）を制御線とする読み出しゲートで、制御線を流れる
電流によって、ゲート自体に流れる超伝導電流の大きさ
を制御する回路であって、ジョセフソン素子で構成され
る。（５）は超伝導ループｑ０の左側分枝（２）及び左
側分枝（３）に電流を供給する電流供給線で、縦方向す
なわち列方向に整列している各ビットの超伝導ループを
直列に接続し、各ビットに電流を供給する。（６）は超
伝導ループ００に磁気的に結合して設けられた列書き込
み電流線で、上記列方向に整列している各ビットの超伝
導ループに磁気的に結合している。（７）は超伝導ルー
プ００に磁気的に結合して設けられた行書き込み電流線
で、横方向、すなわち行方向に整列している各ビットの
超伝導ループに磁気的に結合している。（８）は読み出
しゲ−）−（４）に電流を供給する読み出し線である。
（９）はジョセフソン接合（１）に並列に接続されたダ
ンピング抵抗である。
ンピング抵抗である。
第１図において、ジョセフソン接合（１）の最大ジョセ
フソン電流■。、左右側分枝（２） （３）からなる超
伝導ループＯＯのインダクタンスＬＯｐ及び電流供給線
（５）を接続する位置Ｋ（右側分枝に割当られるＬＯの
割合係数）を適当に選ぶことにより、所望の動作特性曲
線を得ることができる。こ＼で記憶回路として望まれる
特性とは、外部からの制御電流すなわち行列書き込み電
流線（７） （６）及び電流供給線（５）の多電流をな
くしたとき、動作特性曲線が多価となること、すなわち
安定点が複数個存在することである。第２図にその動作
特性曲線の一例を示す。
フソン電流■。、左右側分枝（２） （３）からなる超
伝導ループＯＯのインダクタンスＬＯｐ及び電流供給線
（５）を接続する位置Ｋ（右側分枝に割当られるＬＯの
割合係数）を適当に選ぶことにより、所望の動作特性曲
線を得ることができる。こ＼で記憶回路として望まれる
特性とは、外部からの制御電流すなわち行列書き込み電
流線（７） （６）及び電流供給線（５）の多電流をな
くしたとき、動作特性曲線が多価となること、すなわち
安定点が複数個存在することである。第２図にその動作
特性曲線の一例を示す。
これは、１． ＝ ０．２５ｍＡ 、 Ｌ、 ＝ １０
．８４ｐＨ、Ｋ ＝ ０．５０すなわち電流供給線（５
）を超伝導ループの中央に接続したときのものである。
．８４ｐＨ、Ｋ ＝ ０．５０すなわち電流供給線（５
）を超伝導ループの中央に接続したときのものである。
縦軸は超伝導ループα０内の電流による磁束’Ｖ’ｌ（
Ｆｏ ＝ ２．０７Ｘ １Ｏ−１５Ｗｂ テ規格化シで
ある。）、横軸は電流Ｉで例えば電流供給線（５）を流
れる電流ｌ５（Ｉｏで規格化しである。）である。
Ｆｏ ＝ ２．０７Ｘ １Ｏ−１５Ｗｂ テ規格化シで
ある。）、横軸は電流Ｉで例えば電流供給線（５）を流
れる電流ｌ５（Ｉｏで規格化しである。）である。
図において、Ｅ−Ａ−Ｂ、 Ｄ−Ｆ−Ｃ等の右上りの実
線で示された線は安定点である。左上りの破線で示され
た線は非安定点である。Ｉ＝０のとき、Ａ点とＤ点は共
に安定点であり、２進法の０”、パ１”に対応する。動
作を説明するにあたり重要なことは、第１図に示した回
路では、書き込み電流線（６）又は（７）に電流を流す
ことは、電流供給線（５）に電流を流すことと等価の効
果を達するということである。すなわち第２図の横軸Ｉ
は、書き込み電流線（６） （７）及び電流供給線（５
）を流れるそれぞれの電流Ｉ６、Ｉ７、■５の和である
。すなわち横軸Ｉは、Ｉ＝Ｉ５＋Ｃ，・Ｉ６＋Ｃ２・Ｉ
７但し、Ｃ１％ Ｃ２は１より小さい定数で表わされる
。Ａ−Ｄの書き込みは次のように行なわれる。初期状態
はＡ点にある。まずＩ５を加えることにより動作点はＢ
点に移動する。その後書き込み電流線（６） （７）に
同時に電流を流すことにより、動作点はＣ点に移動する
。このとキ書き込み電流線（６） （７）の一方のみに
電流が流れたときには、動作点がＥ−Ａ−Ｂの実線上に
留まるようにする。Ｃ点に移動した後、すべての電流（
（５） （６） （７）の電流）を０とすると動作点は
Ｄ点に移る。Ｄ−＋Ａの書き込みあるいは消去は次のよ
うに行なわれる。初期状態はＤ点にある。電流供給線（
５）の電流は０で、書き込み電流線（６） ＜７＞の両
方に、上記Ａ−＋Ｄへの書き込み時の場合と逆方向に同
時に電流を流すことにより、動作点はＥに移動する。こ
のとき、書き込み電流線（６）又は（７）の一方のみに
電流が流れたときには、動作点はＤ−Ｆ−Ｃの実線上に
留まるよう１γ、する。動作点がＥ点に移った後、すべ
ての電流を０とする動作点はＡ点に動く。Ｄ点は超伝導
ループに永久電流が流れている状態であり、Ａ点はそれ
がない状態である。この永久電流の有無を読み出しゲー
ト（４）によって検出する。なおダンピング抵抗（９）
は、動作点が他の安定点に移る際、例えばＣ点又はＥ点
にジャンプする際、直ぐ隣りの安定点に移るために必要
とす否。実はＣ点の上にも、Ｅ点の下にも安定点がある
のである。
線で示された線は安定点である。左上りの破線で示され
た線は非安定点である。Ｉ＝０のとき、Ａ点とＤ点は共
に安定点であり、２進法の０”、パ１”に対応する。動
作を説明するにあたり重要なことは、第１図に示した回
路では、書き込み電流線（６）又は（７）に電流を流す
ことは、電流供給線（５）に電流を流すことと等価の効
果を達するということである。すなわち第２図の横軸Ｉ
は、書き込み電流線（６） （７）及び電流供給線（５
）を流れるそれぞれの電流Ｉ６、Ｉ７、■５の和である
。すなわち横軸Ｉは、Ｉ＝Ｉ５＋Ｃ，・Ｉ６＋Ｃ２・Ｉ
７但し、Ｃ１％ Ｃ２は１より小さい定数で表わされる
。Ａ−Ｄの書き込みは次のように行なわれる。初期状態
はＡ点にある。まずＩ５を加えることにより動作点はＢ
点に移動する。その後書き込み電流線（６） （７）に
同時に電流を流すことにより、動作点はＣ点に移動する
。このとキ書き込み電流線（６） （７）の一方のみに
電流が流れたときには、動作点がＥ−Ａ−Ｂの実線上に
留まるようにする。Ｃ点に移動した後、すべての電流（
（５） （６） （７）の電流）を０とすると動作点は
Ｄ点に移る。Ｄ−＋Ａの書き込みあるいは消去は次のよ
うに行なわれる。初期状態はＤ点にある。電流供給線（
５）の電流は０で、書き込み電流線（６） ＜７＞の両
方に、上記Ａ−＋Ｄへの書き込み時の場合と逆方向に同
時に電流を流すことにより、動作点はＥに移動する。こ
のとき、書き込み電流線（６）又は（７）の一方のみに
電流が流れたときには、動作点はＤ−Ｆ−Ｃの実線上に
留まるよう１γ、する。動作点がＥ点に移った後、すべ
ての電流を０とする動作点はＡ点に動く。Ｄ点は超伝導
ループに永久電流が流れている状態であり、Ａ点はそれ
がない状態である。この永久電流の有無を読み出しゲー
ト（４）によって検出する。なおダンピング抵抗（９）
は、動作点が他の安定点に移る際、例えばＣ点又はＥ点
にジャンプする際、直ぐ隣りの安定点に移るために必要
とす否。実はＣ点の上にも、Ｅ点の下にも安定点がある
のである。
以上説明した先行技術のジョセフソン素子記憶回路は、
列書き込み電流線（６）を用いることにより記憶回路へ
の書き込みを行なっている。そのため、列書き込み電流
線（６）が必ず必要で、１ビツトあたりの面積が大きく
なり、記憶回路の高速動作及び製造時の歩留りにおいて
不利であった。
列書き込み電流線（６）を用いることにより記憶回路へ
の書き込みを行なっている。そのため、列書き込み電流
線（６）が必ず必要で、１ビツトあたりの面積が大きく
なり、記憶回路の高速動作及び製造時の歩留りにおいて
不利であった。
この発明は、先行技術の上記の欠点を除去しようとする
もので、記憶回路は、列書き込み電流線（６）を有さな
いもので、記憶回路への書き込みは、電流供給線（５）
及び行書き込み電流線（７）に互の電流による超伝導ル
ープへの磁束が加算されるような方向に同時に電流を流
し、消去は電流供給線（５）及び行書き込み電流線（７
）に上記方向とは逆方向に同時に電流を流すようにして
実施するものである。
もので、記憶回路は、列書き込み電流線（６）を有さな
いもので、記憶回路への書き込みは、電流供給線（５）
及び行書き込み電流線（７）に互の電流による超伝導ル
ープへの磁束が加算されるような方向に同時に電流を流
し、消去は電流供給線（５）及び行書き込み電流線（７
）に上記方向とは逆方向に同時に電流を流すようにして
実施するものである。
以下第８図はこの発明の一実施例を示す回路構成図で、
第１図と異なる点は、列書き込み電流線（６）が無くな
っている点であり、記憶回路の書き込み消去方法が異な
っており、特に電流供給線１５）に流す電流に両極性の
電流を用いている。動作特性曲線は従来のものと同じで
第２図に示す。
第１図と異なる点は、列書き込み電流線（６）が無くな
っている点であり、記憶回路の書き込み消去方法が異な
っており、特に電流供給線１５）に流す電流に両極性の
電流を用いている。動作特性曲線は従来のものと同じで
第２図に示す。
Ａ→Ｄの書き込みは次のように行なわれる。初期状態は
、Ａ点にある。電流供給線（５）及び行書き込み電流線
（７）に互の電流による超伝導ループθ０への磁束が加
算されるような方向（第２図でＩが増加する方向）に同
時に電流を流して、超伝導ループ００に電流を流す。こ
れにより動作点をＡ−＋Ｃに移動させる。このとき片方
にのみ電流が流れているときには、動作点はＥ−＋Ａ−
＋Ｂの実線上にあるように電流■５又は■７が設定され
ている。動作点がＣに移動した後、電流ｉ５．１７を止
めると動作点はＣ→Ｄとなり、超伝導ループ００内に永
久電流が流れる。
、Ａ点にある。電流供給線（５）及び行書き込み電流線
（７）に互の電流による超伝導ループθ０への磁束が加
算されるような方向（第２図でＩが増加する方向）に同
時に電流を流して、超伝導ループ００に電流を流す。こ
れにより動作点をＡ−＋Ｃに移動させる。このとき片方
にのみ電流が流れているときには、動作点はＥ−＋Ａ−
＋Ｂの実線上にあるように電流■５又は■７が設定され
ている。動作点がＣに移動した後、電流ｉ５．１７を止
めると動作点はＣ→Ｄとなり、超伝導ループ００内に永
久電流が流れる。
Ｄ−＋Ａの書き込みすなわち消去は次のように行なわれ
る。初期状態はＤ点にある。電流供給線（５）及び行書
き込み電流線（７）にＡ−Ｉ）の書き込みとは逆方向に
（Ｉが減少、又はマイナス方向）に同時に少し小さな電
流を流すことにより、動作点をＤ−＋Ｅに移動させる。
る。初期状態はＤ点にある。電流供給線（５）及び行書
き込み電流線（７）にＡ−Ｉ）の書き込みとは逆方向に
（Ｉが減少、又はマイナス方向）に同時に少し小さな電
流を流すことにより、動作点をＤ−＋Ｅに移動させる。
このとき、片方のみに電流が流れているときには動作点
はＤ−＋Ｆ−＋Ｃの実線上にあるように電流Ｉ５又はＩ
７が設定されている。動作点がＥに移動した後に、電流
Ｉ５．Ｉ７を止めると動作点はＥ’＋Ａとなり、超電導
ループ０Ｑ内の電流は無くなる。なお、同時に流す電流
供給線（５）及び行書き込み電流線（７）の電流１．、
Ｉ、をマイナス方向により以上大きくして、電流Ｉ５
＊ ｉ７を止めると、超伝導ループα０内に逆方向の永
久電流を流すようにすることもできる。
はＤ−＋Ｆ−＋Ｃの実線上にあるように電流Ｉ５又はＩ
７が設定されている。動作点がＥに移動した後に、電流
Ｉ５．Ｉ７を止めると動作点はＥ’＋Ａとなり、超電導
ループ０Ｑ内の電流は無くなる。なお、同時に流す電流
供給線（５）及び行書き込み電流線（７）の電流１．、
Ｉ、をマイナス方向により以上大きくして、電流Ｉ５
＊ ｉ７を止めると、超伝導ループα０内に逆方向の永
久電流を流すようにすることもできる。
上記実施例では、ジョセフソン接合（１）は１箇だけで
あったが、これを複数個接続してもよい。
あったが、これを複数個接続してもよい。
以上説明したように、この発明は、列書き込み電流線（
６）を無くし、記憶回路への書き込みは、電流供給線（
５）及び行書き込み電流線（７）に互の電流による超伝
導ループ００への磁束が加算されるような方向に同時に
電流を流し、消去は電流供給線（５ン及び行書き込み電
流線（７）に上記方向とは逆方向に同時に電流を流して
行うようにしたので、記憶回路の１ビツトあたりの面積
が小さくなり、その結果、記憶回路の高速化及び製造時
の歩留りが向上する。
６）を無くし、記憶回路への書き込みは、電流供給線（
５）及び行書き込み電流線（７）に互の電流による超伝
導ループ００への磁束が加算されるような方向に同時に
電流を流し、消去は電流供給線（５ン及び行書き込み電
流線（７）に上記方向とは逆方向に同時に電流を流して
行うようにしたので、記憶回路の１ビツトあたりの面積
が小さくなり、その結果、記憶回路の高速化及び製造時
の歩留りが向上する。
【図面の簡単な説明】
第１図は、先行技術であるジョセフソン素子記憶回路の
構成を示す回路図、第２図はその動作特性曲線図、第８
図はこの発明にかかわるジョセフソン素子記憶回路の構
成を示す回路図・である。 図中（１）はジョセフソン接合、（４）は読み出しゲー
ト、（５月よ電流供給線、（７） （６）は行及び列書
き込み電流線、（８）は読み出し線、００は超伝導ルー
プである。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 〜 第１図 第２図 １／Ｉ。 第３図 特許庁長官殿 １、事件の表示 特願昭５７−１７００７２号２
、発明の名称 ジョセフソン素子記憶回路の書き込み消去方法３、補正
をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 ）、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （υ 明細書の第３頁第１４行の「冬電流」を「各電流
」と訂正する。 以 上
構成を示す回路図、第２図はその動作特性曲線図、第８
図はこの発明にかかわるジョセフソン素子記憶回路の構
成を示す回路図・である。 図中（１）はジョセフソン接合、（４）は読み出しゲー
ト、（５月よ電流供給線、（７） （６）は行及び列書
き込み電流線、（８）は読み出し線、００は超伝導ルー
プである。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 〜 第１図 第２図 １／Ｉ。 第３図 特許庁長官殿 １、事件の表示 特願昭５７−１７００７２号２
、発明の名称 ジョセフソン素子記憶回路の書き込み消去方法３、補正
をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 ）、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （υ 明細書の第３頁第１４行の「冬電流」を「各電流
」と訂正する。 以 上
Claims (1)
- ジョセフソン接合を含む超伝導ループの行列、列方向の
各超伝導ループを直列に接続して設けられた電流供給線
、行方向の各超伝導ループに磁気的に結合して設けられ
た行書き込み電流線、並びに上記超伝導ループを制御線
とする読み出しゲートを有する記憶回路を備え、この記
憶回路への書き込ミニ際しては、上記電流供給線及び行
書き込み電流線に互の電流による上記超伝導ループへの
磁束が加算されるような方向に同時に電流を流し、消去
に際しては、上記電流供給線及び行書き込み電流線に上
記方向とは逆方向に同時に電流を流すようにしたジョセ
フソン素子記憶回路の書き込み消去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170072A JPS5958694A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170072A JPS5958694A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958694A true JPS5958694A (ja) | 1984-04-04 |
Family
ID=15898112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170072A Pending JPS5958694A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958694A (ja) |
-
1982
- 1982-09-27 JP JP57170072A patent/JPS5958694A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Durlam et al. | A 1-Mbit MRAM based on 1T1MTJ bit cell integrated with copper interconnects | |
| EP1073062A1 (en) | Magnetic random access memory device | |
| EP1225592A2 (en) | Information storage device | |
| CN100367406C (zh) | 磁随机存取存储器 | |
| US20060215444A1 (en) | Series diode thermally assisted MRAM | |
| JP2003060165A (ja) | 半導体記憶装置 | |
| JP2008192916A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
| JP2002050173A (ja) | 不揮発性記憶装置 | |
| JP2009087494A (ja) | 磁気ランダムアクセスメモリ | |
| KR20220082229A (ko) | Sot-mram 면적 최적화 기법 | |
| JPS5958694A (ja) | ジヨセフソン素子記憶回路の書き込み消去方法 | |
| US6744662B2 (en) | Magnetoresistive memory (MRAM) | |
| TWI237263B (en) | Magnetic memory device and sense amplifier circuit and read-out method thereof | |
| EP1568040B1 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
| JPS6412038B2 (ja) | ||
| WO2004066308A1 (ja) | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 | |
| GB1162396A (en) | Cryoelectric memories. | |
| JPS5958693A (ja) | ジヨセフソン素子記憶回路装置 | |
| US20060039184A1 (en) | Using permanent magnets in MRAM to assist write operation | |
| Pritchard et al. | Design of a fully associative cryogenic data processor | |
| JPH05799B2 (ja) | ||
| JPS62114197A (ja) | ジヨセフソン効果を用いた記憶セル | |
| JPS62114196A (ja) | ジヨセフソン効果を用いた記憶セル | |
| JPH01107397A (ja) | 超伝導記憶素子 | |
| JPH0223093B2 (ja) |