JPS62114196A - ジヨセフソン効果を用いた記憶セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はジョセフソン効果を用いた記憶回路に関し、よ
り具体的には記憶回路を構成する記憶セルの構造に関す
る。

（従来の技術） ジョセフソン効果を用いた記憶回路は文献アイビーエム
ジャーナルオプリサーチアンドデ≧ベエロツプメント（
ＩＢＭ　Ｊｏｕｒｎａｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　ａ
ｎｄＤｅｖｅｌｏｐｒＩｌｌｅｎｔ）誌２４巻２号１４
３〜１５４頁に記載される如く当該技術分野では公知で
ある。第２図は記憶セルの従来例を示す回路図である。

書き込みゲート１０、インダクタンス１１．１２から記
憶セルループ回路１３が形成され、Ｘ線１４、Ｙ線１５
に書き込みゲート１０の入力線１６．１７がそれぞれ挿
入され、補助Ｙ線１８に前、記記憶セルループ回路１３
が挿入されて、いる。なお本図では、本願の主旨には直
接関係のない記憶セル読み出し回路については簡略化の
ため表示していない。該記憶セルをアレイ状に配置して
なる記憶回路における書き込み動作は、デコード回路に
より特定のＸ線、Ｙ線（同時に補助Ｙ線）が選択されこ
れらに電流が流されることで、書き込み動作を行なうべ
き選択された記憶セル、例えば１３の書き込みゲート１
０が超伝導状態から電圧状態にスイッチする。一方前記
記憶セル１３が半選択された時、即ちＹ線、同時に補助
Ｘ線１８に電流が流されこＸ線に電流が流されていない
状態では前記書き込みゲート１０はスイッチせず、記憶
セルループ回路１３への書き込み動作は起きない。これ
より、前記ゲート１０のスイッチを起こす入力電流しき
い値をＩｅ、　Ｘ線、Ｙ線に流す電流をＩｘ、Ｉｙとす
ると、Ｉｘ、Ｉｙ＜Ｉｃ　　　　　　　　　　　　　・
（１）Ｉｘ＋Ｉｙ＞Ｉｃ　　　　　　　　　　　−（２
）のような関係が成立していなければならない。通常Ｘ
線とＹ線には同じ値の入力電流が流されるのでＩｃ２＜
Ｉｘ＝■Ｙ＜Ｉｃ・・・（３）を満足するように各線路
を流れる電流、及びゲートの入力電流しきい値が選ばれ
なくてはならない。

（発明が解決しようとする問題点） しかるに大容量の記憶回路、即ち多くの記憶セルから成
る記憶回路を実現しようとすると、各セルのゲート入力
電流しきい値Ｉｃは製作プロセス上の問題からばらつき
、また各Ｘ線、Ｙ線を流れる電流値Ｉｘ、Ｉｙも同様に
分布を持つ。このような状態で全てのセルの正常動作を
期すには厳密な製作プロセスが要求され、歩留まり等の
低下から記憶回路の大容量化に対し、一つの限界を与え
てしまう。

従って（３）の条件がゆるくなる様な記憶セルを用いる
ことが大容量の記憶回路実現にとり重要な要素となる。

本発明の目的は従来例の論理ゲート回路を上回る広い書
き込み動作マージンを有する新規なジョセフソン効果を
用いた記憶セル回路を提供することにある。

（問題点を解決するための手段） 本発明によれば、ジョセフソン効果を用いた記憶セルに
おいて、Ｘ線には第１の抵抗を介して第１のジョセフソ
ン接合の一端が、Ｙ線には第２の抵抗を介して第２のジ
ョセフソン接合の一端がそれぞれ接続され、前記第１の
接合の一端にはさらに第３の抵抗が、前記第２の接合の
一端にはさらに第４の抵抗がそれぞれ接続され、前記第
３、第４の抵抗の他端合と前記入力線各々の他端は同一
の電位に接続されたことを特徴とするジョセフソン効果
を用いた記憶セルが得られる。

（発明の作用・原理） 本発明の記憶セルでは、Ｘ線、Ｙ線はそれぞれ抵抗番介
してジョセフソン接合が接続され、両接合および書き込
みゲートの入力線が互いに抵抗を介して接続されている
。該記憶セルの選択状態ではＸ線、Ｙ線から抵抗を介し
て流入する電流が全て書き込みゲートの入力線に流れ、
ゲートをスイッチさせる。半選択状態、例えばＸ線にだ
け電流が流れている時はＸ線に抵抗を介して接続されて
いる接合がスイッチし、前記電流はゲート入力線と他方
の接合とに分流される。従って前記書き込みゲート入力
線に選択時、半選択時に流れる電流の比を２倍以上に取
ることができ、従来例よりも大きな入力電流余裕度を持
つ記憶セルが実現できる。

（実施例） 第１図は本発明の実施例であるジョセフソン効果を用い
た記憶セルを説明するための図である。図においてＸ線
２０には第一の抵抗２１を介して第１のジョセフソン接
合２２、Ｘ線２３には第二の抵抗２４を介して第２のジ
ョセフソン接合２５がそれぞれ接続され、前記第１のジ
ョセフソン接合２２には第三の抵抗２６が、前記第２の
りョセフソン接合２５には第４の抵抗２７がそれぞれ接
続されている。記憶セルループ１回路２８は書き込みゲ
ート２９、インダクタンス３０゜３１からなり、補助Ｘ
線３２に前記ループ回路２８が挿入される。前記書き込
みゲート２９の入力線３３は、前記第３、第４の抵抗２
６．２７にその一端が接続された第５の抵抗３４の他端
に接続される。３５は接地である。

Ｘ線２０より抵抗２１を介して流れる電流Ｉｘ、　Ｘ線
２３より抵抗２４を介して流れる電流ＩＹ、第１、第２
のジョセフソン接合２２．２５のジョセフソン臨界電流
■２２゜Ｉ２５、書き込みゲート２９の入力電流しきい
値Ｉｃ、第３、第４、第５の抵抗２６，２７．３４の抵
抗値Ｒ２６，Ｒ２７，Ｒ３４の関係は以下の如く設定す
る。

Ｉｃ Ｉ２２＝Ｉ２５＝　＝（−Ｉｏ）　　　　　　　　　　
＝−（４）Ｉｏ＜Ｉｘ＝Ｉｙ＜３Ｉｏ　　　　　　　　
　・・・（５）Ｒ２６”　Ｒ２７”　２Ｒ３４・・・（
６）該記憶セルが選択され、Ｘ線２０、Ｙ線２３、補助
Ｙ線３２に電流が流されると第１、第２の抵抗２１．２
４をゴ介してＩｘ、Ｉｙの電流がそれぞれ第１、第２の
ジョセフソン接合２２．２５に注入される。（５）の関
係があるので、第１、第２のジョセフソン接合２２．２
５は電圧状態にスイッチし、第３、第４の抵抗２６，２
７、さらに第５の抵抗３４を通り、Ｉｘ　十ＩＹの電流
が入力線３３に注入される。（７）式の関係から書き込
みゲート２９がスイッチし、記憶セルループ回路２８に
情報が書き込まれる。

一方、半選択の状態、例えばＸ線２０だけに電流が流さ
れるときは、第１のジョセフソン接合２２がスイッチし
、（６）式の関係から第１の抵抗２１より第３の抵抗２
６を通って流れる電流Ｉｘのうち、１／３が第２のジョ
セフソン接合２５、残り２／３が入力線３３に注入され
る。（５）式の関係から接合２５はスイッチせず、また
（７）式より書き込みゲート２９はスイッチせず、従っ
て該記憶セルへの書き込み動作は起きない。

（発明の効果） 以上の説明から明らかな様に従来例では入力電流Ｉｘ、
Ｉｙは（３）式を満足するように選ばねばならず、動作
マージンを考慮した設計では Ｉｘ＝Ｉｙ＝　−Ｉｃ　　　　　　　　　・＝（８）に
選ぶのが最適である。入力電流Ｉｘ、Ｉｙの余裕度は３
／４Ｉｃを中心にして±３３％である。

一方、本発明による記憶セルでは入力電流Ｉｘ。

ＩＹは（７）式を満足する様に選ばねばならず、動作マ
ージンを考慮した設計では Ｉｘ＝Ｉｙ　＝Ｉｃ　　　　　　　　　　−（９）に選
ぶのが最適である。入力電流Ｉｘ、Ｉｙの余裕度はＩｃ
を中心にして±５０％であり、従来例を上回る。この動
作余裕度の差は、同一規模の容量をもつ記憶回路を実現
しようとしたときに歩留まりの差になって現われ、また
同一製造プロセスを前提にすると、本実施例の記憶セル
を用いた記憶回路の方がより大容量の回路を実現できる
ということになる。

なお、本実施例では定量的比較の行ないやすい最適設計
、すなわちＩｘ　＝　Ｉｙの場合につき論じたが、発明
の作用欄にて述べた如く、これに限るものではなく、Ｉ
ｘ＋Ｉｙの場合についても同様の効果が期待できる。

【図面の簡単な説明】

第１は本発明の記憶セルを説明するための回路図、第２
図は記憶セルの従来例を説明するための回路図である。 １０．２９・・・書き込みゲート、１１，１２，３０．
３１・・・インダクタンス、１３．２８・・・記憶セル
ループ回路、１４，２００．。 Ｘ線、１５．２３・Ｙ線、１６，１７．３３・Ａ力線、
１８．３２−・・補助Ｙ線、２１，２４，２６，２７．
３４・・・抵抗、２２．２５・・・ジョセフソン接合、
３５・・・接地 工業技術院長

Claims (1)

【特許請求の範囲】
1. ジョセフソン効果を用いた記憶セルにおいて、Ｘ線には
   第１の抵抗を介して第１のジョセフソン接合の一端が、
   Ｙ線には第２の抵抗を介して第２のジョセフソン接合の
   一端がそれぞれ接続され、前記第１の接合の一端にはさ
   らに第３の抵抗が、前記第２の接合の一端にはさらに第
   ４の抵抗がそれぞれ接続され、前記第３、第４の抵抗の
   他端はともに第５の抵抗の一端に接続され、前記第５の
   抵抗の他端は、インダクタンスと共に記憶セルループ回
   路を形成する書き込みゲートの入力線の一端に接続され
   、前記第１、第２のジョセフソン接合と前記入力線各々
   の他端は同一の電位に接続されたことを特徴とするジョ
   セフソン効果を用いた記憶セル。