JPS6412038B2 - - Google Patents
Info
- Publication number
- JPS6412038B2 JPS6412038B2 JP57170070A JP17007082A JPS6412038B2 JP S6412038 B2 JPS6412038 B2 JP S6412038B2 JP 57170070 A JP57170070 A JP 57170070A JP 17007082 A JP17007082 A JP 17007082A JP S6412038 B2 JPS6412038 B2 JP S6412038B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- superconducting loop
- point
- vertical
- memory circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
この発明は、ジヨセフソン素子を用いた非破壊
読み出し方式の記憶回路における書き込み、消去
方法に関するものである。
読み出し方式の記憶回路における書き込み、消去
方法に関するものである。
第１図は、先行技術であるジヨセフソン素子記
憶回路の１ビツト分を示す回路構成図で、１はジ
ヨセフソン接合で、トンネル接合タイプ、弱結合
タイプ又はポイントコンタクトタイプである。１
０はジヨセフソン接合１を含む超伝導ループで、
２はその右側分枝、３はその左側分枝で、ジヨセ
フソン接合１を含んでいる。４は右側分枝２を制
御線とする読み出しゲートで、制御線を流れる電
流によつて、ゲート自体に流れる超伝導電流の大
きさを制御する回路であつて、ジヨセフソン素子
で構成される。５は超伝導ループ１０の右側分枝
２及び左側分枝３に電流を供給する電流供給線
で、縦方向すなわち列方向に整列している各ビツ
トの超伝導ループを直列に接続し、各ビツトに電
流を供給する。６は超伝導ループ１０に磁気的に
結合して設けられた縦書き込み電流線で、上記列
方向に整列している各ビツトの超伝導ループに磁
気的に結合している。７は超伝導ループ１０に磁
気的に結合して設けられた横書き込み電流線で、
横方向すなわち行方向に整列している各ビツトの
超伝導ループに磁気的に結合している。８は読み
出しゲート４に電流を供給する読み出し線であ
る。９はジヨセフソン接合１に並列に接続された
ダンピング低抗である。
憶回路の１ビツト分を示す回路構成図で、１はジ
ヨセフソン接合で、トンネル接合タイプ、弱結合
タイプ又はポイントコンタクトタイプである。１
０はジヨセフソン接合１を含む超伝導ループで、
２はその右側分枝、３はその左側分枝で、ジヨセ
フソン接合１を含んでいる。４は右側分枝２を制
御線とする読み出しゲートで、制御線を流れる電
流によつて、ゲート自体に流れる超伝導電流の大
きさを制御する回路であつて、ジヨセフソン素子
で構成される。５は超伝導ループ１０の右側分枝
２及び左側分枝３に電流を供給する電流供給線
で、縦方向すなわち列方向に整列している各ビツ
トの超伝導ループを直列に接続し、各ビツトに電
流を供給する。６は超伝導ループ１０に磁気的に
結合して設けられた縦書き込み電流線で、上記列
方向に整列している各ビツトの超伝導ループに磁
気的に結合している。７は超伝導ループ１０に磁
気的に結合して設けられた横書き込み電流線で、
横方向すなわち行方向に整列している各ビツトの
超伝導ループに磁気的に結合している。８は読み
出しゲート４に電流を供給する読み出し線であ
る。９はジヨセフソン接合１に並列に接続された
ダンピング低抗である。
第１図において、ジヨセフソン接合１の最大ジ
ヨセフソン電流I0，左右側分枝２，３からなる超
伝導ループ１０のインダクタンスL0，及び電流
供給線５を接続する位置Ｋ（右側分枝に割当られ
るL0の割合係数）を適当に選ぶことにより、所
望の動作特性曲線を得ることができる。こゝで記
憶回路として望まれる特性とは、外部からの制御
電流すなわち縦横書き込み電流線６，７及び電流
供給線５の各電流をなくしたとき、動作特性曲線
が多価となること、すなわち安定点が複数個存在
することである。
ヨセフソン電流I0，左右側分枝２，３からなる超
伝導ループ１０のインダクタンスL0，及び電流
供給線５を接続する位置Ｋ（右側分枝に割当られ
るL0の割合係数）を適当に選ぶことにより、所
望の動作特性曲線を得ることができる。こゝで記
憶回路として望まれる特性とは、外部からの制御
電流すなわち縦横書き込み電流線６，７及び電流
供給線５の各電流をなくしたとき、動作特性曲線
が多価となること、すなわち安定点が複数個存在
することである。
第２図にその動作特性曲線の一例を示す。これ
は、I0＝0.25mA，L0＝10.34PH，Ｋ＝0.50（右側分
枝と左側分枝のインダクタンスが等しい）、電流
供給線５を超伝導ループの中央に接続したときの
ものである。縦軸は超伝導ループ１０内の電流に
よる磁束Φ（Φ0＝2.07×10-15Wbで規格化してあ
る。）、横軸は電流Ｉで例えば電流供給線５を流れ
る電流I5（I0で規格化してある。）である。図にお
て、Ｅ―Ａ―Ｂ，Ｄ―Ｆ―Ｃ等の右上りの実線で
示された線は安定点である。左上りの破線で示さ
れた線は非安定点である。Ｉ＝０のとき、Ａ点と
Ｄ点とは共に安定点であり、２進法の“０”，
“１”に対応する。
は、I0＝0.25mA，L0＝10.34PH，Ｋ＝0.50（右側分
枝と左側分枝のインダクタンスが等しい）、電流
供給線５を超伝導ループの中央に接続したときの
ものである。縦軸は超伝導ループ１０内の電流に
よる磁束Φ（Φ0＝2.07×10-15Wbで規格化してあ
る。）、横軸は電流Ｉで例えば電流供給線５を流れ
る電流I5（I0で規格化してある。）である。図にお
て、Ｅ―Ａ―Ｂ，Ｄ―Ｆ―Ｃ等の右上りの実線で
示された線は安定点である。左上りの破線で示さ
れた線は非安定点である。Ｉ＝０のとき、Ａ点と
Ｄ点とは共に安定点であり、２進法の“０”，
“１”に対応する。
動作を説明するにあたり重要なことは、第１図
に示した回路では、書き込み電流線６又は７に電
流を流すことは、電流供給線５に電流を流すこと
と等価の効果を達するということである。すなわ
ち第２図の横軸Ｉは、書き込み電流線６，７及び
電流供給線５を流れるそれぞれの電流I6，I7，I5
の和である。すなわち横軸Ｉは、 Ｉ＝I5＋C1・I6＋C2・I7 但しC1，C2は１より小さい定数 で表わされる。
に示した回路では、書き込み電流線６又は７に電
流を流すことは、電流供給線５に電流を流すこと
と等価の効果を達するということである。すなわ
ち第２図の横軸Ｉは、書き込み電流線６，７及び
電流供給線５を流れるそれぞれの電流I6，I7，I5
の和である。すなわち横軸Ｉは、 Ｉ＝I5＋C1・I6＋C2・I7 但しC1，C2は１より小さい定数 で表わされる。
Ａ→Ｄの書き込みは次のように行なわれる。初
期状態はＡ点にある。まずI5を加えることにより
動作点はＢ点に移動する。その後書き込み電流線
６，７に同時に電流を流すことにより、動作点は
Ｃ点に移動する。このとき書き込み電流線６，７
の一方のみに電流が流れたときには、動作点がＥ
―Ａ―Ｂの実線上に留まるようにする。Ｃ点に移
動した後、すべての電流（５，６，７の電流）を
０とすると動作点はＤ点に移る。
期状態はＡ点にある。まずI5を加えることにより
動作点はＢ点に移動する。その後書き込み電流線
６，７に同時に電流を流すことにより、動作点は
Ｃ点に移動する。このとき書き込み電流線６，７
の一方のみに電流が流れたときには、動作点がＥ
―Ａ―Ｂの実線上に留まるようにする。Ｃ点に移
動した後、すべての電流（５，６，７の電流）を
０とすると動作点はＤ点に移る。
Ｄ→Ａの書き込みあるいは消去は次のように行
なわれる。
なわれる。
初期状態はＤ点にある。電流供給線５の電流は
０で、書き込み電流線６，７の両方に、上記Ａ→
Ｄへの書き込み時の場合と逆方向に同時に電流を
流すことにより、動作点はＥに移動する。このと
き、書き込み電流線６又は７の一方のみに電流が
流れたときには、動作点はＤ―Ｆ―Ｃの実線上に
留まるようにする。動作点がＥ点に移つた後、す
べての電流を０とすると動作点はＡ点に動く。Ｄ
点は超伝導ループに永久電流が流れている状態で
あり、Ａ点はそれがない状態である。この永久電
流の有無を読み出しゲート４によつて検出する。
なおダンピング抵抗９は、動作点が他の安定点に
移る際、例えば、Ｃ点又はＥ点にジヤンプする
際、直ぐ隣りの安定点に移るために必要とする。
実はＣ点の上にも、Ｅ点の下にも安定点があるの
である。
０で、書き込み電流線６，７の両方に、上記Ａ→
Ｄへの書き込み時の場合と逆方向に同時に電流を
流すことにより、動作点はＥに移動する。このと
き、書き込み電流線６又は７の一方のみに電流が
流れたときには、動作点はＤ―Ｆ―Ｃの実線上に
留まるようにする。動作点がＥ点に移つた後、す
べての電流を０とすると動作点はＡ点に動く。Ｄ
点は超伝導ループに永久電流が流れている状態で
あり、Ａ点はそれがない状態である。この永久電
流の有無を読み出しゲート４によつて検出する。
なおダンピング抵抗９は、動作点が他の安定点に
移る際、例えば、Ｃ点又はＥ点にジヤンプする
際、直ぐ隣りの安定点に移るために必要とする。
実はＣ点の上にも、Ｅ点の下にも安定点があるの
である。
以上説明した先行技術のジヨセフソン素子記憶
回路は、電流供給線をも用いることにより記憶回
路への書き込みを行なつている。そのため記憶回
路が必ず必要で、１ビツトあたりの面積が大きく
なり、記憶回路の高速動作、製造時の歩留りにお
いて不利であつた。
回路は、電流供給線をも用いることにより記憶回
路への書き込みを行なつている。そのため記憶回
路が必ず必要で、１ビツトあたりの面積が大きく
なり、記憶回路の高速動作、製造時の歩留りにお
いて不利であつた。
この発明は、先行技術の上記の欠点を除去しよ
うとするもので、超伝導ループは、電流供給線５
を有さないもので、記憶回路への書き込みは、縦
及び横書き込み電流線６，７に互の電流による超
伝導ループへの磁束が加算されるような方向に同
時に電流を流して上記超伝導ループに電流を誘起
し、消去は縦及び横書き込み電流線に上記方向と
は逆方向に同時に電流を流すようにして実施する
ものである。
うとするもので、超伝導ループは、電流供給線５
を有さないもので、記憶回路への書き込みは、縦
及び横書き込み電流線６，７に互の電流による超
伝導ループへの磁束が加算されるような方向に同
時に電流を流して上記超伝導ループに電流を誘起
し、消去は縦及び横書き込み電流線に上記方向と
は逆方向に同時に電流を流すようにして実施する
ものである。
以下第３図はこの発明の一実施例を示す回路構
成図で、第１図と異なる点は、電流供給線５が無
くなつている点であり、記憶回路の書き込み消去
方法が異なつている。動作特性曲線は従来のもの
と同じで第２図に示す。
成図で、第１図と異なる点は、電流供給線５が無
くなつている点であり、記憶回路の書き込み消去
方法が異なつている。動作特性曲線は従来のもの
と同じで第２図に示す。
Ａ→Ｄの書き込みは次のように行なわれる。初
期状態はＡ点にある。縦及び横書き込み電流線
６，７に互の電流による超伝導ループ１０への磁
束が加算されるような方向（第２図でＩが増加す
る方向）に同時に電流を流して、超伝導ループ１
０に電流を誘起する。これにより動作点をＡ→Ｃ
に移動させる。このとき片方にのみ電流が流れて
いるときには、動作点はＥ―Ａ―Ｂの実線上にあ
もように電流I6又′はI7が設定されている。動作
点がＣに移動した後、電流I6，I7をを止めると動
作点はＣ→Ｄとなり、超伝導ループ１０内に永久
電流が流れる。
期状態はＡ点にある。縦及び横書き込み電流線
６，７に互の電流による超伝導ループ１０への磁
束が加算されるような方向（第２図でＩが増加す
る方向）に同時に電流を流して、超伝導ループ１
０に電流を誘起する。これにより動作点をＡ→Ｃ
に移動させる。このとき片方にのみ電流が流れて
いるときには、動作点はＥ―Ａ―Ｂの実線上にあ
もように電流I6又′はI7が設定されている。動作
点がＣに移動した後、電流I6，I7をを止めると動
作点はＣ→Ｄとなり、超伝導ループ１０内に永久
電流が流れる。
Ｄ→Ａの書き込みすなわち消去は次のように行
なわれる。初期状態はＤ点にある。縦及び横書き
込み電流線６，７にＡ→Ｄの書き込みとは逆方向
（Ｉが減少，又はマイナス方向）に同時に少し小
さな電流を流すことにより、動作点をＤ→Ｅに移
動させる。このとき、片方のみに電流が流れてい
るときには動作点はＤ―Ｆ―Ｃの実線上にあるよ
うに電流I6又はI7が設定されている。動作点Ｅに
移動した後に電流I6，I7を止めると動作点はＥ→
Ａとなり、超伝導ループ１０内の電流は無くな
る。なお同時に流す縦及び横書き込み電流線６，
７の電流I6，I7をマイナス方向により以上に大き
くして、電流I6，I7を止めると、超伝導ループ１
０内に逆方向の永久電流を流すようにすることも
できる。
なわれる。初期状態はＤ点にある。縦及び横書き
込み電流線６，７にＡ→Ｄの書き込みとは逆方向
（Ｉが減少，又はマイナス方向）に同時に少し小
さな電流を流すことにより、動作点をＤ→Ｅに移
動させる。このとき、片方のみに電流が流れてい
るときには動作点はＤ―Ｆ―Ｃの実線上にあるよ
うに電流I6又はI7が設定されている。動作点Ｅに
移動した後に電流I6，I7を止めると動作点はＥ→
Ａとなり、超伝導ループ１０内の電流は無くな
る。なお同時に流す縦及び横書き込み電流線６，
７の電流I6，I7をマイナス方向により以上に大き
くして、電流I6，I7を止めると、超伝導ループ１
０内に逆方向の永久電流を流すようにすることも
できる。
上記実施例では、ジヨセフソン接合１は１箇だ
けであつたが、これを複数個接続してもよい。
けであつたが、これを複数個接続してもよい。
以上説明したように、この発明は、超伝導ルー
プ１０は電流供給線を有さないもので、記憶回路
への書き込みは、縦及び横書き込み電流線６，７
に互の電流による超伝導ループ１０への磁束が加
算されるような方向に同時に電流を流して上記超
伝導ループ１０に電流を誘起し、消去は縦及び横
書き込み電流線６，７に上記方向とは逆方向に同
時に電流を流して行うようにしたので、記憶回路
の１ビツトあたりの面積が小さくなり、その結
果、記憶回路の高速化及び製造時の歩留りが向上
する。
プ１０は電流供給線を有さないもので、記憶回路
への書き込みは、縦及び横書き込み電流線６，７
に互の電流による超伝導ループ１０への磁束が加
算されるような方向に同時に電流を流して上記超
伝導ループ１０に電流を誘起し、消去は縦及び横
書き込み電流線６，７に上記方向とは逆方向に同
時に電流を流して行うようにしたので、記憶回路
の１ビツトあたりの面積が小さくなり、その結
果、記憶回路の高速化及び製造時の歩留りが向上
する。
第１図は先行技術であるジヨセフソン素子記憶
回路の構成を示す回路図、第２図はその動作特性
曲線図、第３図はこの発明にかかわるジヨセフソ
ン素子記憶回路の構成を示す回路図である。 図中、１はジヨセフソン接合、４は読み出しゲ
ート、５は電流供給線、６，７は縦及び横書き込
み電流線、８は読み出し線、１０は超伝導ループ
である。なお、図中同一符号は同一又は相当部分
を示す。
回路の構成を示す回路図、第２図はその動作特性
曲線図、第３図はこの発明にかかわるジヨセフソ
ン素子記憶回路の構成を示す回路図である。 図中、１はジヨセフソン接合、４は読み出しゲ
ート、５は電流供給線、６，７は縦及び横書き込
み電流線、８は読み出し線、１０は超伝導ループ
である。なお、図中同一符号は同一又は相当部分
を示す。
Claims (1)
- １ ジヨセフソン接合を含み電流供給線が接続さ
れない超伝導ループ、この超伝導ループに磁気的
に結合して設けられた縦及び横書き込み電流線、
並びに上記超伝導ループを制御線とする読み出し
ゲートを有する記憶回路を備え、この記憶回路へ
の書き込みに際しては、上記縦及び横書き込み電
流線に互の電流による上記超伝導ループへの磁束
が加算されるような方向に同時に電流を流して上
記超伝導ループに電流を誘起し、消去に際して
は、上記縦及び横書き込み電流線に上記方向とは
逆方向に同時に電流を流すようにしたジヨセフソ
ン素子記憶回路の書き込み消去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170070A JPS5958692A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170070A JPS5958692A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958692A JPS5958692A (ja) | 1984-04-04 |
| JPS6412038B2 true JPS6412038B2 (ja) | 1989-02-28 |
Family
ID=15898073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170070A Granted JPS5958692A (ja) | 1982-09-27 | 1982-09-27 | ジヨセフソン素子記憶回路の書き込み消去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958692A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619898A (ja) * | 1984-06-25 | 1986-01-17 | Agency Of Ind Science & Technol | ジヨゼフソン記憶素子 |
-
1982
- 1982-09-27 JP JP57170070A patent/JPS5958692A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958692A (ja) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577527B2 (en) | Method for preventing unwanted programming in an MRAM configuration | |
| Durlam et al. | A 1-Mbit MRAM based on 1T1MTJ bit cell integrated with copper interconnects | |
| JP4434527B2 (ja) | 半導体記憶装置 | |
| US6493259B1 (en) | Pulse write techniques for magneto-resistive memories | |
| US7869265B2 (en) | Magnetic random access memory and write method of the same | |
| US6930912B2 (en) | Magnetic memory and driving method therefor | |
| US6919594B2 (en) | Magneto resistive storage device having a magnetic field sink layer | |
| US6510080B1 (en) | Three terminal magnetic random access memory | |
| JP2002298572A (ja) | 半導体記憶装置 | |
| JP2002270790A (ja) | 半導体記憶装置 | |
| JP2004213771A (ja) | 磁気ランダムアクセスメモリ | |
| US4601015A (en) | Josephson memory circuit | |
| US6744662B2 (en) | Magnetoresistive memory (MRAM) | |
| GB1162396A (en) | Cryoelectric memories. | |
| JPS5958692A (ja) | ジヨセフソン素子記憶回路の書き込み消去方法 | |
| US7542335B2 (en) | Magnetic storage device using ferromagnetic tunnel junction element | |
| JPS5958694A (ja) | ジヨセフソン素子記憶回路の書き込み消去方法 | |
| JPS6387697A (ja) | ジヨセフソンメモリ | |
| JPH05799B2 (ja) | ||
| JPS5958693A (ja) | ジヨセフソン素子記憶回路装置 | |
| US20060039184A1 (en) | Using permanent magnets in MRAM to assist write operation | |
| JPH0218770B2 (ja) | ||
| JPH05800B2 (ja) | ||
| JPS647440B2 (ja) | ||
| JPH01107397A (ja) | 超伝導記憶素子 |