JPS5960656A - デ−タ処理システム - Google Patents

デ−タ処理システム

Info

Publication number
JPS5960656A
JPS5960656A JP57171496A JP17149682A JPS5960656A JP S5960656 A JPS5960656 A JP S5960656A JP 57171496 A JP57171496 A JP 57171496A JP 17149682 A JP17149682 A JP 17149682A JP S5960656 A JPS5960656 A JP S5960656A
Authority
JP
Japan
Prior art keywords
data processing
processing system
memory
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57171496A
Other languages
English (en)
Inventor
Takeshi Maeda
毅 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57171496A priority Critical patent/JPS5960656A/ja
Publication of JPS5960656A publication Critical patent/JPS5960656A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Prevention of errors by analysis, debugging or testing of software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a1発明の技1,1・1分りIF 本発明し、1電子計算機などのデータ処理システム、特
にデータ処理システムの誤動作の状態を記録しておき、
それを再現し°ζ誤動作の原因究明に利用するためのト
レーサに関する。
(bl技術の背景 電子計1機でデータ処理を行なうには、バーISウェア
のほかにそれを動作させるためのマイクロプログラムや
ソフトウェアが必要である。そしてデータ処理システム
の誤動作の形態も、ハードウェアの故障、設計の過誤な
どハードウェアだけに原因がある場合と、マイクロプロ
グラムやソフトウェアの設計などに原因がある場合、ハ
ードウェア、マイクロプログラムおよびソフトウェアが
複雑にからみ合って発生ずる場合など様々である。
一般に、このような障害が発生すると、その原因解明も
困ゲ#で、長時間を要する。
しかも、2ハードウエアの場合は、誤動作の発生が間欠
的で数ゲ月に一度あるいは年に一度というように発生率
は極めて少ない。且つ自然復旧する場合が多く、リトラ
イによって正常に動作再開する。
このような形で発生ずる誤動作の原因を解明するには、
誤動作が発生した前後の状態を何等かの形(:11j−
現Jるのか′14す」で、いわゆるl・レーザとして実
用化されている。
(C1従来技術とその問題点 第1図は従来の1−レーザを示すブロック図である。M
はデータ処理システムで、主記憶装置1、中央処理装置
2、ディスプレイ制御ユニソ13、プリンタ制御ユニノ
14およびディスク制御ユニット5と、電源ユニット6
を備えている。そし゛ζ戸イスプレイ制御ユニット3に
は、ディスプレイ表示装置7とキーホード°8が接続さ
れ、プリンタ制御ユニット4にはプリンタ9が、またデ
ィスクif1’I tallユニット5には磁気ディス
ク装置10かそれぞれ接続されている。
ごのよ−)な構成のデータ処理システムMO)誤動作時
の状態を1−レースするために、オシロスコープ11を
(11;+えたル−サユニ、I・1シが、中央処理装置
2に接続されている。トレーザユニノ112は、主とし
゛Cメモリから成り、トレースする信°弓と同チャンネ
ル数の信号線13・・・を介して中央処理装置2に接続
されており、同時に数チャンネルないし十数チャンネル
の信号を取り出してトレーザユニソl□ 12のメモリ
に記1,0することができる。
そして記1.☆され)、ニデータをオシロスコープブ1
1で表示すると、例えば第2図のようになる。即し横軸
か時間Tで、各信号線13・・・に対応する信号Sl、
S2 、S3・・・の波形の変化か表示される。
このようにしてトレーザユニノ1−12に記憶された各
信号の状態を再現して信53が止宿かと・)かをチェッ
クすることにより、どの信号に誤動作の原因があり、そ
の誤動作状態はどうかなとを確認することができる。ま
た専用のプリンタを持つrblで、ル−ス結果を印刷で
きる装置もある。
このように従来のトレーザは、トレーザユニッ1−12
およびオシロスコープ11、更には(−レース結果の印
刷専用のプリンタから成り、保守要員はこれらの装置を
ユーザ先に搬入し、半年ないし1年間、データ処理シス
テムMに接続して動作状態にしておき、動作状態を記録
できるようにする。
ところがユーザ側から見ると大川りな装置が常にデータ
処理システムMに接続されたままになっているので、ユ
ーザに異様な感じを与えて不審窓を4卜しさせ、データ
処理システムに対する信頼感を低下さ一已る恐れがある
。しかも大掛りで高価な装置となり、かつ誤動作信号が
発生ずるまで長期間設置しておかなければならないため
、全国不))ワークのシステムでは、全国で数開所てい
どしか設置できないのが実情である。従って] (Il
il所てトレースを行なって誤動作原因の究明を終了し
たら次の場所に運1般しなζJればならないか、大型で
運搬が田ゲ「なだめ時間を要し対応が遅れるとか、運搬
コストが嵩むなどの問題がある。
(d1発明の目的 4−発明41、従来の1−レーザにおりるこのような問
題を−・帰し、ユーザ先で気付かない程度に小型ζ、運
搬も容易C且つ誤動作の原因究明を有効に行なえるル−
リ“を実現することを目的とする。
ie1発明の構成 ごの]」的を達成するために本発明は、中央処理装置、
主起1,0装置およびディスプレイ装置などの周辺装置
を有するデータ処理システムにおいて、システムの誤動
作を]レースして記録する専用のメモリおよび該メモリ
の書込み、読み出し回路を備えたl−L−−サユニソト
をデータ処理システムに組み込むと共に、 該l−レーザユニットのメモリを読め出すデータバスお
よびアドレスバスを主記憶装置のデータバスおよびアド
レスバスと共通化し、 且つトレーザユニソトへの書込み部は、データ処理シス
テムの誤動作信号の取り出し部に接続した構成を採って
いる。
(f1発明の実施例 次に本発明によるデータ処理システムが実際上どのよう
に具体化されるかを実施例で説明する。
第3図は本発明によるデータ処理システJ、の実施例を
示ずブ[tツク図で、第1図に示すデータ処理システム
Mの構成と対応する部分には同一符号が付されている。
即ぢ主起1.1装置1、中央処理装置2、ディスプレ・
C制御ユニソ1−3、プリンタ制御“’−二’−ノl 
4およびディスク制御ユニット5と、電源コーニノ1−
6を(、iliえ、ディスプレイ制御ユニソl−3には
、ディスプレイ表示装置7とキーボー18が接kFsさ
れ、プリンタ制御ユニット4にはプリンタ9が、またテ
ィスフ制御ユニ、1・5には磁気ティスフ装置10がそ
れぞれ接続されている。
14は本発明によるトレーザユニノトで、物理的には、
上記1e装置1の一部を利用して設りられる。1−レー
リーユニ71−14は例えは複数のプリン1話板あるい
は第4図のように1枚のプリント基板15上に構成され
る。このプリン1一基板15ば、上記1a装置1の実装
領域内の1枚のメモリ用プリンI−基板と差し換えると
か、あるいは予めトレーザユニノl用の実装スペースを
1$(Ii:f シておき、ル−リ゛ユニーノド14を
設置する必要が生した際にこのスペースを利用して実装
してもよい。
プリン1基板15上に構成されたi・レーリユニノL 
] 4 Lt、第4図のようにトレース結果を記憶′」
ろノー5す16と、このメモリ1Gのアドレスを更新す
るためのアルレス回路17とアドレスカウンタ18、ト
レース結果をメモリ16に書込むための書込み回路19
、メモリ16に記録されたデ5−夕を外部に読み出す読
み出し回路20、トレース開始に先立ってメモリ16を
クリアするためのクリア回路21、誤動作検出信号に基
ついてメモリ16への記録を停止する記録停止回路22
、メモリ16への書込みタイミングを設定するタイミン
グ回路23から成っている。
書込み回路19は、所要のチャンネル数の信号線24で
中火処理装置2に接続されており、中央処理装置2で得
た信号をトレースしてメモリ16に記録する。またメモ
リ16に記録されたトレースデータを外部に出力するた
めに、テークiJtみ出し回路20はデータバスDBに
接続され、ア1−レス回路17はア]レスハスABに、
図示されていない制御回路は、制御ハスCBにそれぞれ
接続されている。そしてこれらのハスD 113、Al
1.C13−はそれぞれ主犯1,0装置1の各ハスと共
通化されている。このようにトレーザユニノト14は主
起fa装置1と共通のハス上に接続されているので、ラ
フ1−ウェアからは、土泥1j!装置l中の一部データ
と同様に扱える。そのため、メモリ16に記録されたI
・レース結果を、他の一部データと全く同様にディスプ
レイ装置7に出力表示したり、プリンタ9てプリント基
板15上たりすることができる。
従って従来のように特別にオシロスコープを設りたり、
専用のプリンタを設置する必要がない。
次にメモリ16へのトレース動作およびI・レース結果
の読み出し動作を説明する。まずI−レーザのオペレー
タパネル25を18号線26でトレーザユ:” ノL 
14に接続した状態で、オペレータパネル25を操作す
ることによって、クリア回路21ζメモリ16をクリア
する。そして稼(す」中の中央処理装置2から、lレー
スを要する信号を信号線24て取り込み、書込み回路I
9でメモリ16に書込む。その際ア1−レス回路17お
よびアドレスカウンタ18によって、メモリ16のアド
レスを順次進めてテークを記録していくか、メモリ16
の容量か限ら41でいるので、最後の71−レスまで書
込むと元に戻って再度書きなおしを行ない、エンドレス
に記録していく。こうして第2図に示す一定の書込み周
期Pで入力されて来るデータをメモリ16に記録し°ζ
いく。その際の書込み周期Pは、検出したい誤動作信号
の種類によって異なる場合があるが、そのためにオペレ
ータパネル25の操作でタイミング回路23を設定しな
おすことで、所望の書込み周期Pが得られる。
記録停止回路22は、誤動作の検出部から、誤動作の発
生を知ら・已る信号が入力すると、ア1.゛レスカウン
タ18を停止させて、書込みを停止する。
誤動作が発生ずるまでに、その発止原因となっている信
号の状態は既に信号線24からメモリ■6に入力して書
込まれているので、誤動作か発生したら書込みを停止し
ても支障はない。誤動作発生後の状態も1・し・−スし
ておく場合は、所定時間遅延し“ζから書込みを停止す
るようにしてもよい。
こうして誤動作の原因となる信号をトレースしてメモリ
16に記録されたら、その内容をディスプレイ7に表示
したりプリンタ9−rプリントして誤動作の原因を究明
する。即ち(・レーリユニソI・j4のメモリ16も主
記憶装置1と同じハス上に接続されているので、データ
処理システムM自身のプログラムによって、ディスプレ
イ装置やプリンタなどの周辺装置をフルに利用して出力
することができる。まノこ各ハスが主記憶装置1と共通
になっCいζ、メモリ16に記録されたデータを他の一
部データと同様に扱えるので、データ処理システム自身
の処理機能を利用して16進や10進の形に加工して出
力したりもでき、ハードウェアの動作シーケンスに関す
る誤動作データを得たい場合は、タイムチャートやバイ
ナリの形で出力し、アルレス情叩の場合は16進の形で
出力−J−るとか、目的に応した形態のデータが容易に
得られる。なお間欠的に発生ずる誤動作の場合は、誤動
作の後もデータ処理7ノ、テムM自体は圧密に動作する
ので、上記のようにデータ処理システム自身の機能を利
用して加工したり出力することは容易である。
刃ペレータパ不ル25は、誤動作信号のザンブリンク周
期Pの設定およびトレース信号の選択、メモリ16への
記録開始時のメモリのクリア操作などに利用される。
(g1発明の効果 以上のように本発明によれば、ティスプレィ装置などの
周辺装置を有するデータ処理システムに、誤動作のトレ
ース専用のメモリとその1.込め、読み出し回路を備え
た1−し・−サユニノトを組み込むと共に、該トレーサ
ユニット タバスおよびアトルスバスを主記憶装置のデータバスお
よびアI・レスハスと共通化して、トレーサユニット タ処理システム自身のディスプレイ装置やプリンタを利
用して出力できるようにしζいる。そのため、従来のよ
うな人Eりなl−レース装置を持ち込んで長期間にわた
ってユーザ先に設置する必要はなく、プリン1一基板1
枚をオプションとして主記憶装置の−・部に組み込み、
オペレータパイ、ルを接続する程度で足りるので、ユー
ザ先に不審窓を与えたり、システJ・の信頼感を低Tさ
lる恐れがない。またトレーサユニットはプリント基板
1孜程度で構成でき、トレース結果の出力はユーザ先の
データ処理システム自身のディスプレイ装置やプリンタ
を兼用できるので、トレーザユニソトが低コストとなり
、全国的ネットワークのデータ処理システムの場合でも
、各地に多数配置して、誤動1′1に迅速に対応でき、
データ処理システムの信頼性向上に大きく貢献できる。
]・レーザユニットの構成が小型になるので、遠隔地に
運搬するにも小包その他の任意の運送手段を利用して、
交通の不便な地域でも迅速且つ安価に送り届けることが
できろ。しかもデータ処理システム自身のもつ処理機能
を有効に利用することにより、誤動作の原因究明に最も
有利な形のデータに加工し“ζ出力することもでき、誤
動作の原因究明をより容易に且つ迅速に行なうことが可
能となる。
【図面の簡単な説明】
第1図は(jL来の1−レーザを示すブロック図、第2
図はその記録信号の出力波形を示す図、第3図は本発明
によるルーサ機能を兼ねたデータ処理システムの)しノ
ック図、第4に:l・レーザユニノ1−のフロック図で
ある。 図において、Mはデータ処理システム、■は主記憶装置
、2は中央処理装置、7はディスプレイ装置、9はプリ
ンタ、14はトレーザユニソト、16はメモリ、17は
アドレス回路、18はアl゛レスカウンタ、19は書込
み回路、20ば読の出し回路、22は記録停止回路、D
Bはデータバス、ABはアルレスハス、C10は制御ハ
スをそれぞれ示す。 特許出願人      富士通株式会社代理人 弁理士
    青 柳   稔手続補正書 1.事件の表示  特願昭57−1714962、発明
の名称  データ処理システム名称  (522)富士
通株式会社 5、補正命令の日付 自発 6、補正の対象  明細書の「発明の詳細な説明」の欄
7、補正の内容  別紙のとおり 1、明細書第6頁第15行の1実施例で説明する。」の
記載を、次のように補正する。 r cpuの誤動作を調査する実施例で説明する。」2
、同第13頁第13行〜第14行の「誤動作の〜可能と
なる。」の記載を、次のように補正する。 「このトレーサ機能を途中で付加してもデータ処理シス
テムに全く影響を与えないので、誤動作の原因究明をよ
り容易に且つ迅速正確に行なうことが可能となる。」

Claims (1)

  1. 【特許請求の範囲】 中央処理装置、主記憶装置およびディスプレイ装置など
    の周辺装置を有するデータ処理システムにおいて、 システムの誤動作をトレースして記録する専用のメモリ
    および該メモリの書込み、読み出し回路ヲ備工たトレー
    サユニットをデータ処理システムに紐み込むと共に、 該]・レーザユニ/1・のメモリを読み出すデータバス
    およびアルレスハスを主記憶装置のデータバスおよびア
    Iレスハスと共通化し、 且つトレーサユニットへの書込み部は、データ処理シス
    テムの誤動作信号の取り出し部に接続したごとを特徴と
    するデータ処理システム。
JP57171496A 1982-09-30 1982-09-30 デ−タ処理システム Pending JPS5960656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57171496A JPS5960656A (ja) 1982-09-30 1982-09-30 デ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171496A JPS5960656A (ja) 1982-09-30 1982-09-30 デ−タ処理システム

Publications (1)

Publication Number Publication Date
JPS5960656A true JPS5960656A (ja) 1984-04-06

Family

ID=15924172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171496A Pending JPS5960656A (ja) 1982-09-30 1982-09-30 デ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS5960656A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966253A (ja) * 1972-10-31 1974-06-27
JPS5216142A (en) * 1975-07-28 1977-02-07 Fujitsu Ltd Data processing system with bus information logging function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966253A (ja) * 1972-10-31 1974-06-27
JPS5216142A (en) * 1975-07-28 1977-02-07 Fujitsu Ltd Data processing system with bus information logging function

Similar Documents

Publication Publication Date Title
US5127088A (en) Disk control apparatus
GB875694A (en) Improvements in or relating to magnetic reproducing apparatus
JPS5960656A (ja) デ−タ処理システム
JPH05181617A (ja) ディスクサブシステムの高信頼化方式
JP2833850B2 (ja) 情報処理システム
SU750570A1 (ru) Устройство дл контрол оперативной пам ти
JP2909741B2 (ja) 磁気ディスク評価装置
JPS58134343A (ja) 検査ビツト生成方式
SU1124314A1 (ru) Устройство дл восстановлени информации при сбо х в блоках ЦВМ
JPH0793225A (ja) メモリチェック方式
JPS6210737A (ja) 障害診断支援装置のリセツト回路
JP2503981B2 (ja) 周辺記憶装置
JP2772192B2 (ja) 入出力処理装置
JPS58189748A (ja) 状態情報記憶装置
JPH04332997A (ja) 障害処理システム
JPS58182761A (ja) デ−タチエツク方式
JPS58115698A (ja) メモリ・エラ−のロギング方式
Dean Operating Experience With RAYDAC
JPH0275035A (ja) エラーログ方式
JPH0449435A (ja) トレース情報記録時の時刻補正方法
JPH0327429A (ja) 情報処理装置におけるデータの二重化方法
JPH05197596A (ja) トレーサ
JPH01163860A (ja) 入出力制御装置
JPS5994150A (ja) トリガ−ビツト・トレ−ス方式
JPS61208150A (ja) 障害デ−タ収集装置