JPS5960791A - バブルメモリのバンクスイツチ方式 - Google Patents
バブルメモリのバンクスイツチ方式Info
- Publication number
- JPS5960791A JPS5960791A JP57171567A JP17156782A JPS5960791A JP S5960791 A JPS5960791 A JP S5960791A JP 57171567 A JP57171567 A JP 57171567A JP 17156782 A JP17156782 A JP 17156782A JP S5960791 A JPS5960791 A JP S5960791A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- bubble memory
- printed board
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はバブルメモリのバンク・スイッチ方式、特にバ
ブルメモリのアクセス制御方式において、バブルメモリ
・プリント板ユニット単位のバンク切替えを可能とし、
アドレス割付けを変更することなく、容易にバンクメモ
リを増設できるようにしたバンクメモリのバンク・スイ
ッチ方式に関するものである。
ブルメモリのアクセス制御方式において、バブルメモリ
・プリント板ユニット単位のバンク切替えを可能とし、
アドレス割付けを変更することなく、容易にバンクメモ
リを増設できるようにしたバンクメモリのバンク・スイ
ッチ方式に関するものである。
（２）従来技術と問題点
磁気バブルメモリは、比較的高速大容量のものが得られ
るため、最近多く用いられるようになってきている。
るため、最近多く用いられるようになってきている。
第１図は従来のバブルメモリ・プリント板ユニットの例
を示す。図中、ｌはＩ１０バス、２はバブルメモリープ
リント板ユニット、３はバブルメモリΦコントロール回
路、４はバブルメモリ、５はＩ１０セレクト信号線、６
はリード／ライト信号線、７はデータ・バスを表わす。
を示す。図中、ｌはＩ１０バス、２はバブルメモリープ
リント板ユニット、３はバブルメモリΦコントロール回
路、４はバブルメモリ、５はＩ１０セレクト信号線、６
はリード／ライト信号線、７はデータ・バスを表わす。
バブルメモリ舎プリント板ユニット２には、バブルメモ
リ・コントロール回路３およびバブルメモリ駆動回路、
バブルメモリチップ等からなるバブルメモリ４が搭載さ
れ、例えば、メモリ容量が２５６ ＫｂｉｔからＩＭｂ
ｉｔのものまで種々存在する。バブルメモリ・プリント
板ユニット２は、１個の入出力デバイスと見ることがで
き、これに対するアクセスは、各バブルメモリに割当て
られたＩ１０セレクト信号線５上のＩ１０セレクト信号
をオンにすることにより、そのバブルメモリ・プリント
板ユニット２が選択されるようにして行われる。このＩ
１０セレクト信号は、図示省略したアドレス・バス上の
信号音デコードしたものと考えてよい。それ故、１つの
処理装置において、パズルメモリ・プリント板ユニット
２を数枚使用する場合、従来、各々のバブルメモリ・プ
リント板ユニット２に対して異なるＩ１０センクト信号
を割当てる必要があり、バブルメモリ・プリント板ユニ
ット２が共通とならないという問題があった。
リ・コントロール回路３およびバブルメモリ駆動回路、
バブルメモリチップ等からなるバブルメモリ４が搭載さ
れ、例えば、メモリ容量が２５６ ＫｂｉｔからＩＭｂ
ｉｔのものまで種々存在する。バブルメモリ・プリント
板ユニット２は、１個の入出力デバイスと見ることがで
き、これに対するアクセスは、各バブルメモリに割当て
られたＩ１０セレクト信号線５上のＩ１０セレクト信号
をオンにすることにより、そのバブルメモリ・プリント
板ユニット２が選択されるようにして行われる。このＩ
１０セレクト信号は、図示省略したアドレス・バス上の
信号音デコードしたものと考えてよい。それ故、１つの
処理装置において、パズルメモリ・プリント板ユニット
２を数枚使用する場合、従来、各々のバブルメモリ・プ
リント板ユニット２に対して異なるＩ１０センクト信号
を割当てる必要があり、バブルメモリ・プリント板ユニ
ット２が共通とならないという問題があった。
従って、バブルメモリ・プリント板ユニット単位でメモ
リ容Ｎを簡単に増やすということができなかった。
リ容Ｎを簡単に増やすということができなかった。
（３） 発明の目的と構成
本発明は上記問題点の解決を図り、Ｉ１０セレクト信号
ｆｆ：個々のバブルメモリ・プリント板ユニットで変え
ることなく、１つの処理装置で複数枚の共通なバブルメ
モリ・プリント板ユニットヲ動作可能とし、メモリ容量
の増設を容易にすること全目的としている。そのため、
本発明は、バブルメモリ・プリント板ユニット上でハー
ドウェア的に設定さ力、るバー ド・バンク指定内容と
、使用時にソフトウェアによって指定されるソフト−バ
ンク指定内容と全比較し、一致したときにのみバンク信
号を発生させ、これを従来のバブルメモリーコントロー
ルのＩ１０セレクト信号として用いるようにしたもので
ある。すなわち、本発明のバブルメモリのバンク・スイ
ッチ方式は、バフルメモリのアク欠ス制御方式において
、バブルメモリ・コントロール回路およびバブルメモリ
チップ全搭載した複数のバブルメモリ・プリント板ユニ
ットを共通のインタフェースのもとにバスに接続すると
ともに、上記バブルメモリ・プリント板ユニットは、各
プリント板ユニット単位に割当てられたバンク首号が設
定されたバンク査号辰定回路と、アクセス要求元が指定
するバンク番号と上記バンク番号設定回路に設定された
バンク番号とを比較し、一致するときに当該バブルメモ
リ・プリント板ユニツ）１選択するバンクセレクト回路
と全備え、アクセス要求元が指定するバンク前号によっ
てバブルメモリのバンク切替えを可能としたことを特徴
としている。以下図面を参照しつつ実施例に従って説明
する。
ｆｆ：個々のバブルメモリ・プリント板ユニットで変え
ることなく、１つの処理装置で複数枚の共通なバブルメ
モリ・プリント板ユニットヲ動作可能とし、メモリ容量
の増設を容易にすること全目的としている。そのため、
本発明は、バブルメモリ・プリント板ユニット上でハー
ドウェア的に設定さ力、るバー ド・バンク指定内容と
、使用時にソフトウェアによって指定されるソフト−バ
ンク指定内容と全比較し、一致したときにのみバンク信
号を発生させ、これを従来のバブルメモリーコントロー
ルのＩ１０セレクト信号として用いるようにしたもので
ある。すなわち、本発明のバブルメモリのバンク・スイ
ッチ方式は、バフルメモリのアク欠ス制御方式において
、バブルメモリ・コントロール回路およびバブルメモリ
チップ全搭載した複数のバブルメモリ・プリント板ユニ
ットを共通のインタフェースのもとにバスに接続すると
ともに、上記バブルメモリ・プリント板ユニットは、各
プリント板ユニット単位に割当てられたバンク首号が設
定されたバンク査号辰定回路と、アクセス要求元が指定
するバンク番号と上記バンク番号設定回路に設定された
バンク番号とを比較し、一致するときに当該バブルメモ
リ・プリント板ユニツ）１選択するバンクセレクト回路
と全備え、アクセス要求元が指定するバンク前号によっ
てバブルメモリのバンク切替えを可能としたことを特徴
としている。以下図面を参照しつつ実施例に従って説明
する。
（４） 発明の実施例
第２図は本発明の一実施例構成、第３図は第２図図示バ
ンクセレクト回路の回路図を示す。
ンクセレクト回路の回路図を示す。
図中、符号１；ｔいし７は第１図に対応し、■０はバン
クセレクト回路、ＩＩはバンク番号設定回路、１２はバ
ンク信号線、１３はバンク番号ラッチ、１４はデコーダ
、１５は一致回路、１６はアンド回路を表わす。
クセレクト回路、ＩＩはバンク番号設定回路、１２はバ
ンク信号線、１３はバンク番号ラッチ、１４はデコーダ
、１５は一致回路、１６はアンド回路を表わす。
バフルメモリ・プリント板ユニット２人および２Ｂは、
共通のインタフェースでもって、工１０バス１に接続さ
れているう以下、共通のバブルメモリ・プリント板ユニ
ットが２枚の場合について説明するが、３枚μ上の場合
も同様であるバフルメモリ・プリント板＝しニット２Ａ
、２Ｂは、バブルメモリ・コントロール回Ｍ３Ａ、３Ｂ
およびバブルメモ’ｊ ４ Ａ 、 ４１）に加えて、
バブルセレクト回路１０ 、Ａ、 、 １０ Ｊ３とバ
ンク前号設定回路１１ Ａ 、 １１３３と全備えてい
る ノ（プルメモリ・コントロール回路３Ａ、３１Ｌｂ
−よびバブルメモＩＪ ４ Ａ 、 ４ Ｂは、従来と
同様に１１を構成されている１パンク番号設定回路１１
Ａ、ＩＩＢは、例えば設定ビンによってハード的に、そ
れぞれバブルメモリ・プリント板ユニット２Ａお、しび
２Ｂに・割当てられたバンク前号を設定できるようにさ
れたものである。２枚のバブルメモリープリント板ユニ
ッ）２Ａ、２Ｉ３だけを識別する。場合には、バンク番
号しよ１ビツトでよく、一方には′０”、他方にはｌ’
＋１＃が割当てられる。３枚以上の共通なバブルメモリ
・プリント板ユニットをサポートできるようにする場合
には、２ビット以上のバンク番号が設定できるように用
意される。バンク番号設定回路１１Ａ、ＩＩＢに設定さ
れた情報は、常時バブルセレクト回路１０Ａ、ＩＯＢに
入力される、バブルセレクト回路１０Ａ、ＩＯＢは、当
該バブルセレクト回路１０Ａまたはｌ ＯＢｉ搭載した
バブルメモリープリント板ユニツ） ２Ａ４たは２Ｂが
、アクセス時に選択されているかどうかをチェックし、
バンク信号＃Ｊ１２Ａまたは１２Ｂにバンク信号全出力
する回路である。例えば第３図図示の如く構成される。
共通のインタフェースでもって、工１０バス１に接続さ
れているう以下、共通のバブルメモリ・プリント板ユニ
ットが２枚の場合について説明するが、３枚μ上の場合
も同様であるバフルメモリ・プリント板＝しニット２Ａ
、２Ｂは、バブルメモリ・コントロール回Ｍ３Ａ、３Ｂ
およびバブルメモ’ｊ ４ Ａ 、 ４１）に加えて、
バブルセレクト回路１０ 、Ａ、 、 １０ Ｊ３とバ
ンク前号設定回路１１ Ａ 、 １１３３と全備えてい
る ノ（プルメモリ・コントロール回路３Ａ、３１Ｌｂ
−よびバブルメモＩＪ ４ Ａ 、 ４ Ｂは、従来と
同様に１１を構成されている１パンク番号設定回路１１
Ａ、ＩＩＢは、例えば設定ビンによってハード的に、そ
れぞれバブルメモリ・プリント板ユニット２Ａお、しび
２Ｂに・割当てられたバンク前号を設定できるようにさ
れたものである。２枚のバブルメモリープリント板ユニ
ッ）２Ａ、２Ｉ３だけを識別する。場合には、バンク番
号しよ１ビツトでよく、一方には′０”、他方にはｌ’
＋１＃が割当てられる。３枚以上の共通なバブルメモリ
・プリント板ユニットをサポートできるようにする場合
には、２ビット以上のバンク番号が設定できるように用
意される。バンク番号設定回路１１Ａ、ＩＩＢに設定さ
れた情報は、常時バブルセレクト回路１０Ａ、ＩＯＢに
入力される、バブルセレクト回路１０Ａ、ＩＯＢは、当
該バブルセレクト回路１０Ａまたはｌ ＯＢｉ搭載した
バブルメモリープリント板ユニツ） ２Ａ４たは２Ｂが
、アクセス時に選択されているかどうかをチェックし、
バンク信号＃Ｊ１２Ａまたは１２Ｂにバンク信号全出力
する回路である。例えば第３図図示の如く構成される。
アクセス要求元は、アクセス前に、バンク番号ラッチ１
３に割当てられた所定のアドレス全指定して、アクセス
時に選択したいバブルメモリ・プリント板ユニットのバ
ンク番号をセットしておく、すなわち、バンク番号ラッ
チ１３のアドレスによる第３図図示Ｉ１０セレクト信号
線５上のｉ１０七レクト信号とリード／ライト信号線６
上のライト信号とによって、データ・バス７上のパンク
番号全書き込むっバンク番号ラッチ１３のアドレスは、
第２図図示バンクメモリ・プリント板ユニット２Ａおよ
び２Ｂの双方に共通となっているため、同時に同じ内容
が取り込まれることになる。バンク番号ラッチ１３の内
容は、デコーダ１４によってデコードされ、一致回路１
５に入力される。この入力は、すなわちソフトウェアに
よるバンク指定全意味する。
３に割当てられた所定のアドレス全指定して、アクセス
時に選択したいバブルメモリ・プリント板ユニットのバ
ンク番号をセットしておく、すなわち、バンク番号ラッ
チ１３のアドレスによる第３図図示Ｉ１０セレクト信号
線５上のｉ１０七レクト信号とリード／ライト信号線６
上のライト信号とによって、データ・バス７上のパンク
番号全書き込むっバンク番号ラッチ１３のアドレスは、
第２図図示バンクメモリ・プリント板ユニット２Ａおよ
び２Ｂの双方に共通となっているため、同時に同じ内容
が取り込まれることになる。バンク番号ラッチ１３の内
容は、デコーダ１４によってデコードされ、一致回路１
５に入力される。この入力は、すなわちソフトウェアに
よるバンク指定全意味する。
一方、バンク番号設定回路１１に設定されたバンク番号
が一致回路１５に入力され、一致回路１５は、この入力
情報と上記ソフトウェアによるバンク指定とが、一致す
るかどうかをチェックする。
が一致回路１５に入力され、一致回路１５は、この入力
情報と上記ソフトウェアによるバンク指定とが、一致す
るかどうかをチェックする。
一致する場合には、バンク信号線１２にパンク信号全出
力する。バンク番号ラッチＩ３の内容は、各バブルメモ
リ・プリント板ユニット２Ａ、２Ｂに共通であるが、バ
ンク番号設定回路１１に設定されているバンク番号は異
なるため、１つのバブルメモリ・プリント板ユニットの
バブルメモリ・コントロール回路３Ａ、３Ｂに対してだ
け、バンク信号が出力されることとなる。このバンク信
号は、第１図で説明した従来のバブルメモリ・コントロ
ール回路３に入力されるＩ１０セレクト信号に相当する
と考えてよい。従って、第２図図示の場ばには、”アク
セス要求元が指定するバンク番号によって、バブルメモ
リ・プリント板ユニツ）２Ａまたは２Ｂ′ｆｒ：自由に
切替えて使用することができることとなる。
力する。バンク番号ラッチＩ３の内容は、各バブルメモ
リ・プリント板ユニット２Ａ、２Ｂに共通であるが、バ
ンク番号設定回路１１に設定されているバンク番号は異
なるため、１つのバブルメモリ・プリント板ユニットの
バブルメモリ・コントロール回路３Ａ、３Ｂに対してだ
け、バンク信号が出力されることとなる。このバンク信
号は、第１図で説明した従来のバブルメモリ・コントロ
ール回路３に入力されるＩ１０セレクト信号に相当する
と考えてよい。従って、第２図図示の場ばには、”アク
セス要求元が指定するバンク番号によって、バブルメモ
リ・プリント板ユニツ）２Ａまたは２Ｂ′ｆｒ：自由に
切替えて使用することができることとなる。
なお、周知であるためアドレス・バス等を含めて図示省
略したが、バブルメモリ・プリント板ユニットは、イン
タフェース用の制御レジスタとして、例工ばコントロー
ル・レジスタ、状態レジスタ、データ・レジスタ、アド
レス・カウンタ、バイト・カウンタ等を有しており、例
えば６４バイトを１ページとしで、ＤＭＡ転送による複
数ベージのデータ転送が可能となつ一〇いろう従来、シ
ステムに複数枚のバブルメモリ・プリント板ユニットを
設置する場合には、上記コントロール・レジスタ等のア
ドレスは、それぞれ異なるものにしなければならなかっ
たが、本発明においては、すべて共通なものでよく、増
設が容易となる。
略したが、バブルメモリ・プリント板ユニットは、イン
タフェース用の制御レジスタとして、例工ばコントロー
ル・レジスタ、状態レジスタ、データ・レジスタ、アド
レス・カウンタ、バイト・カウンタ等を有しており、例
えば６４バイトを１ページとしで、ＤＭＡ転送による複
数ベージのデータ転送が可能となつ一〇いろう従来、シ
ステムに複数枚のバブルメモリ・プリント板ユニットを
設置する場合には、上記コントロール・レジスタ等のア
ドレスは、それぞれ異なるものにしなければならなかっ
たが、本発明においては、すべて共通なものでよく、増
設が容易となる。
（５）発明の詳細
な説明した如く本発明によれば、同一のバブルメモリ・
プリント板ユニット全使用して、容易にメモリ全増設す
ることができるようになる。まり、バブルメモリ・プリ
ント板ユニットノタイナミックな切替えも容易に行うこ
とができるっ
プリント板ユニット全使用して、容易にメモリ全増設す
ることができるようになる。まり、バブルメモリ・プリ
ント板ユニットノタイナミックな切替えも容易に行うこ
とができるっ
第１図は従来のバブルメモリ・プリント板ユニソ；・の
１クリ、第２図は本発明の一実施例構成、第３図は第２
図図示バンクセレクト回路の回路図を示す。 図中、２はバブルメモリ・プリント板ユニット、３はバ
ブルメモリ・コントロール回路、４はバブルメモリ、１
０はバブルセレクト回路、］１はバンク番号設定回路を
表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
１クリ、第２図は本発明の一実施例構成、第３図は第２
図図示バンクセレクト回路の回路図を示す。 図中、２はバブルメモリ・プリント板ユニット、３はバ
ブルメモリ・コントロール回路、４はバブルメモリ、１
０はバブルセレクト回路、］１はバンク番号設定回路を
表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
Claims (1)
- バブルメモリのアクセス制御方式において、バブルメモ
リｅコントロール回路およびバブルメモリチップを搭載
した複数のバブルメモリ・プリント板ユニットヲ共通の
インタフェースのも表にバスに接続するとともに、上記
バブルメモリ・プリント板ユニットは、各プリント板ユ
ニット単位に割当てられたバンク附号が設定されたバン
ク番号設定回路と、アクセス要求元が指定するバンク番
号と上記バンク番号設定回路に設定されたバンク番号と
を比較し、一致するときに当該バブルメモリψプリント
板ユニット全選択するバンクセし・クト回路と全備え、
アクセス要求元が指定するバンク番号によってバブルメ
モリのバンク切替えを可能としたことを特徴とするバブ
ルメモリのバンク・スイッチ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171567A JPS6040115B2 (ja) | 1982-09-30 | 1982-09-30 | バブルメモリのバンクスイツチ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171567A JPS6040115B2 (ja) | 1982-09-30 | 1982-09-30 | バブルメモリのバンクスイツチ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960791A true JPS5960791A (ja) | 1984-04-06 |
| JPS6040115B2 JPS6040115B2 (ja) | 1985-09-09 |
Family
ID=15925532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171567A Expired JPS6040115B2 (ja) | 1982-09-30 | 1982-09-30 | バブルメモリのバンクスイツチ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040115B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126306A (ja) * | 1986-11-17 | 1988-05-30 | Hitachi Ltd | 負帰還増幅回路 |
-
1982
- 1982-09-30 JP JP57171567A patent/JPS6040115B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6040115B2 (ja) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6470380B1 (en) | Signal processing device accessible as memory | |
| KR100337056B1 (ko) | 상이한 주파수로 동작하는 버스사이에 전송되는 데이터를버퍼링하는 디바이스 및 방법 | |
| JPH039492B2 (ja) | ||
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| JPS61211758A (ja) | マルチ・プロセツサ・システム | |
| US5748920A (en) | Transaction queue in a graphics controller chip | |
| JPS6040115B2 (ja) | バブルメモリのバンクスイツチ方式 | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPS62276643A (ja) | メモリ制御方式 | |
| EP0718771B1 (en) | DMA logic unit architecture | |
| US6295477B1 (en) | Bus coupler between a system bus and a local bus in a multiple processor data processing system | |
| JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
| JPS6022777B2 (ja) | デ−タ転送方式 | |
| JPH04241047A (ja) | アドレス拡張方式 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JPH01269141A (ja) | 拡張ポートを有するマイクロプロセッサ | |
| JPS62187956A (ja) | Ｄｍａ制御方式 | |
| JPS61231640A (ja) | メモリ制御装置 | |
| JPS62205453A (ja) | メモリアクセス制御方式 | |
| EP0426983A2 (en) | Processor - I/O address expansion | |
| JPH03218547A (ja) | 半導体記憶装置 | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH01216457A (ja) | アドレスバス制御方法 | |
| JPH04333940A (ja) | データ書き込み方式 |