JPS5961155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5961155A JPS5961155A JP57171221A JP17122182A JPS5961155A JP S5961155 A JPS5961155 A JP S5961155A JP 57171221 A JP57171221 A JP 57171221A JP 17122182 A JP17122182 A JP 17122182A JP S5961155 A JPS5961155 A JP S5961155A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- gold
- layer
- plating layer
- foundation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はサーディツプ型半導体装置の構造に係り、％て
その外部リードの外装構造に関する０（ｂ） 技術の
背景 サーディツプ構造の半導体装置は、キャップとベースに
相当する二つの低融点ガラス付きのセラミック基体と、
リード・フレームを用いて形成されており、その組立て
は次のようにしてなされる。
その外部リードの外装構造に関する０（ｂ） 技術の
背景 サーディツプ構造の半導体装置は、キャップとベースに
相当する二つの低融点ガラス付きのセラミック基体と、
リード・フレームを用いて形成されており、その組立て
は次のようにしてなされる。
即ち先ず前記ベース部分をガラス成分が融けるまで加熱
し、その上にリード嗜フレームを載せ、これを前記ガラ
ス中に埋め込んで固定する。そしてベースのキャビティ
内の金パツドに、ろうｋＡ（例えば金／シリコン）等を
介して半導体素子（チップ）を固着し、リード−フレー
ムにワイヤ・ボンディングする０そしてその後、炉中に
於てベースにキャップを封着する。
し、その上にリード嗜フレームを載せ、これを前記ガラ
ス中に埋め込んで固定する。そしてベースのキャビティ
内の金パツドに、ろうｋＡ（例えば金／シリコン）等を
介して半導体素子（チップ）を固着し、リード−フレー
ムにワイヤ・ボンディングする０そしてその後、炉中に
於てベースにキャップを封着する。
このようにして組立てられたサーディツプ構造の半導体
装置における一例の断面構造を示したのが第１図である
０同図において、１はセラミンク・ベース、２は低融点
ガラス、３は前記リード・フレームの一部である内部リ
ード、４は同じく外部リード、５はセラミック番キャッ
プ、６１−ｉ金パツド、７はろう材、８は半導体チップ
、９はホンディング・ワイヤを示している。
装置における一例の断面構造を示したのが第１図である
０同図において、１はセラミンク・ベース、２は低融点
ガラス、３は前記リード・フレームの一部である内部リ
ード、４は同じく外部リード、５はセラミック番キャッ
プ、６１−ｉ金パツド、７はろう材、８は半導体チップ
、９はホンディング・ワイヤを示している。
（ｅ） 従来技術と問題点
従来サーディツプ構造の半導体装置は実装するのに便利
なように、上記組立てを終ってから、その外部リードの
表面に錫（Ｓｎ）メッキ成るいは半田メッキが於１され
ていた。
なように、上記組立てを終ってから、その外部リードの
表面に錫（Ｓｎ）メッキ成るいは半田メッキが於１され
ていた。
しかし上記Ｓｎメッキ成るいは半田メッキは、該半導体
装置をプリント版等に半田付によって実装する場合に部
会が良いが、半導体メモリ装（２）のように半導体装置
がソケットを介して実装される場合、金（Ａｕ）メッキ
されたソケットの接触部とＳｎ又は半田メッキされた外
部リードとの間に生ずる微摺動摩耗によりＳｎ又は半田
の腐食が進行し、接触不良を起すことがある０又半導体
装置の着脱によってもメッキが摩耗し接触不良を生ずる
。
装置をプリント版等に半田付によって実装する場合に部
会が良いが、半導体メモリ装（２）のように半導体装置
がソケットを介して実装される場合、金（Ａｕ）メッキ
されたソケットの接触部とＳｎ又は半田メッキされた外
部リードとの間に生ずる微摺動摩耗によりＳｎ又は半田
の腐食が進行し、接触不良を起すことがある０又半導体
装置の着脱によってもメッキが摩耗し接触不良を生ずる
。
そこで外部リードの外装メッキを前記Ｓｎ及び半田メッ
キよりも耐食性、耐摩粍性に優れ、且つ低接触抵抗が得
られるＡｕメッキに変える方法も試みられた〇 しかし従来の外８１５１Ｊ−ド上に直にＡｕメッキを施
す方法に於ては、鉄（Ｆｅ）／ニッケル（Ｎｉ ）合金
からなる外部リード圧対する外装Ａｕメッキの付着強度
を増すために、地金と外装Ａｕメッキの間にストライク
Ａｕメッキ層を介在せしめる必要があり、該ストライク
・メッキ層を形成する際に多量に発生する水素卸により
外部リード基部の低融点ガラスの表面が還元され、外部
リード間だ電気的リークを生ずるという問題があった。
キよりも耐食性、耐摩粍性に優れ、且つ低接触抵抗が得
られるＡｕメッキに変える方法も試みられた〇 しかし従来の外８１５１Ｊ−ド上に直にＡｕメッキを施
す方法に於ては、鉄（Ｆｅ）／ニッケル（Ｎｉ ）合金
からなる外部リード圧対する外装Ａｕメッキの付着強度
を増すために、地金と外装Ａｕメッキの間にストライク
Ａｕメッキ層を介在せしめる必要があり、該ストライク
・メッキ層を形成する際に多量に発生する水素卸により
外部リード基部の低融点ガラスの表面が還元され、外部
リード間だ電気的リークを生ずるという問題があった。
又外部リードに含まれるＦｅが外装Ａｕメッキの表面に
ピンホールや結晶粒界を介して熱拡散して来て酸化し、
接触抵抗を増大せしめるのを防止するためＫは、Ａｕメ
ッキ層のみの場合その厚さを２〔μｍ〕程度以上て形成
する必要があり、製造原価が高くなるという問題もあっ
た。
ピンホールや結晶粒界を介して熱拡散して来て酸化し、
接触抵抗を増大せしめるのを防止するためＫは、Ａｕメ
ッキ層のみの場合その厚さを２〔μｍ〕程度以上て形成
する必要があり、製造原価が高くなるという問題もあっ
た。
（ｄ） 発明の目的
本発明は上記問題点を除去したサーディツプ型半導体装
置の外装金メツキ構造を提供するものであり、その目的
とするところはサーディツプ型半導体装置自体及び実装
の信頼性を高め、更に該半導体装置の原価低減を図るこ
とにある。
置の外装金メツキ構造を提供するものであり、その目的
とするところはサーディツプ型半導体装置自体及び実装
の信頼性を高め、更に該半導体装置の原価低減を図るこ
とにある。
（ｅ） 発明の構成
即ち本発明はリードΦフレームを用い、半導体素子が低
融点ガラスを介してセラミック基体によし封止されてな
る構造の半導体装置に於て、外部リードの露出表面のみ
にニッケル若しくはロジウム等金以外の下地メッキ層を
有する金メッキ層が形成されてなることを特徴とする０ （ｆ） 発明の実施例 以下本発明を、図を用い実施例について詳細に説明する
〇 第２図は本発明の一実施例を示す部分断面図で、第３図
（イ）及び（ロ）は同一実施例に於ける外装メッキ処理
の工程側面図である０ 有している。
融点ガラスを介してセラミック基体によし封止されてな
る構造の半導体装置に於て、外部リードの露出表面のみ
にニッケル若しくはロジウム等金以外の下地メッキ層を
有する金メッキ層が形成されてなることを特徴とする０ （ｆ） 発明の実施例 以下本発明を、図を用い実施例について詳細に説明する
〇 第２図は本発明の一実施例を示す部分断面図で、第３図
（イ）及び（ロ）は同一実施例に於ける外装メッキ処理
の工程側面図である０ 有している。
そして本発明の特徴である外部リード部の外装メッキ構
造は第２図に示すごとくであるＯ即ちセラミック・ベー
ス１とセラミック・キャップ５が低融点ガラス２を介し
て接合されている面から外部に突出しているＦ ｅ ／
Ｎ ｉ合金外部リード４の霧出表面のみに、下地金属
１１列えは厚さ０２５〜２．５〔μｍ）程度のＮｉメッ
キ層１０を介して例えば厚さ０５〜ｌ〔μｎｌ）程度の
Ａｕメッキ層１１が配設されてなっている。なお同図に
於て、３は外部リードと一体の内部リード、６１−ｔツ
タライズ層からなるＡｕバッド、７はＡｕ／Ｓｔ等から
なるろう材、８は半導体チップ、９はボンディング◆ツ
イヤを示している。
造は第２図に示すごとくであるＯ即ちセラミック・ベー
ス１とセラミック・キャップ５が低融点ガラス２を介し
て接合されている面から外部に突出しているＦ ｅ ／
Ｎ ｉ合金外部リード４の霧出表面のみに、下地金属
１１列えは厚さ０２５〜２．５〔μｍ）程度のＮｉメッ
キ層１０を介して例えば厚さ０５〜ｌ〔μｎｌ）程度の
Ａｕメッキ層１１が配設されてなっている。なお同図に
於て、３は外部リードと一体の内部リード、６１−ｔツ
タライズ層からなるＡｕバッド、７はＡｕ／Ｓｔ等から
なるろう材、８は半導体チップ、９はボンディング◆ツ
イヤを示している。
上記構造の外装メッキは次のようにして形成される。即
ち封止を完了したサーディツプ・パンケージの外部に突
出しているリード・フレーム表面の酸化膜を通常通り塩
酸（Ｈ（Ｊ）成るいは硫酸（Ｈｘ Ｓ ０４）’８を用
いる酸処理により除去し、次いで例えばｍＷニッケル（
ＮｉＳＯ４）、塩化ニッケル（Ｎｉ（ｊ！２）の混合溶
液にほう酸（Ｈ２ＢＯ８）等を溢加してなる通常のワッ
ト浴を用い、前記表出ＩＪ−ド・フレームΩ全部に厚さ
例えば０．２５〜２．５〔μｍ〕程度の下地Ｎｉメッキ
層１０を形成し、次いでシアン金カリウム（Ｋ（Ａｕ
（ＣＮ ）２） ）を主成分とする通常の中性金メッキ
浴を用い、前記Ｎ−ｉメノキ層１０上に厚さ例えば０．
５〜１〔μｍ〕程度のＡｕメッキｌＴｈ１１１を形成す
る０ 上記Ａ ｕメッキ完了時点の側面形状を示したのがＥＴ
”ｙ ３１：：＜ｌ（イ）で、図中１１；Ｉ′サーデイ
ツゾ・ノく・ノケージ、１３は表面がＡｕメッキ層１１
でｊ３（、ｊフッまたリード・フレーム露出部、１４は
リード・クレームの桟部を示す。
ち封止を完了したサーディツプ・パンケージの外部に突
出しているリード・フレーム表面の酸化膜を通常通り塩
酸（Ｈ（Ｊ）成るいは硫酸（Ｈｘ Ｓ ０４）’８を用
いる酸処理により除去し、次いで例えばｍＷニッケル（
ＮｉＳＯ４）、塩化ニッケル（Ｎｉ（ｊ！２）の混合溶
液にほう酸（Ｈ２ＢＯ８）等を溢加してなる通常のワッ
ト浴を用い、前記表出ＩＪ−ド・フレームΩ全部に厚さ
例えば０．２５〜２．５〔μｍ〕程度の下地Ｎｉメッキ
層１０を形成し、次いでシアン金カリウム（Ｋ（Ａｕ
（ＣＮ ）２） ）を主成分とする通常の中性金メッキ
浴を用い、前記Ｎ−ｉメノキ層１０上に厚さ例えば０．
５〜１〔μｍ〕程度のＡｕメッキｌＴｈ１１１を形成す
る０ 上記Ａ ｕメッキ完了時点の側面形状を示したのがＥＴ
”ｙ ３１：：＜ｌ（イ）で、図中１１；Ｉ′サーデイ
ツゾ・ノく・ノケージ、１３は表面がＡｕメッキ層１１
でｊ３（、ｊフッまたリード・フレーム露出部、１４は
リード・クレームの桟部を示す。
次いで上記リード・フレームｊ３の桟部１４を切り落と
し、第３図（ロ）に示すように表面に下地Ｎｉメッキ層
を介してＡｕメッキ層１１勿配設憾れ、個々に分離され
た外部リード４を有するサーディツプ型半導体装ｌｆを
形成する。
し、第３図（ロ）に示すように表面に下地Ｎｉメッキ層
を介してＡｕメッキ層１１勿配設憾れ、個々に分離され
た外部リード４を有するサーディツプ型半導体装ｌｆを
形成する。
上記の外にＡｕメッキ層の下地メ・ンキ層として、ロジ
ウム（Ｒｈ）メッキ１（を用いることもできる。
ウム（Ｒｈ）メッキ１（を用いることもできる。
この場合Ｒｈメッキ１１の厚さは０２〜０５〔μｍ〕程
度で充分であり、Ａｕメッキ層の厚さは前り己実施例同
様０．５〜ｉ（／ｒｍ）程度でよい工そして該Ｒｈ下地
メッキは通常の硫酸浴で形成すればよい。
度で充分であり、Ａｕメッキ層の厚さは前り己実施例同
様０．５〜ｉ（／ｒｍ）程度でよい工そして該Ｒｈ下地
メッキは通常の硫酸浴で形成すればよい。
なお、上記の他に局一点で、月つヒ゛ンホールのない緻
密なメッキ層が得易い金属は、下地メ・ンキ材料として
用いることが可能である。但し硬度がＡｕよりも硬く、
イオン化傾向がＦｅより低いことが望′ましい。
密なメッキ層が得易い金属は、下地メ・ンキ材料として
用いることが可能である。但し硬度がＡｕよりも硬く、
イオン化傾向がＦｅより低いことが望′ましい。
（ｇ） 発明の効果
上記本発明の構造に＋ｌ’ワて得られる効果は次の通り
である。
である。
（Ｌ） 外部リードが全外装メッキになるので、ソケ
ット実装に於けるＷ摺動ν粍、Ｐ脱時の摩耗が減り、実
装の信頼性が向上する。
ット実装に於けるＷ摺動ν粍、Ｐ脱時の摩耗が減り、実
装の信頼性が向上する。
（２）下地メッキ層としてメッキ処理時の水素発生の多
いストライク金が用いられないので、低融点ガラス表面
の還元が防止され、外部リード相互間の電気的リークが
防止される。
いストライク金が用いられないので、低融点ガラス表面
の還元が防止され、外部リード相互間の電気的リークが
防止される。
（３）全外装メッキの下部に遮蔽効果が充分な厚さの緻
密な全以外の下地メッキ層が設けられるので、外部リー
ド地金内の鉄が金メツキ層表面に粒界拡散するのが防止
され、低接触抵抗が保てる。
密な全以外の下地メッキ層が設けられるので、外部リー
ド地金内の鉄が金メツキ層表面に粒界拡散するのが防止
され、低接触抵抗が保てる。
（４）金メッキ層に発生し易いピンホールが下地メッキ
層により地金面から遮断されるので、外部リードの腐食
が防止され、低接触抵抗及び実装の信頼性が維持される
。
層により地金面から遮断されるので、外部リードの腐食
が防止され、低接触抵抗及び実装の信頼性が維持される
。
（５）下地メッキ層が金メッキ層より硬い（ビ・ンカー
ス硬度でニッケル＝１５０〜２００．ロジウム二８００
〜１０００．金＝８５〜９０）ので、外部ｌノードのソ
ケットとの接触圧力が増し、実装の信頼性が向上する。
ス硬度でニッケル＝１５０〜２００．ロジウム二８００
〜１０００．金＝８５〜９０）ので、外部ｌノードのソ
ケットとの接触圧力が増し、実装の信頼性が向上する。
（６）金メッキ厚が薄くて済むので、特に二・ンケップ
型半導体装置自体及び実装の信頼性が向上する。
型半導体装置自体及び実装の信頼性が向上する。
なお本発明は、ソケットを介して実装がなされるサーデ
オツプ型半導体メモリ等には特に有効で導体装置、例え
ば紫外線消去型のＥＰＲＯＭにも適用で訴る０
オツプ型半導体メモリ等には特に有効で導体装置、例え
ば紫外線消去型のＥＰＲＯＭにも適用で訴る０
第１図はサーディツプ構造の半導体装置における一例の
断面図、第２図は本発明の一実施例を示す部分断面図、
第３図（イ）及び（ロ）は同実施例に於ける外装メッキ
処理の工程側面図である０図に於て、１はセラミックｅ
ペース、２は低融点ガラス、３は内部リード、４は外部
リード、５はセラミック会キャップ、１０はニッケル・
メ゛ツキ層、１１け金メッキ層、１２はサーディツプ・
パッケージ、１３はリード−フレーム露出部、１４は桟
部を示す。 晃 １ 図 り 兇３図
断面図、第２図は本発明の一実施例を示す部分断面図、
第３図（イ）及び（ロ）は同実施例に於ける外装メッキ
処理の工程側面図である０図に於て、１はセラミックｅ
ペース、２は低融点ガラス、３は内部リード、４は外部
リード、５はセラミック会キャップ、１０はニッケル・
メ゛ツキ層、１１け金メッキ層、１２はサーディツプ・
パッケージ、１３はリード−フレーム露出部、１４は桟
部を示す。 晃 １ 図 り 兇３図
Claims (1)
- 【特許請求の範囲】 １、リードフレームを用い、半導体素子が低融点ガラス
とセラミック基体により封止されてなる構造であって、
外部リードの露出表面のみに全以外の下地メッキ層を有
する金メッキ層が形成されてなることを特徴とする半導
体装置０ ２ 上記下地メッキ層がニッケルからなることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ３、上記下地メッキ層がロジウムからなることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171221A JPS5961155A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171221A JPS5961155A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961155A true JPS5961155A (ja) | 1984-04-07 |
Family
ID=15919283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171221A Pending JPS5961155A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014113A (en) * | 1989-12-27 | 1991-05-07 | Motorola, Inc. | Multiple layer lead frame |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221979A (en) * | 1975-08-08 | 1977-02-18 | Tokimori Tsuchiya | Round fan |
| JPS5544749A (en) * | 1978-09-25 | 1980-03-29 | Nec Corp | Substrate for mounting semiconductor device |
| JPS5660038A (en) * | 1980-10-20 | 1981-05-23 | Nec Corp | Semiconductor device |
| JPS584955A (ja) * | 1981-06-30 | 1983-01-12 | Shinko Electric Ind Co Ltd | 金めつきされた電子部品パツケ−ジ |
-
1982
- 1982-09-30 JP JP57171221A patent/JPS5961155A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221979A (en) * | 1975-08-08 | 1977-02-18 | Tokimori Tsuchiya | Round fan |
| JPS5544749A (en) * | 1978-09-25 | 1980-03-29 | Nec Corp | Substrate for mounting semiconductor device |
| JPS5660038A (en) * | 1980-10-20 | 1981-05-23 | Nec Corp | Semiconductor device |
| JPS584955A (ja) * | 1981-06-30 | 1983-01-12 | Shinko Electric Ind Co Ltd | 金めつきされた電子部品パツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014113A (en) * | 1989-12-27 | 1991-05-07 | Motorola, Inc. | Multiple layer lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371567B1 (ko) | Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 | |
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| US20070243665A1 (en) | Palladium-Spot Leadframes for High Adhesion Semiconductor Devices and Method of Fabrication | |
| TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
| TWI595620B (zh) | 引線框及其製造方法 | |
| US20030011048A1 (en) | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered | |
| JPS5961155A (ja) | 半導体装置 | |
| JP6694059B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
| JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
| TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
| JP2001358168A (ja) | 半導体装置およびその製造方法 | |
| JP3757539B2 (ja) | 半導体装置用ステム | |
| JPS5828859A (ja) | リ−ドレスガラス封止ダイオ−ド | |
| JPH05136309A (ja) | 圧力センサ用リードフレームおよびその製造方法 | |
| JP2826650B2 (ja) | 半導体装置用リードフレーム | |
| JP2003347494A (ja) | リードフレーム及びその製造方法 | |
| JPH02250364A (ja) | リードフレーム及びその製造方法 | |
| JPH0613434A (ja) | 半導体装置用フィルムキャリア | |
| JPH05211261A (ja) | 半導体装置 | |
| JPH0214201Y2 (ja) | ||
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPS63296255A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 |