JPS5961318A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5961318A JPS5961318A JP57171395A JP17139582A JPS5961318A JP S5961318 A JPS5961318 A JP S5961318A JP 57171395 A JP57171395 A JP 57171395A JP 17139582 A JP17139582 A JP 17139582A JP S5961318 A JPS5961318 A JP S5961318A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- pulse
- clock pulse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
- H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば信号伝送系の受信側で送信側とのタイ
ミングをとるためにイＩＪ２用される位相間ｊ（、Ｉ］
開回路改良に関する。
ミングをとるためにイＩＪ２用される位相間ｊ（、Ｉ］
開回路改良に関する。
従来、この１屯の位相同期回路は、例えば次のように構
成されている。第１図はその＋１り成を示す回路図であ
る。同図において、１は位相比較回路であり、この回路
１はセット・リセット端子材のＪ−にフリップフロラフ
０１１と、２個のナンド回路１２．１３と、インバータ
回路１４とから構成されている。そして、この位相比較
回路１は、例えば受信入力信号である外部クロック・ぐ
ルス■Ｐと、高次クロックパルスＩＩ Ｐ ヲ分周器２
で分周して上記外部クロックパルスＩＰと略同−周波数
とした受信クロックパルスＯＰとを位相比較し、その位
相比較出力をアンド回路３．４を経て加算パルス回路５
および減算パルス回路６に供給している。これらの加轡
および減算各パルス回路５，６は、それぞれ上記位相比
較出力に応じて高次クロックパルスＨＰの／４’ルス数
を実質的に１個増減するだめのパルスを発生するもので
ある。そして、これらの各・２ルス回路５，６から発生
された／Ｐルスは、オア回路７を経たのちオア回路８で
高次クロックパルスＨＰに挿入されてｈｆｆｆｆ周分周
器２給される。なお、上記アンド回路３ ｒ ４ ｆｒ
ｙ！１、ｒ）″Ｉｌ相比相比力出力信クロックパルスＯ
Ｐに同期して各パルス回路３，４に供給するだめのもの
で、タイミング回路９で発生されるタイミング信号によ
り動作する。
成されている。第１図はその＋１り成を示す回路図であ
る。同図において、１は位相比較回路であり、この回路
１はセット・リセット端子材のＪ−にフリップフロラフ
０１１と、２個のナンド回路１２．１３と、インバータ
回路１４とから構成されている。そして、この位相比較
回路１は、例えば受信入力信号である外部クロック・ぐ
ルス■Ｐと、高次クロックパルスＩＩ Ｐ ヲ分周器２
で分周して上記外部クロックパルスＩＰと略同−周波数
とした受信クロックパルスＯＰとを位相比較し、その位
相比較出力をアンド回路３．４を経て加算パルス回路５
および減算パルス回路６に供給している。これらの加轡
および減算各パルス回路５，６は、それぞれ上記位相比
較出力に応じて高次クロックパルスＨＰの／４’ルス数
を実質的に１個増減するだめのパルスを発生するもので
ある。そして、これらの各・２ルス回路５，６から発生
された／Ｐルスは、オア回路７を経たのちオア回路８で
高次クロックパルスＨＰに挿入されてｈｆｆｆｆ周分周
器２給される。なお、上記アンド回路３ ｒ ４ ｆｒ
ｙ！１、ｒ）″Ｉｌ相比相比力出力信クロックパルスＯ
Ｐに同期して各パルス回路３，４に供給するだめのもの
で、タイミング回路９で発生されるタイミング信号によ
り動作する。
とのような構成であるから、例えば外部クロックパルス
ＩＰの位相が受信クロックパルスｏＰに対して進んでい
る場合には、外部クロック／４’ルスＩＰが“１″のと
きに受信クロックパルスＯＰ ｔｄ二＋＋ １”となる
から、フリツノフロツーｊ”１１はリセットされてその
出力状怖はｑ ｏ＝＝ ＋ｔ Ｏｎ。
ＩＰの位相が受信クロックパルスｏＰに対して進んでい
る場合には、外部クロック／４’ルスＩＰが“１″のと
きに受信クロックパルスＯＰ ｔｄ二＋＋ １”となる
から、フリツノフロツーｊ”１１はリセットされてその
出力状怖はｑ ｏ＝＝ ＋ｔ Ｏｎ。
ＱＯ＝”１”となる。このだめ、減算ノＲルス回路６が
駆動して減算パルスが発生され、とのノ９ルスニヨリ高
次りロックノヤルスＨＰ カラ１ 、？ルスが抜出され
て受信クロックパルスＯＰは位相を遅らせる方向に位相
制御される。
駆動して減算パルスが発生され、とのノ９ルスニヨリ高
次りロックノヤルスＨＰ カラ１ 、？ルスが抜出され
て受信クロックパルスＯＰは位相を遅らせる方向に位相
制御される。
一方、外部クロックパルスＩＰの位相が受信クロック・
ぐルスＯＰに対して遅れている場合には、−に記位相進
みの場合とは反対にフリツノフロツｆｌｌの出力状態が
Ｑｏ＝”１” Ｑ ｏ＝１％ ０″となるため、加算パ
ルス回路５が、駆動して加算Ａ’ルスが発生される。こ
の結果高次クロック／９ルスＨＰに・やルスが挿入され
、これにより受信クロックパルスＯＰの位相は進む方向
に制御され−る。
ぐルスＯＰに対して遅れている場合には、−に記位相進
みの場合とは反対にフリツノフロツｆｌｌの出力状態が
Ｑｏ＝”１” Ｑ ｏ＝１％ ０″となるため、加算パ
ルス回路５が、駆動して加算Ａ’ルスが発生される。こ
の結果高次クロック／９ルスＨＰに・やルスが挿入され
、これにより受信クロックパルスＯＰの位相は進む方向
に制御され−る。
したがって、外部クロックパルスＩＰと常に同期関係に
ある受信クロック・ｇルスｏｐを得ることができる。
ある受信クロック・ｇルスｏｐを得ることができる。
ところが、このような従来の回路は、外部クロックパル
スがジッタや周波数の変化等により正規の信号でなくな
った場合にも、この正規のものではない信号に同期追従
してしまう不具合を生じる。このように非正規の信号に
追従することは、結果として位相同期が外れることにな
り、動作信頼性の低下を招いて、非常に好ましくない。
スがジッタや周波数の変化等により正規の信号でなくな
った場合にも、この正規のものではない信号に同期追従
してしまう不具合を生じる。このように非正規の信号に
追従することは、結果として位相同期が外れることにな
り、動作信頼性の低下を招いて、非常に好ましくない。
本発明は、外部クロックツ＜？ルスがジッタ等の影響に
よシ非正規の信号になったとしても、これに追従するこ
となく正規の信号到来時の位相関係を保持し得るように
し、動作性能の高い位相同期回路を提供することを目的
とする。
よシ非正規の信号になったとしても、これに追従するこ
となく正規の信号到来時の位相関係を保持し得るように
し、動作性能の高い位相同期回路を提供することを目的
とする。
本発明は、上記目的を達成するために、外部クロックパ
ルスが正規の状態でちるか否かを判定する判定回路と、
この判定回路で外部クロックパルスが正規の信号である
ことが検出されている期間に位相比較回路の位相比較出
力を記憶する記憶回路とを設け、上記判定回路にて外部
クロックパルスが正規の信号でなくなったことが検出き
れたときに、位相比較回路の出力に代わって、上記記憶
回路に記憶しである外部クロックツ４ルスが正規のとき
の位相比較出力を加算および減算各ノｆルス回路に供給
するようにしたものである。
ルスが正規の状態でちるか否かを判定する判定回路と、
この判定回路で外部クロックパルスが正規の信号である
ことが検出されている期間に位相比較回路の位相比較出
力を記憶する記憶回路とを設け、上記判定回路にて外部
クロックパルスが正規の信号でなくなったことが検出き
れたときに、位相比較回路の出力に代わって、上記記憶
回路に記憶しである外部クロックツ４ルスが正規のとき
の位相比較出力を加算および減算各ノｆルス回路に供給
するようにしたものである。
第２図は、本発明の一実施例における位相同期回路の回
路構成図である。なお、同図において前記第１図と同一
部分には同一符号を伺して詳しい説明は省略する。
路構成図である。なお、同図において前記第１図と同一
部分には同一符号を伺して詳しい説明は省略する。
図中１０は判定回路であり、この判定回路１０は、外部
クロックツ臂ルスＩＰの位相あるいは周波数を監視して
、ジッタが一定値以上になったとき、あるいは周波数が
正規の場合のｎ倍（ｎは自然数）になったときに、上記
外部クロックパルスＩＰが正規のものではないと判定す
るもので、外部クロックパルスＩＰが正規の場合にはＨ
”レベルの判定信号を、また正規ではない場合にＬ”レ
ベルの判定信号をそれぞれ発生する。
クロックツ臂ルスＩＰの位相あるいは周波数を監視して
、ジッタが一定値以上になったとき、あるいは周波数が
正規の場合のｎ倍（ｎは自然数）になったときに、上記
外部クロックパルスＩＰが正規のものではないと判定す
るもので、外部クロックパルスＩＰが正規の場合にはＨ
”レベルの判定信号を、また正規ではない場合にＬ”レ
ベルの判定信号をそれぞれ発生する。
また、図中２０に示す記憶回路は、位相比較回路１の位
相比較出力を順次記憶するシフトレジスタ２１と、２個
のアンド回路２２．２３およびオア回路２４からなるダ
ート回路とから（１゛聞成されている。シフトレジスタ
２１は、例えば５〜１００ビット程度の記憶容量を有す
るもので、タイミング回路９から受信クロックパルスＯ
Ｐの立上りエツジに同期して発生されるタイミング信号
に従ってシフト動作を行ない、最終ビットを超えてシフ
トしたものについては情夫している。
相比較出力を順次記憶するシフトレジスタ２１と、２個
のアンド回路２２．２３およびオア回路２４からなるダ
ート回路とから（１゛聞成されている。シフトレジスタ
２１は、例えば５〜１００ビット程度の記憶容量を有す
るもので、タイミング回路９から受信クロックパルスＯ
Ｐの立上りエツジに同期して発生されるタイミング信号
に従ってシフト動作を行ない、最終ビットを超えてシフ
トしたものについては情夫している。
一方ケ゛−ト回路は、前記判定回路１ｏからの判定信号
の信号レベルに従って、シフトレジスタ２１への位相比
較出力の供給を制御するもので、判定信号が’ Ｈ’レ
ベルのときに位相比較出力の供給を許容し、一方Ｉｔ
Ｌ”レベルのときに停止する。
の信号レベルに従って、シフトレジスタ２１への位相比
較出力の供給を制御するもので、判定信号が’ Ｈ’レ
ベルのときに位相比較出力の供給を許容し、一方Ｉｔ
Ｌ”レベルのときに停止する。
さらに、図中３０は切換回路であり、この切換回路３０
は、それぞれ２個のアンド回路３１゜３２ 、 、？
３ 、３４およびオア回路３５．３６からなる２個のケ
“−ト回路３７ 、 、？ ８により構成されている。
は、それぞれ２個のアンド回路３１゜３２ 、 、？
３ 、３４およびオア回路３５．３６からなる２個のケ
“−ト回路３７ 、 、？ ８により構成されている。
これらのダート回路３７．３８は、前記判定回路１０か
らの判定信号の信号レベルに従って、位相比較回路１の
位相比較出力と記憶回路２０から出力される位相比較出
力とを択一的に選択して加算および減算各パルス回路５
゜６に供給するもので、判定信号が°’ １１”レベル
のどきに位相比較回路１の位相比較出力を、一方“′Ｌ
”レベルのときに記憶回路２００位相位相比較回路れぞ
れ選択する。
らの判定信号の信号レベルに従って、位相比較回路１の
位相比較出力と記憶回路２０から出力される位相比較出
力とを択一的に選択して加算および減算各パルス回路５
゜６に供給するもので、判定信号が°’ １１”レベル
のどきに位相比較回路１の位相比較出力を、一方“′Ｌ
”レベルのときに記憶回路２００位相位相比較回路れぞ
れ選択する。
このような構成であるから、外部クロックパルスが正規
のものでちる場合には、判定回路１０からは′Ｉ（“レ
ベルの判定信号が発生されるだめ、切換回路３０の各ケ
１−ト回路３７．３８はそれぞれ位相比較回路１側を選
択した状態となっている。したがって、位相比較回路１
の位相比較出力が各ケ゛−ト回路、？ ７ 、３８を通
過し、アンド回路３．４を介して加算ノヤルス回路５お
よび減算〕？ルス回路６に供給される。、この結果、も
し仮に位相比較出力が外部クロックパルスＩＰの位相進
みを示すものであれば、減算ノＥルス回路６が動作して
減算・やルスを発する。そして、この減算パルスにより
高次クロックパルスＩＴ Ｐから１個ノｅルスが抜かれ
、これに上り分周器２からは遅れ方向に位相制御された
受信クロックパルスｏｐが出力される。一方、位相比較
出力が外部クロックパルスＩＰの位相遅れを示すもので
あった場合には、加算パルス回路５がら加算パルスが発
せられて高次クロックツ９ルス）（Ｐに挿入され、この
結果分周器２がらは進み方向に位相制御された受信クロ
ックパルスＯＰが出力される。かくして、従来通りの位
相制御が行なわれる。
のものでちる場合には、判定回路１０からは′Ｉ（“レ
ベルの判定信号が発生されるだめ、切換回路３０の各ケ
１−ト回路３７．３８はそれぞれ位相比較回路１側を選
択した状態となっている。したがって、位相比較回路１
の位相比較出力が各ケ゛−ト回路、？ ７ 、３８を通
過し、アンド回路３．４を介して加算ノヤルス回路５お
よび減算〕？ルス回路６に供給される。、この結果、も
し仮に位相比較出力が外部クロックパルスＩＰの位相進
みを示すものであれば、減算ノＥルス回路６が動作して
減算・やルスを発する。そして、この減算パルスにより
高次クロックパルスＩＴ Ｐから１個ノｅルスが抜かれ
、これに上り分周器２からは遅れ方向に位相制御された
受信クロックパルスｏｐが出力される。一方、位相比較
出力が外部クロックパルスＩＰの位相遅れを示すもので
あった場合には、加算パルス回路５がら加算パルスが発
せられて高次クロックツ９ルス）（Ｐに挿入され、この
結果分周器２がらは進み方向に位相制御された受信クロ
ックパルスＯＰが出力される。かくして、従来通りの位
相制御が行なわれる。
ととるで、このように正規の外部クロックパルスＩＰが
入力されている場合、記憶回路２０のケ゛−ト回路は判
定信号が’ ＩＴ”レベルであるためアンド回路２２が
開成状態となっている。
入力されている場合、記憶回路２０のケ゛−ト回路は判
定信号が’ ＩＴ”レベルであるためアンド回路２２が
開成状態となっている。
このだめ、シフトレジスタ２）には、位相比較回路１０
位相比較出力が導びかれ、順次シフト入力される。つ寸
り、シフトレジスタ２１には、外部クロックパルスＩＰ
の正規入力時における位相比較出力が記憶される。
位相比較出力が導びかれ、順次シフト入力される。つ寸
り、シフトレジスタ２１には、外部クロックパルスＩＰ
の正規入力時における位相比較出力が記憶される。
さて、このような状態で、例えばジッタの増υ１１によ
り外部クロックパルスＩＰが正規のものではなくなった
とすると、判定回路１０でその旨が検出されて°°Ｌ”
レベルの判定信号が発生される。このため、それまで位
相比較回路１側を選択していたケ゛−ト回路３７．３８
は記憶回路２０側を選択する。この結果、加算パルス回
路５および減′１′２パルス回路６には、位相比較回路
１の位相比較出力に代わってシフトレジスタ２１からシ
フト出力された位相比較出力がそれぞれ供給され、以後
外部クロックパルスＩＰが正規のものに復帰して判定回
路１０の判定信号が“Ｈ”レベルになるまで、上記シフ
トレジスタ２１の位相比較出力による位相制御が外され
る。なお、このとき、判定回路１０の判定信号がＬ”レ
ベルであるため、記憶回路２０のケゞ−ト回路は、位相
比較回路１の出力を阻止してシフトレジスタ２１の出力
をシフト入力させる状態となっている。したがって、こ
の間シフトレジスタ２１に誤まった位相比較出力が供給
されることはなく、シフトレジスタ２ノの記憶内容は正
規時の位相比較出力に保持される。
り外部クロックパルスＩＰが正規のものではなくなった
とすると、判定回路１０でその旨が検出されて°°Ｌ”
レベルの判定信号が発生される。このため、それまで位
相比較回路１側を選択していたケ゛−ト回路３７．３８
は記憶回路２０側を選択する。この結果、加算パルス回
路５および減′１′２パルス回路６には、位相比較回路
１の位相比較出力に代わってシフトレジスタ２１からシ
フト出力された位相比較出力がそれぞれ供給され、以後
外部クロックパルスＩＰが正規のものに復帰して判定回
路１０の判定信号が“Ｈ”レベルになるまで、上記シフ
トレジスタ２１の位相比較出力による位相制御が外され
る。なお、このとき、判定回路１０の判定信号がＬ”レ
ベルであるため、記憶回路２０のケゞ−ト回路は、位相
比較回路１の出力を阻止してシフトレジスタ２１の出力
をシフト入力させる状態となっている。したがって、こ
の間シフトレジスタ２１に誤まった位相比較出力が供給
されることはなく、シフトレジスタ２ノの記憶内容は正
規時の位相比較出力に保持される。
とのように、本実施例の回路であれば、外部クロック・
ぐルスＩＰが正規のものでなく力っだときに、シフトレ
ジスタ２１に予め記憶しておいた正規時の位相比較出力
により位相制御を行なうようにしているので、正規のも
のではない２ 外部クロック／４’ルスに追従して位
相制御が行なわれることが無くなり、この結果同期外れ
を防止することができる。
ぐルスＩＰが正規のものでなく力っだときに、シフトレ
ジスタ２１に予め記憶しておいた正規時の位相比較出力
により位相制御を行なうようにしているので、正規のも
のではない２ 外部クロック／４’ルスに追従して位
相制御が行なわれることが無くなり、この結果同期外れ
を防止することができる。
なお、本発明は上記実施例に限定されるものではない。
例えば、本回路以外の回路でマイクロコンピータ等を使
用している場合には、記憶回路に上記マイクロコンピュ
ータ内のメモリを適用してもよい。その他、切４１％回
路や他の各回路の構成についても、本発明の要旨を逸脱
しない範囲で種々菱形して実施できる。
用している場合には、記憶回路に上記マイクロコンピュ
ータ内のメモリを適用してもよい。その他、切４１％回
路や他の各回路の構成についても、本発明の要旨を逸脱
しない範囲で種々菱形して実施できる。
以上詳述したように本発明は、外部クロックパルスが正
規の状態にあるか否かを判定する判定回路と、この判定
回路で外部クロックパルスが正規のものであることが検
出されている期間に、位相比較回路の位相比較出力を記
憶する記憶回路とを設け、上記判定回路にて外部クロッ
クパルスが正規のものでなくなったことが検出されたと
きに、位相比較回路の出力に代わって、上記記４．；τ
回路に記憶しである外部クロックパルスが正規のときの
位相比較出力を加りおよび減、ｉ′１各・やルス回路に
供給するようにしたものである。
規の状態にあるか否かを判定する判定回路と、この判定
回路で外部クロックパルスが正規のものであることが検
出されている期間に、位相比較回路の位相比較出力を記
憶する記憶回路とを設け、上記判定回路にて外部クロッ
クパルスが正規のものでなくなったことが検出されたと
きに、位相比較回路の出力に代わって、上記記４．；τ
回路に記憶しである外部クロックパルスが正規のときの
位相比較出力を加りおよび減、ｉ′１各・やルス回路に
供給するようにしたものである。
しだがって、本発明によれば、外部クロック２・ぐルス
がジッタ等の影響により正規ではない信号になったとし
ても、これに追従することなく正規の信号到来時の位相
間係を保持することができ、動作性能の高い位相目明回
路を提供することができる。
がジッタ等の影響により正規ではない信号になったとし
ても、これに追従することなく正規の信号到来時の位相
間係を保持することができ、動作性能の高い位相目明回
路を提供することができる。
第１図は従来における位相同期回路の回路構成図、第２
図は本発明の一実施例における（”、’Ｌ相同期回路の
回路イｊり我国である。 １・・・位相比較回路、５・・・加算・臂ルス回路、６
・・・減算／１？ルス回路、１０・・・判定回路、２０
・・・記憶回路、２１・・・シフトレジスタ、３０・・
・切１め回路１．？ ７ 、 、？ ８・・・ダート回
路。 出願人代理人 ′ｆＰ理士 鈴 江 武 彦−９（
図は本発明の一実施例における（”、’Ｌ相同期回路の
回路イｊり我国である。 １・・・位相比較回路、５・・・加算・臂ルス回路、６
・・・減算／１？ルス回路、１０・・・判定回路、２０
・・・記憶回路、２１・・・シフトレジスタ、３０・・
・切１め回路１．？ ７ 、 、？ ８・・・ダート回
路。 出願人代理人 ′ｆＰ理士 鈴 江 武 彦−９（
Claims (1)
- 高次クロックパルスを分周して得だ受信用クロックパル
スと外部クロック・ぐルスとの位相を位相比較回路で比
較し、その位相比較出力に従って加算ノ４ルス回路ある
いは減算ノぞルス回路に出力を発生させ、これらの各パ
ルス回路の出力に従って高次クロックパルス数を加減す
ることにより受信用クロックパルスの位相を制御する位
相同期回路において、前記外部クロックパルスの位相あ
るいは周波数を監視して上記外部クロック・母ルスが正
規の信号であるか否かを検出しその旨の信号を発生する
判定回路と、前記判定回路から外部クロックパルスが正
規の信号である旨の信号が発ぜられている期間のみ前記
位相比較１０１路の位相比較出力を順次記憶する記憶回
路と、前記判定回路から外部クロックパルスが正規の信
号である旨の信号が発生しているＪｌ（］間に前記位相
比較回路の位相比較出力を前記加ヱ１および減算各パル
ス回路に供給しかつ外部クロックパルスが正規の信号で
はない旨の信号が発生したとき上記位相比較出力に代わ
って前記記憶回路に記憶しである位相比較出力を読出し
て前記加算および減算各パルス回路に供給する切樽回路
とを具備したことを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171395A JPS5961318A (ja) | 1982-09-30 | 1982-09-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171395A JPS5961318A (ja) | 1982-09-30 | 1982-09-30 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961318A true JPS5961318A (ja) | 1984-04-07 |
Family
ID=15922358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171395A Pending JPS5961318A (ja) | 1982-09-30 | 1982-09-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183213A (ja) * | 1989-09-08 | 1991-08-09 | Delco Electron Corp | ディジタル制御フェーズロック・ループ回路 |
-
1982
- 1982-09-30 JP JP57171395A patent/JPS5961318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183213A (ja) * | 1989-09-08 | 1991-08-09 | Delco Electron Corp | ディジタル制御フェーズロック・ループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157690A (en) | Digital PLL circuit | |
| US4216544A (en) | Digital clock recovery circuit | |
| US6351165B1 (en) | Digital jitter attenuator using an accumulated count of phase differences | |
| US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
| US5281863A (en) | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US4804928A (en) | Phase-frequency compare circuit for phase lock loop | |
| US6064241A (en) | Direct digital frequency synthesizer using pulse gap shifting technique | |
| US20070290732A1 (en) | Reset method for digital circuit and related signal generating apparatus | |
| JPS5961318A (ja) | 位相同期回路 | |
| US4829544A (en) | Bit synchronization circuit | |
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| JPH10506245A (ja) | デジタルフェーズロックループ | |
| US5572554A (en) | Synchronizer and method therefor | |
| JP3132657B2 (ja) | クロック切替回路 | |
| KR0162461B1 (ko) | 저주파수에 적합한 전폭 디지탈 피엘엘 | |
| JPS6367775B2 (ja) | ||
| JP2689021B2 (ja) | データパルス発生装置 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JP3144735B2 (ja) | 同期信号発生器 | |
| JPH10150361A (ja) | 分周器及びｐｌｌ回路 | |
| JP3000712B2 (ja) | 位相制御回路 | |
| JPH08335933A (ja) | クロック回路 | |
| JP3047416B2 (ja) | インタフェース回路 |