JPS5962944A - アナログ信号入力装置 - Google Patents
アナログ信号入力装置Info
- Publication number
- JPS5962944A JPS5962944A JP57173789A JP17378982A JPS5962944A JP S5962944 A JPS5962944 A JP S5962944A JP 57173789 A JP57173789 A JP 57173789A JP 17378982 A JP17378982 A JP 17378982A JP S5962944 A JPS5962944 A JP S5962944A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal input
- analog
- gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はアナログ信号音アナログーデジタル変換（Ａ
／Ｄ斐換）してコンビーータに入力するアナログ信号入
力装置に関するものである。
／Ｄ斐換）してコンビーータに入力するアナログ信号入
力装置に関するものである。
従来例の構成とその問題点
従来のアナログ信号人力装置でアナログ信号をコンビー
ータに入力する場合、アナログ信号人力装置は、入力信
号のアナログ−デジタル変換を行うＡ／Ｄ ｌ換器のア
ナログ信号入力手段により規定されてしまうという問題
があった。
ータに入力する場合、アナログ信号人力装置は、入力信
号のアナログ−デジタル変換を行うＡ／Ｄ ｌ換器のア
ナログ信号入力手段により規定されてしまうという問題
があった。
発明の目的
この発明は、Ａ／Ｄ変換精［ｆｆｉ落さずに、Ａ／Ｄ変
換変換人力信器範囲全前置増幅人力電圧範囲棟で広げる
ことができるアナログ信号入力装置全提供することを目
的とする。
換変換人力信器範囲全前置増幅人力電圧範囲棟で広げる
ことができるアナログ信号入力装置全提供することを目
的とする。
発明の構成
この発明のアナログ信号人力装置は、第１図に示すより
に、アナログ信号人力を増幅する可変ケイン型の前置増
幅器と、この前置増幅器の出力をアナログーテジタル変
換するアナログ−デジタル変換器と、このアナログ−デ
ジタル変換器の出力全脂り込む信号入力手段と、この信
号入力手段によυ取り込゛まれた信号入力が予め設定し
た範囲内にあるかどう力）を判定する判定手段と、この
判定手段に基づいて前記信号入力が前記予め設定した範
囲内にあるように前記前置増幅器のゲインを設定する１
ｇ号を出力するゲイン設定手段と、前記判定手段の中１
定結果に基づいて前記信号入力を前記ゲイン設足手段に
より設定されたゲインで除算すする除算手段と、この除
算手段の出力を入力データとして格納する格納手段とか
らなるコンビーータと、前記ゲイン設定手段からの出力
をデジタル−アナログ変換して前記前置増幅器のゲイン
入力端に加えるデジタル−アナログ変換器とを備える構
成である。
に、アナログ信号人力を増幅する可変ケイン型の前置増
幅器と、この前置増幅器の出力をアナログーテジタル変
換するアナログ−デジタル変換器と、このアナログ−デ
ジタル変換器の出力全脂り込む信号入力手段と、この信
号入力手段によυ取り込゛まれた信号入力が予め設定し
た範囲内にあるかどう力）を判定する判定手段と、この
判定手段に基づいて前記信号入力が前記予め設定した範
囲内にあるように前記前置増幅器のゲインを設定する１
ｇ号を出力するゲイン設定手段と、前記判定手段の中１
定結果に基づいて前記信号入力を前記ゲイン設足手段に
より設定されたゲインで除算すする除算手段と、この除
算手段の出力を入力データとして格納する格納手段とか
らなるコンビーータと、前記ゲイン設定手段からの出力
をデジタル−アナログ変換して前記前置増幅器のゲイン
入力端に加えるデジタル−アナログ変換器とを備える構
成である。
実施例の説明
第２図はこの発明のアナログ信号入力装置の実施例のブ
ロック図を示し、１はホールド回路、２は掛算器（前置
増幅器）、３はＡ／Ｄ変換器、４はＤ／Ａｍ換器、５は
コンビーータである。
ロック図を示し、１はホールド回路、２は掛算器（前置
増幅器）、３はＡ／Ｄ変換器、４はＤ／Ａｍ換器、５は
コンビーータである。
第３図は第２図の各部のアナログ信号入力範囲を示す説
明図で、■ｏＨは掛算器２の正の信号入力の上限全示し
、ＶＯＬは掛算器２の負の信号人力の下限を示し、ＶＡ
ＨはＡ／Ｄ変換器３の正の信号入力の上限を示し、ＶＡ
ＬＶｉＡ／Ｄ変換器３の負の信号人力の下限を示し、Ｖ
Ｈはコンビーータ５内に設定したＡ／Ｄ変換上限閾１直
、ｖＬはコンピュータ内に設定したＡ／Ｄ変換下限閾値
、Ｋ１は掛算器２の入力範囲、Ｋ、はＡ／Ｄ ｉ換器３
の入力範囲、Ｋ３はコンピュータ５内の閾値段定範囲で
ある。
明図で、■ｏＨは掛算器２の正の信号入力の上限全示し
、ＶＯＬは掛算器２の負の信号人力の下限を示し、ＶＡ
ＨはＡ／Ｄ変換器３の正の信号入力の上限を示し、ＶＡ
ＬＶｉＡ／Ｄ変換器３の負の信号人力の下限を示し、Ｖ
Ｈはコンビーータ５内に設定したＡ／Ｄ変換上限閾１直
、ｖＬはコンピュータ内に設定したＡ／Ｄ変換下限閾値
、Ｋ１は掛算器２の入力範囲、Ｋ、はＡ／Ｄ ｉ換器３
の入力範囲、Ｋ３はコンピュータ５内の閾値段定範囲で
ある。
以下、第２図ないし第４図に基づいて詳しく説明する。
コンピュータ５からホールド回路１ヘホールド信号Ｚが
入力されることにより、アナログ信号人力Ｘは、ホール
ド回路１でコンピュータ５に取り込むまでの以下の操作
が行われている間ホールドされる。ホールドされた入力
信号Ｘば、ｔｌ：Ｉ算器２においで、初期設定ゲインｙ
（ｙ＝ｉ）で増幅され、Ａ／Ｄ変換器３でＡ／Ｄ変換さ
れたのち、Ｘ−Ｙとしてコンピュータ５に人力される。
入力されることにより、アナログ信号人力Ｘは、ホール
ド回路１でコンピュータ５に取り込むまでの以下の操作
が行われている間ホールドされる。ホールドされた入力
信号Ｘば、ｔｌ：Ｉ算器２においで、初期設定ゲインｙ
（ｙ＝ｉ）で増幅され、Ａ／Ｄ変換器３でＡ／Ｄ変換さ
れたのち、Ｘ−Ｙとしてコンピュータ５に人力される。
掛算器２の出方のＸ＠Ｙの値が第３図に示すＡ／Ｄ変換
器３のアナログ信号入力範囲に２の上限ＶＡＨより大き
い場合はＸ＠Ｙの値はＶＡｌｌのデジタル値としてコン
ピュータ５に入力され、また掛算器２の出力のＸ−Ｙの
値が第３図に示ずＡ／Ｄ変換器３のアナログ信号入力範
囲に２の下限ＶＡＬより小さい場合は、ｖＡＬのデジタ
ル値としてコンビーータ５に入力される。コンピュータ
５に入力されたＸ＠Ｙの値は、予めコンピュータ５内に
設定しておいたＡ／Ｄ変換上限閾値■ヨ、およびＡ／Ｄ
変換下限閾値ＶＬのデジタル値とコンビーータ５内で比
較される。Ｘ−Ｙの値がちより大きい場合は、予めコン
ピュータ５のメモリ内に設定しておいた一１≦Ｙ≦１
の範囲のＹの値に対して、たとえばＹ−０９としてコン
ピュータ５から出力される。コンピュータ５がら出力さ
れたＹの値は、Ｄ／Ａ変換器４によりＤ／Ａ変換され掛
算器２のＹ人力として入力され、掛算器２の出力として
Ｘ−Ｙが出力される。このＸ−Ｙ出力は０変換器３でＡ
／Ｄ変換が行われたのち、コンビーータ５に取り込まれ
る。新たに取り込んだＸ−Ｙに対しコンピュータ５内で
再びＶＨとの比較を行い、Ｘ−Ｙの値がｖＨより大きい
場合は、たとえばＹ二０．８として、再び上記と同様な
操作を行う。以上のような操作音Ｘ−Ｙの値がＶＬ≦Ｘ
−Ｙ≦靭の範囲に入るまで繰り返す。ま尼、初期Ｘ−Ｙ
人カが■、より小さい場合は、たとえばＹ＝−１、−０
，９。
器３のアナログ信号入力範囲に２の上限ＶＡＨより大き
い場合はＸ＠Ｙの値はＶＡｌｌのデジタル値としてコン
ピュータ５に入力され、また掛算器２の出力のＸ−Ｙの
値が第３図に示ずＡ／Ｄ変換器３のアナログ信号入力範
囲に２の下限ＶＡＬより小さい場合は、ｖＡＬのデジタ
ル値としてコンビーータ５に入力される。コンピュータ
５に入力されたＸ＠Ｙの値は、予めコンピュータ５内に
設定しておいたＡ／Ｄ変換上限閾値■ヨ、およびＡ／Ｄ
変換下限閾値ＶＬのデジタル値とコンビーータ５内で比
較される。Ｘ−Ｙの値がちより大きい場合は、予めコン
ピュータ５のメモリ内に設定しておいた一１≦Ｙ≦１
の範囲のＹの値に対して、たとえばＹ−０９としてコン
ピュータ５から出力される。コンピュータ５がら出力さ
れたＹの値は、Ｄ／Ａ変換器４によりＤ／Ａ変換され掛
算器２のＹ人力として入力され、掛算器２の出力として
Ｘ−Ｙが出力される。このＸ−Ｙ出力は０変換器３でＡ
／Ｄ変換が行われたのち、コンビーータ５に取り込まれ
る。新たに取り込んだＸ−Ｙに対しコンピュータ５内で
再びＶＨとの比較を行い、Ｘ−Ｙの値がｖＨより大きい
場合は、たとえばＹ二０．８として、再び上記と同様な
操作を行う。以上のような操作音Ｘ−Ｙの値がＶＬ≦Ｘ
−Ｙ≦靭の範囲に入るまで繰り返す。ま尼、初期Ｘ−Ｙ
人カが■、より小さい場合は、たとえばＹ＝−１、−０
，９。
−０８，・・、０．９とし、上記と同様な操作をＸ−Ｙ
の値がｖＬ≦Ｘ−Ｙ≦ｖＨの範囲に入るまで繰り返す。
の値がｖＬ≦Ｘ−Ｙ≦ｖＨの範囲に入るまで繰り返す。
Ｘ−Ｙの値が初期設定のゲインでＶＬ≦Ｘ−Ｙ≦ＶＪ（
であれば、そのままＸ−Ｙの値を取り込む。′以上の操
作により、ｖＬ≦Ｘ−Ｙ≦ＶＨの範囲にあるＸ−Ｙに対
し、データを取り込んだ時のＹの値により除算を行い、
その結果を入力信号Ｘとしてコンピール夕５内に取り込
む。
であれば、そのままＸ−Ｙの値を取り込む。′以上の操
作により、ｖＬ≦Ｘ−Ｙ≦ＶＨの範囲にあるＸ−Ｙに対
し、データを取り込んだ時のＹの値により除算を行い、
その結果を入力信号Ｘとしてコンピール夕５内に取り込
む。
第４図は以上の操作におけるコンビ＝−夕処理の７０−
テヤート’ｌ示している。以下、これについて説明する
。
テヤート’ｌ示している。以下、これについて説明する
。
（１） ホールド信号Ｚを出力するとともに、初期ゲイ
ンとしてＹ−１と設定し、これを出力する。
ンとしてＹ−１と設定し、これを出力する。
（２）Ｘ−Ｙのデータを取り込む。
（３）■□≦Ｘ−Ｙであるかどうかを判定する。
（４） ステップ（３）の判定結果がＹＥＳのときに
Ｙの値を下げ、下げたＹの値を出力する。
Ｙの値を下げ、下げたＹの値を出力する。
（５） Ｙ ＜−１であるかどうか全判定し、判定結
果がＮＯのときはステップ（２）へもどり、ＹＥＳのと
きは取り込み不能となる。
果がＮＯのときはステップ（２）へもどり、ＹＥＳのと
きは取り込み不能となる。
（６）ステップ（３）の判定結果がＮＯのときに■１≧
Ｘ・Ｙであるかどうかを判定する。
Ｘ・Ｙであるかどうかを判定する。
（７） ステップ（６）の判定結果がＹＥＳのときは
Ｙの値を上げ、上げたＹの清音出力する。
Ｙの値を上げ、上げたＹの清音出力する。
（８）Ｙ）１であるかどうかを判定し、判定結果がＮＯ
のときはステップ（２）へもどｐ、ＹＥｓのときは取り
込み不能となる。
のときはステップ（２）へもどｐ、ＹＥｓのときは取り
込み不能となる。
（９） ステップ（６）の判定結果がＮＯのときはＸ
−Ｙ金Ｙで際涯する。
−Ｙ金Ｙで際涯する。
（１０） ステップ（９）における演算結果をデータ
として取り込Ａ７で終了する。
として取り込Ａ７で終了する。
このように、この実施例は、アナログ信号人力ＸＫ掛算
器２で所定のゲインＹを掛け、Ｘ−ＹをＡ／Ｄ変換器３
でＡ／Ｄ変換してコンピュータ５に入力し、コンピュー
タ５に入力されるｘ−Ｙの値を予め設定したＡ／Ｄ変換
上限閾値ｖＨおよびＡ／Ｄ ｌ換下限閾値■あと比較す
ることによりＡ／Ｄ変換器３の出力のＸ−Ｙが閾値設定
範囲に３内に収まるように掛算器２０ゲインＹｆｆｉ設
定しているため、掛算器２の信号人力範１ｆｆｉＫ、の
ナベでにおいて高精度のＮΦ変換を行うことができる。
器２で所定のゲインＹを掛け、Ｘ−ＹをＡ／Ｄ変換器３
でＡ／Ｄ変換してコンピュータ５に入力し、コンピュー
タ５に入力されるｘ−Ｙの値を予め設定したＡ／Ｄ変換
上限閾値ｖＨおよびＡ／Ｄ ｌ換下限閾値■あと比較す
ることによりＡ／Ｄ変換器３の出力のＸ−Ｙが閾値設定
範囲に３内に収まるように掛算器２０ゲインＹｆｆｉ設
定しているため、掛算器２の信号人力範１ｆｆｉＫ、の
ナベでにおいて高精度のＮΦ変換を行うことができる。
発明の効果
この発明によれは、Ａ／Ｄ変換精度を落とさずにＡ／Ｄ
変換入力信号範囲を前記増幅器の入力電圧範囲まで広げ
ることができる。
変換入力信号範囲を前記増幅器の入力電圧範囲まで広げ
ることができる。
絹１図はこの発明の構成を示すブロック図、第２図はこ
の発明の一実施例のブロック図、第３図はその各部のア
ナログ信号入力範囲の説明図、第４図はコンピュータの
フローチャートである。 １・・・ホールド回路、２・・・掛算器（前置増幅器ン
、３−Ａ／Ｄ変換器、４・・Ｄ／Ａ変換器、５ ・コン
ビ一一タ
の発明の一実施例のブロック図、第３図はその各部のア
ナログ信号入力範囲の説明図、第４図はコンピュータの
フローチャートである。 １・・・ホールド回路、２・・・掛算器（前置増幅器ン
、３−Ａ／Ｄ変換器、４・・Ｄ／Ａ変換器、５ ・コン
ビ一一タ
Claims (1)
- アナログ信号人力を増幅する可変ゲイン型の前置増幅器
と、この前置増幅器の出力をアナログ−デジタル変換す
るアナログ−デジタル変換器と、このアナログ−デジタ
ル変換器の出力を取シ込む信号人力手段と、この信号入
力手段によシ取り込まれた信号入力が予め設定した範囲
内にあるかどうか全判定する判定手段と、この判定手段
に基づいて前記信号入力が曲記予め設定した範囲内にあ
るように前記前１ｄ増幅器のゲインを設定する信号を出
力するゲイン設定手段と、前記判定手段の判定結果に基
づいて＠ｌＪ記信号入力を前記ゲイン設定手段によシ設
定されたゲインで除算する除鼻手段と、この除算手段の
出力を入力データとして格納する格納手段とからなるコ
ンピュータと、前記ゲイン設定手段からの出力をデジタ
ル−アナログ変換して前記前置増幅器のゲイン入力端に
加えるデジタル−アナログ変換器とを備えたアナログ信
号入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173789A JPS5962944A (ja) | 1982-10-01 | 1982-10-01 | アナログ信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173789A JPS5962944A (ja) | 1982-10-01 | 1982-10-01 | アナログ信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962944A true JPS5962944A (ja) | 1984-04-10 |
Family
ID=15967175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173789A Pending JPS5962944A (ja) | 1982-10-01 | 1982-10-01 | アナログ信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165376A (ja) * | 2011-02-04 | 2012-08-30 | Harman Internatl Industries Ltd | 信号レベルのオーバーロードを避けるオーディオミキシングコンソール |
-
1982
- 1982-10-01 JP JP57173789A patent/JPS5962944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165376A (ja) * | 2011-02-04 | 2012-08-30 | Harman Internatl Industries Ltd | 信号レベルのオーバーロードを避けるオーディオミキシングコンソール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| EP0901019A3 (de) | Elektrizitätszähler zur Messung elektrischer physikalischer Grössen, die Parameter oder Funktionen sind von im Elektrizitätszähler gemessenen Spannungen und/oder Strömen | |
| JPS5962944A (ja) | アナログ信号入力装置 | |
| JPH07283737A (ja) | ディジタル値列のフィルタ方法および回路装置 | |
| JPH05335948A (ja) | ニューラルネットワーク量子化装置 | |
| CN117335802A (zh) | 一种基于神经网络的流水线模数转换器后台校准方法 | |
| Caprani | Roundoff errors in floating-point summation | |
| JP3086637B2 (ja) | アナログ−デジタル変換回路 | |
| RU2085033C1 (ru) | Способ коррекции погрешностей аналого-цифрового преобразования | |
| JPH0628503A (ja) | 加算器 | |
| Onizawa et al. | Evaluation of stochastic cascaded IIR filters | |
| JPS55151820A (en) | Analog-digital converter | |
| CN121092839A (zh) | 一种基于忆阻器交叉阵列的矩阵分解装置与方法 | |
| JP2797467B2 (ja) | 量子化器および逆量子化器 | |
| JP3219915B2 (ja) | 画像圧縮回路 | |
| Ghosh et al. | Design of High Speed, Low Power IIR Filter Using Wallace Tree and Dadda Algorithm for Cochlear Hearing Aids | |
| SU800994A1 (ru) | Анализатор спектра фурье | |
| CN121710924A (zh) | 一种基于平方根非均匀量化的低比特逐次逼近型模数转换系统及方法 | |
| SU547792A1 (ru) | Устройство дл вычислени кратных интегралов | |
| JPS5952466B2 (ja) | リニアδｍデイジタル加算方式 | |
| SU913412A1 (ru) | Устройство дл формы определения коэффициента случайного сигнала1 | |
| KR930008434B1 (ko) | 코드발생에 의한 데이타 멀티플렉싱 방법 및 장치 | |
| JPH03163678A (ja) | グラフ作成時の階級自動設定方式 | |
| JPH0656620B2 (ja) | パタンの相違度検出装置 | |
| JPS61128630A (ja) | Ａｄ変換器 |