JPS5963571A - 交流電圧の積分装置 - Google Patents
交流電圧の積分装置Info
- Publication number
- JPS5963571A JPS5963571A JP12599283A JP12599283A JPS5963571A JP S5963571 A JPS5963571 A JP S5963571A JP 12599283 A JP12599283 A JP 12599283A JP 12599283 A JP12599283 A JP 12599283A JP S5963571 A JPS5963571 A JP S5963571A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrator
- output
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Measuring voltage only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、キャパシタンスを介して負帰還された演算増
幅器により交流電圧を積分するだめの装置に関する。こ
のような積分器は公知であり、計測制御技術如おいて直
流量を処理するため如用いられている。しかし、このよ
うな積分器は、出力制限が常に存在するだめ、またオフ
セット電圧によりドリフトが生ずるため、そのままでは
交流電圧の積分には適していない。
幅器により交流電圧を積分するだめの装置に関する。こ
のような積分器は公知であり、計測制御技術如おいて直
流量を処理するため如用いられている。しかし、このよ
うな積分器は、出力制限が常に存在するだめ、またオフ
セット電圧によりドリフトが生ずるため、そのままでは
交流電圧の積分には適していない。
従って、本発明の目的は、冒頭に記載した種類の積分器
を交流電圧の正確で位相忠実度の高い積分に適するよう
に構成することである。この目的は本発明によれば、特
許請求の範囲第１項記載の積分装置により達成される。
を交流電圧の正確で位相忠実度の高い積分に適するよう
に構成することである。この目的は本発明によれば、特
許請求の範囲第１項記載の積分装置により達成される。
本発明を、特許請求の範囲第２項以下に記載されている
実施態様を含めて、以下て図面により一層詳細て説明す
る。
実施態様を含めて、以下て図面により一層詳細て説明す
る。
第１図て示されている積分器１は、通常の仕方でコンデ
ンサＣ１を介して負帰還されており抵抗Ｒ１およびＲ２
を介して積分すべき入力電圧ＵＥを与えられる演算増幅
器からなっている。積分器１の積分時定数はコンデンサ
Ｃ１のキャパシタンス値とＲ１およびＲ２の抵抗値の和
との積から定まる。入力信号ＵＥが正弦波状であれば、
積分器１の出力端には同じく正弦波板の信号ＵＡが現わ
れ、その位相は入力電圧ＵＥの位相よりも正確に９０°
（電気角）だけ遅れている。しかし、たとえば演算増幅
器の入力回路内の直、流源により常にオ狂いおよび零点
通過のずれが生ずる０このドリフト現象を回避するため
、抵抗Ｒ５およびコンデンサＣ２からなる低域通過フィ
ルタ（平滑回路）によりこの直流分が取り出され、低域
通過フィルタの後に位置し抵抗Ｒ６およびＲ７ならびに
コンデンサＣ３と共にＰＩ回路として接続されている演
算増幅器２に与えられ、その出力電圧が積分器１の入力
側に負帰還電圧として与えられる０このＰＩ回路はドリ
フト補償用調節器として作用し、その出力電圧は、出力
信号ＵＡ中の直流分が消滅して出力信号ＵＡが純粋な正
弦波電圧となるので、出力信号ＵＡ中の直流分を減少さ
せる方向に変化する。抵抗Ｒ５の抵抗値およびコンデン
ｆＣ２のキャパシタンス値により定まる平滑回路の時定
数は交流電圧ＵＥの周期Ｔにくらべて大きな値に選定さ
れるのが目的にかなっている。
ンサＣ１を介して負帰還されており抵抗Ｒ１およびＲ２
を介して積分すべき入力電圧ＵＥを与えられる演算増幅
器からなっている。積分器１の積分時定数はコンデンサ
Ｃ１のキャパシタンス値とＲ１およびＲ２の抵抗値の和
との積から定まる。入力信号ＵＥが正弦波状であれば、
積分器１の出力端には同じく正弦波板の信号ＵＡが現わ
れ、その位相は入力電圧ＵＥの位相よりも正確に９０°
（電気角）だけ遅れている。しかし、たとえば演算増幅
器の入力回路内の直、流源により常にオ狂いおよび零点
通過のずれが生ずる０このドリフト現象を回避するため
、抵抗Ｒ５およびコンデンサＣ２からなる低域通過フィ
ルタ（平滑回路）によりこの直流分が取り出され、低域
通過フィルタの後に位置し抵抗Ｒ６およびＲ７ならびに
コンデンサＣ３と共にＰＩ回路として接続されている演
算増幅器２に与えられ、その出力電圧が積分器１の入力
側に負帰還電圧として与えられる０このＰＩ回路はドリ
フト補償用調節器として作用し、その出力電圧は、出力
信号ＵＡ中の直流分が消滅して出力信号ＵＡが純粋な正
弦波電圧となるので、出力信号ＵＡ中の直流分を減少さ
せる方向に変化する。抵抗Ｒ５の抵抗値およびコンデン
ｆＣ２のキャパシタンス値により定まる平滑回路の時定
数は交流電圧ＵＥの周期Ｔにくらべて大きな値に選定さ
れるのが目的にかなっている。
さて、積分器１の出力電圧ＵＡは演算増幅器の供給電圧
により制限されているので、入力交流電圧ＵＥの大きな
振幅変動に際して出力電圧ＵＡは、特別な対策が講じら
れていなければ、上記の制限に突き当る。それにより、
一方では入力電圧ＵＥの振幅またはその時間積分に関す
る情報が失なわれ、まだ他方では出力電圧ＵＡに位相誤
差が生ずる。このような現象を回避するだめ、抵抗Ｒ２
を橋絡する双極性電子式ゲート回路３により積分器１の
積分時定数が出力制限への到達前に適時に、積分器１の
出力電圧がもはやこの制限に突き当らないように高めら
れる。そのために、出力電圧ＵＡを与えられるしきい値
回路４が用いられる。このしきい値回路はそのブロック
シンボル内に記入されているような特性を有する。すな
わち、その入力電圧ｅが設定可能なしきい値＋Ｕｓおよ
び一〇ｓにより境いされる範囲内にあれば、電子式ゲー
ト回路３の開閉間隙を閉じて抵抗Ｒ２を短絡する信号ａ
が生じ、他方、入力電圧ｅが上記の範囲を越える場合に
はこの信号ａは消滅し、それによりゲート回路は第１図
に示されている開閉位置にもたらされ、この状態では抵
抗Ｒ２に電流が流れ、積分時定数が高め、られる。しき
い値回路のしきい値が演算増幅器の出力制限値よりも低
ければ、Ｒ１およびＲ２は、入力電圧ＵＢの振幅変動に
際して積分器１の出力電圧ＵＡがその出力制限値を越え
ないように、すなわちその演算増幅器が決してオーバー
ドライブされないように選定され得るＯ第２図には、オ
ーバードライブに対する保護効果が示されている。第２
図の左側に■と記入されている部分で、ＵＡ′は、かり
に出力制限がこの演算増幅器に存在しないとすれば生ず
るであろう積分器の仮想的出力電圧である。これは、た
とえば電圧Ｕ八′の零点通過が正確に入力電圧ＵＥの極
太の時点で行なわれることかられかるように、入力電圧
ＵＥの正確な積分に相当する。しかし、出力電圧ＵＡは
値ＵＡｍまだは−ＵＡｍに制限されるので、出力電圧Ｕ
Ａに望ましくない位相ずれが生ずる。この位相ずれは、
本発明によればオーツ（−ドライブに対して保護が行な
われるので、第２図の右側部分■に示されているように
回避される。すなわち、しきい値回路４の応動しきい値
＋Ｕｓｉたは−Ｕｓの超過後に積分器１の時定数が高め
られるので、出力電圧ＵＡはもはやその制限に到達せず
、入力電圧ＵＥの位相忠実度の高い積分がその後も擾乱
なしに行なわれ得る。
により制限されているので、入力交流電圧ＵＥの大きな
振幅変動に際して出力電圧ＵＡは、特別な対策が講じら
れていなければ、上記の制限に突き当る。それにより、
一方では入力電圧ＵＥの振幅またはその時間積分に関す
る情報が失なわれ、まだ他方では出力電圧ＵＡに位相誤
差が生ずる。このような現象を回避するだめ、抵抗Ｒ２
を橋絡する双極性電子式ゲート回路３により積分器１の
積分時定数が出力制限への到達前に適時に、積分器１の
出力電圧がもはやこの制限に突き当らないように高めら
れる。そのために、出力電圧ＵＡを与えられるしきい値
回路４が用いられる。このしきい値回路はそのブロック
シンボル内に記入されているような特性を有する。すな
わち、その入力電圧ｅが設定可能なしきい値＋Ｕｓおよ
び一〇ｓにより境いされる範囲内にあれば、電子式ゲー
ト回路３の開閉間隙を閉じて抵抗Ｒ２を短絡する信号ａ
が生じ、他方、入力電圧ｅが上記の範囲を越える場合に
はこの信号ａは消滅し、それによりゲート回路は第１図
に示されている開閉位置にもたらされ、この状態では抵
抗Ｒ２に電流が流れ、積分時定数が高め、られる。しき
い値回路のしきい値が演算増幅器の出力制限値よりも低
ければ、Ｒ１およびＲ２は、入力電圧ＵＢの振幅変動に
際して積分器１の出力電圧ＵＡがその出力制限値を越え
ないように、すなわちその演算増幅器が決してオーバー
ドライブされないように選定され得るＯ第２図には、オ
ーバードライブに対する保護効果が示されている。第２
図の左側に■と記入されている部分で、ＵＡ′は、かり
に出力制限がこの演算増幅器に存在しないとすれば生ず
るであろう積分器の仮想的出力電圧である。これは、た
とえば電圧Ｕ八′の零点通過が正確に入力電圧ＵＥの極
太の時点で行なわれることかられかるように、入力電圧
ＵＥの正確な積分に相当する。しかし、出力電圧ＵＡは
値ＵＡｍまだは−ＵＡｍに制限されるので、出力電圧Ｕ
Ａに望ましくない位相ずれが生ずる。この位相ずれは、
本発明によればオーツ（−ドライブに対して保護が行な
われるので、第２図の右側部分■に示されているように
回避される。すなわち、しきい値回路４の応動しきい値
＋Ｕｓｉたは−Ｕｓの超過後に積分器１の時定数が高め
られるので、出力電圧ＵＡはもはやその制限に到達せず
、入力電圧ＵＥの位相忠実度の高い積分がその後も擾乱
なしに行なわれ得る。
本発明による積分装置は大きな導体電流の測定のだめに
ロゴウスキ（Ｒｏｇｏｕｓｋｉ ）・コイルと組み合わ
せて用いるのに良く適している。ロゴウスキ・コイルは
、公知のよって、非磁性材料から成るコアを有し７導体
を包囲する巻線から成っている。
ロゴウスキ（Ｒｏｇｏｕｓｋｉ ）・コイルと組み合わ
せて用いるのに良く適している。ロゴウスキ・コイルは
、公知のよって、非磁性材料から成るコアを有し７導体
を包囲する巻線から成っている。
導体を流れる交流電流によりロゴウスキ・コイルに誘起
する電圧が入力電圧として本発明による積分装置に与え
られ、その出力信号ＵＡが導体を流れる交流電流の写像
として用いられ得る。
する電圧が入力電圧として本発明による積分装置に与え
られ、その出力信号ＵＡが導体を流れる交流電流の写像
として用いられ得る。
しきい値回路４の応動しきい値＋Ｕｓまたは−Ｕｓの超
過時間中に入力電圧の振幅忠実度も高い積分が望まれる
場合には、第３図に示されている追加装置を設ければよ
い。これは、スイッチ３の開ｓ＃による積分時間の増大
後にも積分すべき入力信号ＵＥに関する情報が出力電圧
ＵＡ内になおも完全に存在しており、出力信号ＵＡの重
み付けを積分時間の変更に相当して変更することにより
全時間範囲にわたり電圧ＵＡに各時点で比例する写像を
得ることができるという認識に立脚している。そのだめ
に双極性の電子式ゲート回路５がしきい値回路４の出力
信号ａにより駆動される。切換スイッチとして作用する
ゲート回路５は、出力電圧ＵＡが応動しきい値十〇ｓま
たは−Ｕｓを越えているときて占める位置で図示されて
いる。この場合、出力端子６には、混合回路７でしきい
値電圧Ｕｓに係数（Ｖ−１）／Ｖを乗算した電圧を積分
器ｌの出力電圧ＵＡから差引いた電圧が与えられる。そ
れに対して、出力電圧ＵＡがしきい値回路４の応動しき
い値内にある場合には、ゲート回路５が切換えられ、比
例回路８で増幅係数１／Ｖを積分器１の出力電圧ＵＡに
乗算した電圧が出方端子６に与えられる。増幅係数１／
Ｖは積分器１の小さいほうの積分時間と大きいほうの積
分時間との比により定められ、第３図に示されている例
でｌｄｌ／Ｖ＝Ｒ１／（Ｒ１＋Ｒ２）ｆある。コのよう
にして出力端子６に生ずる信号Ｕａは各瞬間において入
力電圧ＵＥを高い位相忠実度および振幅忠実度で積分し
た信号となる。このことは、積分器１の出力電圧ＵＡで
は、それがしきい値回路４の応動しきい値内にある作動
状態でしか保証されていない。このような作動状態を指
示し得るようＫ、しきい値回路４の出力信号ａが１つの
出力端子から導き出されていることは目的にかなってい
る。
過時間中に入力電圧の振幅忠実度も高い積分が望まれる
場合には、第３図に示されている追加装置を設ければよ
い。これは、スイッチ３の開ｓ＃による積分時間の増大
後にも積分すべき入力信号ＵＥに関する情報が出力電圧
ＵＡ内になおも完全に存在しており、出力信号ＵＡの重
み付けを積分時間の変更に相当して変更することにより
全時間範囲にわたり電圧ＵＡに各時点で比例する写像を
得ることができるという認識に立脚している。そのだめ
に双極性の電子式ゲート回路５がしきい値回路４の出力
信号ａにより駆動される。切換スイッチとして作用する
ゲート回路５は、出力電圧ＵＡが応動しきい値十〇ｓま
たは−Ｕｓを越えているときて占める位置で図示されて
いる。この場合、出力端子６には、混合回路７でしきい
値電圧Ｕｓに係数（Ｖ−１）／Ｖを乗算した電圧を積分
器ｌの出力電圧ＵＡから差引いた電圧が与えられる。そ
れに対して、出力電圧ＵＡがしきい値回路４の応動しき
い値内にある場合には、ゲート回路５が切換えられ、比
例回路８で増幅係数１／Ｖを積分器１の出力電圧ＵＡに
乗算した電圧が出方端子６に与えられる。増幅係数１／
Ｖは積分器１の小さいほうの積分時間と大きいほうの積
分時間との比により定められ、第３図に示されている例
でｌｄｌ／Ｖ＝Ｒ１／（Ｒ１＋Ｒ２）ｆある。コのよう
にして出力端子６に生ずる信号Ｕａは各瞬間において入
力電圧ＵＥを高い位相忠実度および振幅忠実度で積分し
た信号となる。このことは、積分器１の出力電圧ＵＡで
は、それがしきい値回路４の応動しきい値内にある作動
状態でしか保証されていない。このような作動状態を指
示し得るようＫ、しきい値回路４の出力信号ａが１つの
出力端子から導き出されていることは目的にかなってい
る。
第４図には、積分された電圧ＵＥの写像Ｕ８の絵上記の
再構成が図解されている。ｔｌがら１２までの時間中は
入力電圧はｔｏから１１まで、またはｔ２からＴ／２ま
で（ここにＴは正弦波の周期）の時間中の積分時間より
も係数Ｖ−（Ｒ１＋’Ｒ２）／Ｒ１だけ大きい積分時間
で積分される。従って、ｔｏ−Ｈおよびｔ２〜Ｔ／２の
時間中の電圧Ｕａは積分器ｌの出力電圧ＵＡに係数１／
Ｖを掛けて小さくした電圧である。大きいほうの積分時
間で積分が行なわれる１１〜ｔ２の時間中は、信号Ｕａ
は電圧ＵＡとしきい値電圧Ｕｓとの間の差如一定の大き
さの電圧Ｕ ｓ ／Ｖを加えたものである。それにより
出力電圧Ｕａの曲線は平滑となる０すなわち、時点ｔ１
およびｔ２でＵＡ／Ｖの値に折れ点が生ぜず、ｔＱから
Ｔ／２ｉでの全範囲で関係式Ｕａ＝ＵＡ／■が成り立つ
。
再構成が図解されている。ｔｌがら１２までの時間中は
入力電圧はｔｏから１１まで、またはｔ２からＴ／２ま
で（ここにＴは正弦波の周期）の時間中の積分時間より
も係数Ｖ−（Ｒ１＋’Ｒ２）／Ｒ１だけ大きい積分時間
で積分される。従って、ｔｏ−Ｈおよびｔ２〜Ｔ／２の
時間中の電圧Ｕａは積分器ｌの出力電圧ＵＡに係数１／
Ｖを掛けて小さくした電圧である。大きいほうの積分時
間で積分が行なわれる１１〜ｔ２の時間中は、信号Ｕａ
は電圧ＵＡとしきい値電圧Ｕｓとの間の差如一定の大き
さの電圧Ｕ ｓ ／Ｖを加えたものである。それにより
出力電圧Ｕａの曲線は平滑となる０すなわち、時点ｔ１
およびｔ２でＵＡ／Ｖの値に折れ点が生ぜず、ｔＱから
Ｔ／２ｉでの全範囲で関係式Ｕａ＝ＵＡ／■が成り立つ
。
しばしば、入力電圧ＵＥの予想される振幅変動の処理装
置の駆動て十分な値に達せず、そのため良好に利用され
得ない。このような場合には、再構成された電圧Ｕａの
適応増幅を行なうのが有利である。第５図および第６図
には、それぞれ、電圧Ｕａを予め設定可能な一定の振幅
を有する電圧に常に増幅するために第３図による積分装
置に追加する回路が示されている。この一定振幅の電圧
は第４図中にＵｎで示されている。
置の駆動て十分な値に達せず、そのため良好に利用され
得ない。このような場合には、再構成された電圧Ｕａの
適応増幅を行なうのが有利である。第５図および第６図
には、それぞれ、電圧Ｕａを予め設定可能な一定の振幅
を有する電圧に常に増幅するために第３図による積分装
置に追加する回路が示されている。この一定振幅の電圧
は第４図中にＵｎで示されている。
第５図で乗算器９は、端子６から取出された電圧Ｕａと
積分特性を有する調節器１０の出力信号Ｆｎとを与えら
れる。乗算器ｌＯの出力信号は振幅検出器１１て与えら
れる。振幅検出器１１は乗算器９の出力電圧Ｕｎのその
つどの最大値を検出して、出力端て相応の直流電圧信号
ｕｎを生ずる。
積分特性を有する調節器１０の出力信号Ｆｎとを与えら
れる。乗算器ｌＯの出力信号は振幅検出器１１て与えら
れる。振幅検出器１１は乗算器９の出力電圧Ｕｎのその
つどの最大値を検出して、出力端て相応の直流電圧信号
ｕｎを生ずる。
このような振幅検出器は、正弦波状の電圧では、最も簡
単な場合には、後段に低域通過フィルタを接続された整
流器から構成され得る。振幅検出器１１の出力信号は振
幅調節器１０の実際値として用いられ、一定の目標値た
とえば出力電圧制限値ＵＡｍと混合回路１２で比較され
る。積分調節器１０の出力量Ｆｎは、乗算器９の出力端
に生ずる電圧Ｕｎが所定の目標値ＵＡｍに到達するまで
、乗算器９により電圧Ｕａを増大方向に変化させる。
単な場合には、後段に低域通過フィルタを接続された整
流器から構成され得る。振幅検出器１１の出力信号は振
幅調節器１０の実際値として用いられ、一定の目標値た
とえば出力電圧制限値ＵＡｍと混合回路１２で比較され
る。積分調節器１０の出力量Ｆｎは、乗算器９の出力端
に生ずる電圧Ｕｎが所定の目標値ＵＡｍに到達するまで
、乗算器９により電圧Ｕａを増大方向に変化させる。
第６図による装置では、同じ〈振幅検出器１１が設けら
れており、また比率形成回路ｔ３により比ＵＡｍ／ｕ１
ａが形成される。比率形成回路１３の出力信号Ｆｎは同
じく乗算器１４により、関係式ｕｎ ＝ＵＡｍ ’ここ
にｕｎは乗算器の出カ端如生ずる交流電圧の振幅）が満
たされるまで、電圧Ｕａを増大方向に変化させる。第６
図による装置は、第５図による装置にくらべて、動的に
一層迅速に作動する。すなわちＵａの電圧振幅の変化が
一層迅速に行なわれるという利点を有する。それて対し
て、第５図如よる装置の利点は、積分調節回路が用いら
れているので、平衡条件すなわちＵＡｍ”’Ω の条件
が特に擾乱生起の際に一層正確に満足され得ることであ
る。これらの装置により、正規化された振幅を有する出
力電圧Ｕｎが得られ、正規化係数Ｆｎは係数Ｖと結び付
けられて関係式ＵＡ’ ＝Ｕ ｎ −Ｖ／Ｆ ｎ Ｋよ
り、積分された入力電圧ＵＥの正確な値に通ずる。それ
により後段の処理装置の入力電圧範囲が一層良好に利用
され得る。
れており、また比率形成回路ｔ３により比ＵＡｍ／ｕ１
ａが形成される。比率形成回路１３の出力信号Ｆｎは同
じく乗算器１４により、関係式ｕｎ ＝ＵＡｍ ’ここ
にｕｎは乗算器の出カ端如生ずる交流電圧の振幅）が満
たされるまで、電圧Ｕａを増大方向に変化させる。第６
図による装置は、第５図による装置にくらべて、動的に
一層迅速に作動する。すなわちＵａの電圧振幅の変化が
一層迅速に行なわれるという利点を有する。それて対し
て、第５図如よる装置の利点は、積分調節回路が用いら
れているので、平衡条件すなわちＵＡｍ”’Ω の条件
が特に擾乱生起の際に一層正確に満足され得ることであ
る。これらの装置により、正規化された振幅を有する出
力電圧Ｕｎが得られ、正規化係数Ｆｎは係数Ｖと結び付
けられて関係式ＵＡ’ ＝Ｕ ｎ −Ｖ／Ｆ ｎ Ｋよ
り、積分された入力電圧ＵＥの正確な値に通ずる。それ
により後段の処理装置の入力電圧範囲が一層良好に利用
され得る。
第１図は積分装置の接続図、第２図はオーバードライブ
に対する保護効果を説明するための波形図、第３図は高
い振幅忠実度を必要とする場合の積分装置の接続図、第
４図は第３図の積分装置の作動を説明するだめの波形図
、第５図および第６図はそれぞれ一定の大きさの出力信
号を必要とする場合の追加回路の接続図である。 ■、２・・・演算増幅器、 ３・・・ゲート回路、 ４
・・・しきい値回路、 ５・・・ゲート回路、 ９・・
・乗算器、 １０・・・積分調節器、 １１・・・振幅
検出器、１２・・・混合回路、 １３・・・比率形成回
路、 １４・・・乗算器。
に対する保護効果を説明するための波形図、第３図は高
い振幅忠実度を必要とする場合の積分装置の接続図、第
４図は第３図の積分装置の作動を説明するだめの波形図
、第５図および第６図はそれぞれ一定の大きさの出力信
号を必要とする場合の追加回路の接続図である。 ■、２・・・演算増幅器、 ３・・・ゲート回路、 ４
・・・しきい値回路、 ５・・・ゲート回路、 ９・・
・乗算器、 １０・・・積分調節器、 １１・・・振幅
検出器、１２・・・混合回路、 １３・・・比率形成回
路、 １４・・・乗算器。
Claims (1)
- 【特許請求の範囲】 １）キャパシタンスを介して負帰還されておりかつ出力
が制限されている演算増幅器により交流電圧を積分する
だめの装置において、ａ）平滑回路がＰＩ回路と直列に
積分器の追加的負帰還回路に設けられており、 ｂ） ｆｆ算増幅器の出力電圧が出力制限値よりも低
い予め設定可能なしきい値を越えるとき、積分時間を拡
大するため、しきい値回路により駆動可能な開閉手段が
設けられている ことを特徴とする交流電圧の積分装置。 ２、特許請求の範囲第１項記載の装置において、開閉手
段として演算増幅器の入力抵抗を部分的に橋絡する双極
性電子式ゲート回路が設けられていることを特徴とする
交流電圧の積分装置。 ３）特許請求の範囲第１項捷たけ第２項記載の装置にお
いて、ロゴウスキ・コイルの出力電圧の積分のだめに用
いられていることを特徴とする交流電圧の積分装置。 ４）特許請求の範囲第１項ないし第３項のいずれかに記
載の装置において、積分器の出力電圧がしきい値回路の
出力信号に関係して、比例回路を介して増幅係数１／■
（ここに■は積分器の大きいほうの積分時間と小さいほ
うの積分時間との比）を乗算されて、もしくは混合回路
を介してしきい値に係数（Ｖ −１）／Ｖを乗算した値
に相当する電圧を差引かれて、出力端子に与えられるよ
うになっていることを特徴とする交流電圧の積分装置。 ５）特許請求の範囲第４項記載の装置において、出力端
子に生ずる電圧が乗算器によりＰＩ調節器の出力信号で
変調され、このＰＩ調節器に目標値として一定値が、寸
だ実際値として振幅検出器により求められた被変調電圧
の振幅値が与えられていることを特徴とする交流電圧の
積分装置。 ６）特許請求の範囲第４項記載の装置において、出力端
子如生ずる電圧が乗算器により一定値と振幅検出器によ
り求められたその振幅値との間の比で変調されることを
特徴□とする交流電圧の積分装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823226168 DE3226168C2 (de) | 1982-07-13 | 1982-07-13 | Einrichtung zur Integration von Wechselspannungen |
| DE32261683 | 1982-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5963571A true JPS5963571A (ja) | 1984-04-11 |
Family
ID=6168329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12599283A Pending JPS5963571A (ja) | 1982-07-13 | 1983-07-11 | 交流電圧の積分装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5963571A (ja) |
| DE (1) | DE3226168C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595285U (ja) * | 1992-05-26 | 1993-12-27 | 範介 市原 | 魚頭切断器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000741A1 (en) * | 1988-07-05 | 1990-01-25 | Omega Electric Limited | Improvements relating to electric current measuring devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52134779A (en) * | 1976-05-07 | 1977-11-11 | Seiko Epson Corp | Digital circuit meter |
| JPS5582058A (en) * | 1978-12-18 | 1980-06-20 | Toshiba Corp | Initial setting method for plasma measuring integrator |
| JPS5682451A (en) * | 1979-12-08 | 1981-07-06 | Fujitsu Ltd | Voltage measuring circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1337275A (en) * | 1970-06-05 | 1973-11-14 | Taylor Servomex Ltd | Integrating amplifier circuits |
-
1982
- 1982-07-13 DE DE19823226168 patent/DE3226168C2/de not_active Expired
-
1983
- 1983-07-11 JP JP12599283A patent/JPS5963571A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52134779A (en) * | 1976-05-07 | 1977-11-11 | Seiko Epson Corp | Digital circuit meter |
| JPS5582058A (en) * | 1978-12-18 | 1980-06-20 | Toshiba Corp | Initial setting method for plasma measuring integrator |
| JPS5682451A (en) * | 1979-12-08 | 1981-07-06 | Fujitsu Ltd | Voltage measuring circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595285U (ja) * | 1992-05-26 | 1993-12-27 | 範介 市原 | 魚頭切断器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3226168C2 (de) | 1984-10-04 |
| DE3226168A1 (de) | 1984-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1286366C (en) | Current measuring and magnetic core compensating apparatus and method | |
| JPS5858722B2 (ja) | 変換回路 | |
| US3815013A (en) | Current transformer with active load termination | |
| US5309086A (en) | Current measuring transducer operating on the compensation principle | |
| US5539354A (en) | Integrator for inductive current sensor | |
| JP2661933B2 (ja) | インバータの出力トランスの１次巻線を流れる電流の直流分の測定回路 | |
| US3787755A (en) | Rectifier | |
| JPS5963571A (ja) | 交流電圧の積分装置 | |
| GB2073524A (en) | Class ab amplifying circuit | |
| US2780778A (en) | Phase sensitive strain gage amplifier rectifier circuit | |
| KR0130903B1 (ko) | 푸시풀 증폭기 출력단에서 폐로전류를 자동으로 조절하는 회로 | |
| JPS63283214A (ja) | 高周波検出回路 | |
| JP3129874B2 (ja) | 磁気センサ装置 | |
| US3433976A (en) | Parametric amplifier | |
| US4264858A (en) | Means for regulating resistance current of complex load | |
| JP7568773B1 (ja) | 電流測定装置および電流測定方法 | |
| JPS5932216Y2 (ja) | 直流高電圧発生装置 | |
| JPS61227639A (ja) | 安定化電源の並列運転方式 | |
| US5341090A (en) | Bidirectional, transconductance, DC amplifier having high output compliance voltage | |
| JP2767175B2 (ja) | 可変減衰回路 | |
| JPH06121544A (ja) | インバータにおける電圧検出回路 | |
| RU2024964C1 (ru) | Устройство магнитной записи с динамическим подмагничиванием | |
| JPS6122586A (ja) | 避雷器の動作表示装置 | |
| JPS5851224B2 (ja) | 交流電源の電力を測定するための静的測定装置 | |
| JPS61132086A (ja) | サ−ボモ−タの保護回路 |