JPS5963976A - Controlling method for rectifier - Google Patents
Controlling method for rectifierInfo
- Publication number
- JPS5963976A JPS5963976A JP57173646A JP17364682A JPS5963976A JP S5963976 A JPS5963976 A JP S5963976A JP 57173646 A JP57173646 A JP 57173646A JP 17364682 A JP17364682 A JP 17364682A JP S5963976 A JPS5963976 A JP S5963976A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- output
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は多相交流入力の周期よりも充分に短い周期毎に
多a5!流の瞬時電圧値の2乗に比例する値と制御片と
のnr定の関係に依存するエネルギを出力に得るAC−
DC変換に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides multiple a5! AC-
Regarding DC conversion.
多相交流式ノへ例えは商用の3相交流入力から所望のイ
U”Iの直流電圧を得たい場合の従来の代表的なスイッ
チングモードの整流装置としては之・1図に示す碌なも
のがある。この従来の整流装置は各6相又流入力端子に
匣列に接続されたインダクタLu%Lv%LW、6個の
整流器D工〜D6からなシ、3相交流入力を全波整流す
る6相全波整流回路1ec1、この6相全波整流回路の
出力を平滑する平滑回路t−構成するインダクタLl
とコンデンサC1、トランスTの1次巻線Nl f介し
て互いに直列接続されたスイッチングトランジスタQl
s Ql % これらスイッチングトランジスタの
オフJυ」間に等連してトランスにおけるエネルギをコ
ンデンサC1に流すダイオードD7 とD8、トランス
Tの2次巻線N2の電圧を整流する整流器D9、フライ
ホイールダイオードDIO−出力フィルタ回路を4:’
: 成するインダクタL2 とコンデンサC2、出力
文1:、1子0.0′及び出カイ、:i、1子O10′
間の直流出力面、圧を一定にする様にスイッグーングト
ランジスタQl、Q!、をパルス幅制仰する制御回路C
onからなっている。For example, if you want to obtain a desired DC voltage of I from a commercial three-phase AC input, a typical switching mode rectifier is the one shown in Figure 1. This conventional rectifier consists of an inductor Lu%Lv%LW connected in a box row to each 6-phase AC input terminal, and 6 rectifiers D to D6, and performs full-wave rectification of the 3-phase AC input. A 6-phase full-wave rectifier circuit 1ec1, a smoothing circuit t that smoothes the output of this 6-phase full-wave rectifier circuit, and an inductor Ll that constitutes the circuit.
and a switching transistor Ql connected in series with each other via a capacitor C1 and a primary winding Nlf of a transformer T.
s Ql % diodes D7 and D8 which flow the energy in the transformer to the capacitor C1, rectifier D9 which rectifies the voltage of the secondary winding N2 of the transformer T, and a flywheel diode DIO-. Output filter circuit 4:'
: Inductor L2 and capacitor C2, output statement 1:, 1 child 0.0' and output, :i, 1 child O10'
The switching transistors Ql and Q! are connected to keep the DC output surface and pressure constant between them. , a control circuit C that controls the pulse width of
It consists of on.
斯かる従来の整流装置では6相父+jiu入力を3相全
波j俵流回路Ree1で整流した後にインダクタLlと
コンデンサC1とからなる平ri1回路でもって平溝さ
れた1区流にしているので、最も電圧の高い相のダイオ
ードを介して各相tパルス状電流が通流する1cめに高
調波成分を多く含んでいる、整流回路Ree1に設け1
cインダクタしulLvlLwtもってしても少くとも
低次の凸V、′】波成分は除去出来ない。この高調波成
分は通信回路に誘導障害會与えてこれを誤動作させる大
きな原因となるばかシで力く、同じ給屯綜に接続されf
c周辺i壷器にも悪影gを与えrcシ・、多相反流の給
電緑の11C力損失の」ρ大及び発電機との組合せでは
発電機の電力損失の増加などによる容量のKl大’ic
4(3米する。また平滑用インダクタL1とコンデン
サC1が必要であるという欠点がある。In such a conventional rectifier, the 6-phase main + jiu input is rectified by the 3-phase full-wave j straw flow circuit Ree1, and then converted into a flat-groove one-section flow by the flat rI1 circuit consisting of the inductor Ll and the capacitor C1. , is provided in the rectifier circuit Ree1, which contains many harmonic components, at the 1c point where each phase t pulse-like current flows through the diode of the phase with the highest voltage.
Even if the inductor ulLvlLwt is used, at least the low-order convex V,'] wave component cannot be removed. These harmonic components are extremely powerful and cause induction disturbances in the communication circuit, causing it to malfunction.
It also has a negative impact on the surrounding I pots, and the 11C power loss of the multi-phase current power supply is large, and in combination with a generator, the capacity Kl is large due to the increased power loss of the generator, etc. 'ic
4 (3 meters).Also, there is a drawback that a smoothing inductor L1 and a capacitor C1 are required.
不発明はこの様な従来の欠点を除去するものであって、
対称の多相反流及び2相6緑式の入力側とその一定負向
ヲ有するDC出力側においてはエネルギの流れの瞬時値
が一定になるという知見に八づき、多相交流入力電流が
正弦波状の波形で流れる様に各スイッチング素子の尋通
期間fr%定の方法で制御することによシ、多相交流入
力電流の高調波成分を低減し、且つリップル分の小さい
一定の1α流出力ヲ11)ることが出来ることを特徴と
している。Non-invention eliminates these conventional drawbacks,
Based on the knowledge that the instantaneous value of the energy flow is constant at the input side of the symmetrical multiphase current and the two-phase six-green type and its DC output side with a constant negative direction, the polyphase AC input current is sinusoidal. By controlling the interpolation period fr% of each switching element so that the current flows in a waveform of 11) It is characterized by being able to do things.
対称負荷を有する対称n相又流装置(n≧6)において
は、入力1i1!lのIlt’j時電圧vjは、Vj−
JFvmSin (ωL −2π(j、−1)/n)
・・・・憔で表わされる。但しj=1.2.6、・・・
・・・n1■ は入力電圧vjの実効値である。In a symmetric n-phase multi-flow device (n≧6) with symmetric loads, the input 1i1! The voltage vj of l at Ilt'j is Vj-
JFvmSin (ωL −2π(j, −1)/n)
・・・Represented by haze. However, j=1.2.6,...
. . . n1■ is the effective value of the input voltage vj.
ここで各相間に接航嘔れる負荷が夫り抵抗値R含有する
抵抗負荷の場合には、入力部に供給される1C1[時電
力Piば、
になる。Here, if the load connected between each phase is a resistive load having a resistance value R, then the electric power Pi supplied to the input section is as follows.
この6)式は対称n4(」交流装置4において流れるエ
ネルギが一足であることを示す。従ってこのことから直
流出力側に一定のエネルギを引する様にす1%ば、入力
f11)には正弦波状の多((]交流入力12I、流が
流iするので十分に高hτ:ツ波成分全低減できる。This equation 6) shows that the energy flowing in the symmetrical n4 ('AC device 4) is one foot. Therefore, from this, if a constant energy is drawn to the DC output side by 1%, the input f11) has a sine Since the wave-like poly(() AC input 12I and current flow i), it is possible to completely reduce the high hτ: wave component.
また直流出力側に一定のエネルギを取り出すに。Also, a certain amount of energy is extracted from the DC output side.
は、上記の式から多相又流入力の各時点における各相の
瞬時電圧値の2乗に比例するエネルギを取り出せば良い
ことが分7+。From the above equation, it is sufficient to extract the energy proportional to the square of the instantaneous voltage value of each phase at each point in time of the multiphase or current input.
本発明は以上述べfc様な知見に、J、Ijつく具体的
なAC−DC変換を提供するものである。The present invention provides a concrete AC-DC conversion that applies J and Ij based on the above-mentioned fc-like knowledge.
以下図面により本発明に係るA C−D C変換の各実
施例について詳述する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Each embodiment of A C-DC conversion according to the present invention will be described in detail below with reference to the drawings.
先ず第2図乃主第5図により本発明の一実施例を説明す
る。First, an embodiment of the present invention will be explained with reference to FIGS. 2 to 5. FIG.
第2図に示す整流装置の主回路は3相交流入力の各、1
0 U%v1Wの各ラインに直列接続されたインダクタ
Lu% Lv%LW%相間に接続されたコンデンサM相
全波整流器りと・ンデンサC’ とよりなる同−栂成
のふ〉流回路Reel、Ree2、Itee3、同時に
スイッチング動作を行う一対のスイッチングトランジス
タQl とQl、1次巻LANよ と2次巻線N2
とを有する変圧器T及びスイッチングトランジスタQ1
と婿のオフ時に等連して変圧器Tに蓄えられた励磁
エネルギなどをコンデンサCfヲ介して放出するための
ダイオードDツ と1)8から々る同一オt’を成の変
換部G1、G2、G3.6変(4部の出力を並列に組合
せる様に接続され゛7C整流器D9、D9、D9、フラ
イホイーリング用ダイオードj−)10−平滑回mk
根にするインP!l’L2、i、g と’:1777
Vに2 、L:2 及びコンデンサC3からなり、その
出力)“j“21には負<::j Fが接続?れている
。The main circuit of the rectifier shown in Figure 2 consists of three-phase AC inputs, one
0 U%v1W inductor Lu% Lv%LW% connected in series to each line, capacitor M-phase full-wave rectifier R, capacitor C', Ree2, Itee3, a pair of switching transistors Ql and Ql that perform switching operations simultaneously, primary winding LAN and secondary winding N2
a transformer T and a switching transistor Q1 having
and a diode D for discharging the excitation energy etc. stored in the transformer T via the capacitor Cf when the transformer T is turned off. G2, G3.6 (connected to combine the outputs of 4 parts in parallel; 7C rectifier D9, D9, D9, flywheeling diode j-) 10-smoothing circuit mk
Root InP! l'L2, i, g and': 1777
Consisting of V2, L:2, and capacitor C3, its output) "j"21 is connected to negative <::j F? It is.
この火h’、Q +1における表、゛・流値(;ムは各
(1)旧電圧全工≦流する整流回路と変L’:S f;
3との間に入力h′、1波餘又用の平滑回路を設ける心
上のないことケ41″!成上の1つの特徴としておシ、
後述する全く新規な制仰方法によって各スイッチングト
ランジスタQ1 とQ1′をスイッチング動作ζせてN
、i+、流された正弦波状の電圧を開閉することにより
入力端子の高i、jlt波成分を大幅に低減すると共に
、リップル分の(1趣めて低い安定化し7C直流出力を
待るものである。In the table for this fire h', Q +1, ゛・current value (;m is each (1) old voltage total ≦ current rectifier circuit and change L':S f;
It is not a bad idea to install a smoothing circuit for the input h' and 1 wave between the
The switching operation of each switching transistor Q1 and Q1' is adjusted to N using a completely new control method described later.
, i+, by switching the sinusoidal voltage applied to the input terminal, the high i and jlt wave components at the input terminal are significantly reduced, and the ripple (1) is stabilized at a low level and waits for a 7C DC output. be.
第6図はこのt;1]御方法金行う制子311回路のブ
ロック宿成の一例を示し、第4図は各部の動作のタイミ
ングを示すイa@を表示しておシ、第5図(イ)、03
)は夫々変換部の人、出力波形を説明するための図であ
る。、第3図において、凸j%’4 (i’f号発号器
振器1相又流入力のJ、’d波数よりも充分に高い周波
数、例えば201Gfzの基jいパルス信号音生ずる。FIG. 6 shows an example of the block construction of the control 311 circuit that performs this control method, FIG. 4 shows the timing of each part's operation, and FIG. (a), 03
) are diagrams for explaining the output waveforms of the converting section, respectively. , in FIG. 3, a convex j%'4 (i'f oscillator oscillator generates a basic pulse signal sound with a frequency sufficiently higher than the J,'d wave number of the single-phase current input, for example, 201 Gfz.
この基準パルス信号は第4図においてo;7.刻tよで
発生されるイΔ号aで示感れる。この(j号aの立上り
でリセットパルス形成回路2は所定パルス’+’1M
、例えば1μ秒のパルスIi’+ifのリセットパルス
を生ずる。こノリセットパルスt!OR回路5奮介して
リセット用FET6のゲートに印加され、このFET6
tそのパルス幅だけターンオンさせてキャパシタ7の
電荷をほぼ零まで放電Δせる。遅延回路3はリセットパ
ルスの立下がシからスイッチングトランジスタQよ、Q
□′のキャリア蓄積時間にはに等しい時間だけ遅れた時
刻、りまシ信4′ja″がら時間τだけ遅延した時刻t
2 にオン信号すを駆動ラッチ回路4に与える。これ
に伴い駆動ラッ□チ回路4は第1の変換部G1のスイッ
チング)>ンジスタ。11Q1′のベースに駆動信号s
lを与えて、信号dで示す様にターンオンさせる。This reference pulse signal is o;7. This can be seen by the ∆ No. a generated at time t. At the rising edge of this (j number a), the reset pulse forming circuit 2 generates a predetermined pulse '+'1M.
, for example, generates a reset pulse of 1 .mu.sec pulse Ii'+if. Kono reset pulse t! The voltage is applied to the gate of the reset FET 6 through the OR circuit 5, and this FET 6
The capacitor 7 is turned on by that pulse width to discharge the charge of the capacitor 7 to almost zero. The delay circuit 3 is connected to the switching transistor Q from the falling edge of the reset pulse.
The time t is delayed by a time equal to the carrier accumulation time of □', and the time t is delayed by a time τ from the carrier signal 4'ja''.
2, an on signal is given to the drive latch circuit 4. Accordingly, the drive latch circuit 4 performs switching of the first converter G1)>transistor. Drive signal s to the base of 11Q1'
1 and turns on as shown by signal d.
FET6に並列に接続されたキャパシタ7は誤差増+1
傷器8からの誤差信号によって定電流値が制な1jされ
る可制仰定電流源9からの定電流にょシ充電きれる。誤
差増ば、S器8が出力する誤差信号は整流K iR’に
おける直流出力電圧に比例する検出信号Sd と基部
値との間の差に依存する。従ってキャパシタ7の充1よ
々圧は基準信号aに〆、(つくリセットパルスにより一
且はぼ5D値までli′+:下した後、Gii制御歇、
この実カニH1でに1:出プバ(j5圧検出イシ号Sd
とシ、(準値との差の太きびに比例して上昇する。Capacitor 7 connected in parallel to FET 6 increases error by +1
The constant current value is controlled by the error signal from the injury device 8, and the constant current from the controllable constant current source 9 is used for charging. As the error increases, the error signal output by the S generator 8 depends on the difference between the detection signal Sd, which is proportional to the DC output voltage at the rectifier K iR', and the base value. Therefore, the charging pressure of the capacitor 7 is reduced to the reference signal a (by the reset pulse that is applied, li'+: is lowered to about 5D value, and then the Gii control cycle is performed.
In this real crab H1, 1: Output (j5 pressure detection number Sd
(increases in proportion to the difference from the standard value)
苺ヤパシタ7の充’i:j 々圧は各比較?、’ir
10 、 10’、10″の正)lil“4子に印加さ
れる。これら比く象″r:)の魚船1子には夫々全波5
ト流器11.11′、11″のirj流側端子と抵抗1
2.12′、12″が夫々J:’A <、’、;込t1
2、全波整流器11の父流側Q:t3子13.14間に
は3相交流入力のU−V’相聞電圧に比例する1:L圧
が、全波整流器11′の交流側端子16′、14′間に
はv−w相間電圧罠比例する電圧が、また全波8.>流
器11″の交流f!!l端子13″、1−4”間にはW
U 相間try、 圧に比例する電圧が夫々印加さ
り、ているので、比較器10の負lX1li子にはU
−W相間の交流電圧を全波整流した正弦波形状の電圧が
現出し、同行に比較器10′、10”+7)夫々ノ負端
子にはV −W 411間の9流電圧、〜V−U相間の
交流電圧金夫々b、\流した正弦波形状の電圧が印加さ
れる。夫々の比ez器1o、10′、10″は正、負D
jij子に印加杯ノLる前述の様な電圧を比較し、正舊
111子の電圧が負端子の電圧に等しくなったときオフ
イδ号を出力する。比較器10のオフ信号Cは時刻t3
でlff1 fiIノラッチ回路4に入力され、これ
に伴いIハ動ジッチ回路4は変換部G1におけるスイッ
チングトランジスタQ工、Q工′に対するベース駆動信
号S1の供給を停止する。Is Ichigo Yapacita 7's charge:j each comparison? ,'ir
10, 10', 10'' positive) lil'' is applied to the 4 children. Compared to these, each fish boat of elephant "r:) has a total of 5 waves.
Irj flow side terminal of 11', 11'' and resistor 1
2.12' and 12'' are respectively J:'A <, ', ;include t1
2. A 1:L voltage proportional to the phase-to-phase voltage of the three-phase AC input between Q:t3 and terminals 13 and 14 of the full-wave rectifier 11 is applied to the AC-side terminal 16 of the full-wave rectifier 11'. ', 14' has a voltage proportional to the v-w interphase voltage trap, and a full-wave 8. >AC f!!L terminal 13" of flow vessel 11", W between 1-4"
Since a voltage proportional to the U phase-to-phase try and voltage is applied to each, the negative lX1li terminal of the comparator 10 has a U
- A sinusoidal voltage obtained by full-wave rectification of the alternating current voltage between the -W phases appears, and at the same time, the negative terminals of the comparators 10' and 10"+7) respectively have a 9 current voltage between V - W 411, and ~V- A sine wave shaped voltage is applied between the U phases with AC voltages b and \.The respective ratios 1o, 10', 10'' are positive and negative D.
The aforementioned voltages applied to the terminal are compared, and when the voltage at the positive terminal becomes equal to the voltage at the negative terminal, an off signal δ is output. The off signal C of the comparator 10 is at time t3.
The lff1 fiI signal is input to the latch circuit 4, and accordingly, the I-flip jitch circuit 4 stops supplying the base drive signal S1 to the switching transistors Q and Q' in the conversion section G1.
従ってトランジスタQよ、Q0′は第4図において13
号dで示す様に蓄積時間の0過し′7C後の時刻t4で
ターンオフする。Therefore, transistor Q, Q0' is 13 in FIG.
As shown by number d, it turns off at time t4 after the accumulation time has passed 0'7C.
次に比較器10からの出力信号9は回路2と同$1.’
J成のリセットパルス形成回路2′に入力される。Next, the output signal 9 from the comparator 10 is the same as the circuit 2 at $1. '
The signal is inputted to the reset pulse forming circuit 2' of JS.
これに伴い回路2′は回路2が生ずるリセットパルスと
同様なリセットパルスをOR回路5を介してFET6の
ゲートに与え、これをターンオンしてキャパシタ7の電
荷を放電させる。また回路6と同FJ成の遅延回路3′
はリセットパルスを受けて信号Cよりキャリア菩47f
時間にほぼ心しい時間τだけ遅延した時刻t5 にオン
信号et督勤ラッチ回路4′に与える。これに伴い回路
4′は変換部G2のスイッチングトランジスタにj必g
1υ信号S2 を与えてこれをターンオン芒ぜる(情−
けg)。1t)びキャパシタ7は変fト部G2のオン「
・0作)(旧;11にj?ける出力電圧検出信号Sdの
大きさに依存する冗jlj−流によシ充電される。この
充7;丸に圧は比N R7410′によって前述と同様
にv−W相間電、圧に比1:ilする電圧を全波整流し
た正弦波形状の電圧と比較され、メ(方の電圧が静しく
なった時点t6 で信号fWr[メ動ラッチ回路4’に
与えると共にリセットパルス形成回路2″に与える。駆
動ラッチ回路4′は信号f會受けると直ちにベース駆動
信号S2 の送出會停止し、これに伴い変換部G2はそ
のスイッチングトランジスタの蓄積時間経過後の時刻1
. でターンオフする。Accordingly, the circuit 2' applies a reset pulse similar to the reset pulse generated by the circuit 2 to the gate of the FET 6 via the OR circuit 5, turns it on, and discharges the charge in the capacitor 7. Also, a delay circuit 3' having the same FJ configuration as circuit 6
receives a reset pulse and sends carrier 47f from signal C.
At time t5, which is delayed by approximately the desired time τ, the ON signal et is applied to the attendance latch circuit 4'. Accordingly, the circuit 4' is connected to the switching transistor of the conversion section G2.
Give 1υ signal S2 to turn it on (information
keg). 1t) and the capacitor 7 are turned on when the variable part G2 is turned on.
・0 production) (old; 11 is charged by a redundant flow that depends on the magnitude of the output voltage detection signal Sd applied to j? is compared with a sinusoidal voltage obtained by full-wave rectification of the voltage having a ratio of 1:il to the v-W interphase voltage and voltage, and at time t6 when the voltage on the main side becomes quiet, the signal fWr [mechanical latch circuit 4 ' and also to the reset pulse forming circuit 2''. When the drive latch circuit 4' receives the signal f, it immediately stops sending out the base drive signal S2, and accordingly, the converter G2 is activated after the storage time of the switching transistor has elapsed. time 1
.. to turn off.
次にリセットパルス形成回路2″は比較回路10’から
信号fを受けてリセットパルスk OR回路5を介して
FET6のゲートに与え、これ全ターンオンさせてキャ
パシタZの電荷ヲi′・目3に放1代させる。Next, the reset pulse forming circuit 2'' receives the signal f from the comparator circuit 10' and applies a reset pulse k to the gate of the FET 6 via the OR circuit 5, turning on all of them and changing the charge of the capacitor Z to the Let's release one generation.
第3の遅延回路6″は回路2″からのリセットパルスを
受けて、信号fから時間τだけ迎帆≧れた時刻t8 に
オンイ8号りをIu動クラッチ101路4″与える。The third delay circuit 6'' receives a reset pulse from the circuit 2'', and applies the on-line clutch No. 8 to the Iu dynamic clutch 101 and 4'' at a time t8, which is a time τ ≧ from the signal f.
これに伴い該回路4″はAハ動信号83 を変換部G6
のスイッグングトランジスタに印加してこれをターンオ
ンさせる(信号j)。キャパシタ7はFET6のオンに
より一且放電され、rljび出力電圧検出信号Sd に
比例する定′1;L流で充電される。キャパシタ70充
−々圧は比較器10″によシロ相父流入力のW−U相間
電圧に比例する電圧を全波整流した正弦波形状電圧と比
較され、比較器10″はこれら双方の電圧が等しくなっ
た時点t9 でオフ信号iを駆動ラッチ回路4″に与え
る。これに伴い回路4″は駆動信号S3の供給を停止し
、変換部G6はそのスイッチングトランジスタの容積時
間の経i14後ターンオフする(イボ号j)。Jif流
器9.9′、9″のいずれもが非等連の区間ではインダ
クタし2、L2′に蓄えられたエネルギがダイオードD
IO及び負荷Ft介して逆流する。この様に各部が動作
して1囚11JI Tが終了する。尚、)・6図におい
て15は各全波整流器11.11’、11”O順方向ド
ロップによる悪影替奢打粕すための411慣用ダイオー
ドである。以上の動作説明をを約′すれは、各変換部に
おけるスイッチングトランジスタは時分;ζ;1」、つ
lシ多相交流入力電圧のI J1’、l illよりも
充分に小きい各周ル」内で++A次スイッチングQ9作
し、(〜かもオンしているスイッチングトランジスタの
ターンメツに伴い次のスイッチングトランジスタがオン
する様になっておシ、すまに各変換部におけるスイッチ
ングトランジスタは出力電圧検出信号と各相間電圧に比
例する正弦波状電圧との私に比例するパルス幅で制御さ
れ、且つ各スイッチング素子は各相間電圧の整流された
正弦波状車圧を開閉している。従って各変換部のスイッ
チングトランジスタは、多イ1]文流の周期よシも充分
に短い周1υJ毎に多相交流の各相より出力側に取シ出
きノするエネルギが多相交゛流の144時電圧イ1(1
の2米に比例する値(Ksin” Ot : Kは定数
)と制御(2Yとの積に比例する様に、スイッチング制
御されるのが分る。Accordingly, the circuit 4'' converts the A motion signal 83 into the converter G6.
is applied to the switching transistor to turn it on (signal j). The capacitor 7 is discharged once when the FET 6 is turned on, and charged with a constant '1;L current proportional to rlj and the output voltage detection signal Sd. The charging pressure of the capacitor 70 is compared with a sinusoidal voltage obtained by full-wave rectification of a voltage proportional to the W-U phase voltage of the positive phase input by a comparator 10'', and the comparator 10'' compares both of these voltages. At time t9 when the values become equal, an off signal i is given to the drive latch circuit 4''.Accordingly, the circuit 4'' stops supplying the drive signal S3, and the converter G6 turns off after the volume time i14 of the switching transistor has elapsed. (Igbo No. J). Jif flow device 9. Both 9' and 9'' act as inductors in the non-uniform sections, and the energy stored in L2' is transferred to diode D.
Flows back through IO and load Ft. Each part operates in this way, and 1 prisoner 11 JIT is completed. In Figure 6, 15 is a 411 conventional diode for each full-wave rectifier 11. , the switching transistor in each conversion section performs ++A-order switching Q9 within each cycle sufficiently smaller than the multiphase AC input voltage IJ1', lill. (As the switching transistor turns on, the next switching transistor turns on.) The switching transistor in each conversion section immediately generates a sinusoidal voltage proportional to the output voltage detection signal and the voltage between each phase. and each switching element opens and closes the rectified sinusoidal voltage of each phase voltage.Therefore, the switching transistors of each conversion section are controlled by a pulse width proportional to 1. The energy extracted from each phase of the polyphase alternating current to the output side every 1υJ, which is sufficiently short in terms of period, is equal to the 144-hour voltage I1 (1
It can be seen that switching is controlled so as to be proportional to the product of a value proportional to 2m (Ksin"Ot: K is a constant) and control (2Y).
更にこの制御方法を分シ易くするために第5図によって
U相を中心にした180°区間における変換部の6相又
流入力波形と出力1i’1波形を1祝明する、ツ・5図
面においてvlはU−V相間’I’ij圧波形、v2は
V −W相間電圧波形、V3 はW−U相間電圧波II
ジを示し、同図(J3)においてUl、U2、U3は6
相交流入力波形の60°間Ui1% &C相当する時刻
to−t5〜G6は、例えば201(Hzの変換周波数
で動作し、6変j>↓部G1〜G6が6相交流入力の対
応する相間’rF’i+圧を201utzの変換周波数
で開閉する。第5図において鎖線で示す様に、U−V相
間1fi: LE vlが零値である時刻toから始は
る1周期における各出力電圧波形は、前記実施例で詳述
し′1′c様に出力電圧検出(+’f号Sdに依存する
キャパシタ7の充電々圧と相当する′6((]間電圧の
li!’1.時値との比較によって決定されるパルス幅
で各変換部01〜G6のスイッチングトランジスタがf
ii制御きれ、且つこれらスイッチングトランジスタが
イ(1轟する各イ1間°市圧を全波療流した正弦波状電
圧を開閉すること全考え併せれば、時刻toK、おける
入力VIK対応する出力U1 けパルス11へ4及び振
幅ともに非常に小ツ<、人力v2に対応する出力U2
及び入力V3に対応する出力U5 は双万共には1才畳
しく、かつ出力U□に比べてパルス11・、〜とj、7
.i、 +l;、%の双方とも充分に大きくなることが
容易に理解″:5)しる。Furthermore, in order to make this control method easier to understand, Figure 5 shows the 6-phase input waveform and output 1i'1 waveform of the converter in a 180° interval centered on the U phase. In, vl is the UV phase 'I'ij pressure waveform, v2 is the V-W phase voltage waveform, and V3 is the W-U phase voltage wave II.
In the same figure (J3), Ul, U2, U3 are 6
The time to-t5 to G6 corresponding to 60° Ui1% &C of the phase AC input waveform operates at a conversion frequency of, for example, 201 (Hz), and the 6-variable j>↓ part G1 to G6 corresponds to the corresponding phase of the 6-phase AC input. 'rF'i+ pressure is opened and closed at a conversion frequency of 201utz.As shown by the chain line in Fig. 5, each output voltage waveform in one period starting from time to when UV phase interval 1fi: LE vl is zero value. is explained in detail in the above embodiment, and as shown in '1'c, the output voltage is detected (+'corresponds to the charging voltage of the capacitor 7 depending on the f signal Sd). The switching transistors of each conversion unit 01 to G6 are set to f with the pulse width determined by comparison with the value
ii control, and these switching transistors open and close a sinusoidal voltage that is a full-wave current of the city pressure during each period of 1 roaring.If we consider all the above, the input VIK at time toK, the corresponding output U1 Both pulse 11 and amplitude are very small, output U2 corresponding to human power v2.
The output U5 corresponding to the input V3 and the output U5 are equal to each other in all cases, and the pulses 11.
.. It is easy to understand that both i, +l; and % are sufficiently large.'':5).
次に図示のトる1係上、相反流入力のU ;(i]の、
5 CI’に1+1当する時刻tエ (勿論「3刻t。Next, as shown in Figure 1, the reciprocal current input U; (i),
5 Time t when 1+1 hits CI' (Of course, ``3 time t.
〜tよの間でも20 KfIzの変」5口1lil波数
で各変換部はjj、lJ作している)で始まる周期につ
いて説明すると、出力U1 は入力■、が正弦波形で土
丹するに伴いパルス幅及び振幅ともにj“:′I大し、
出力U2は人力v2が最大振幅になるに伴いそのパルス
幅及び振幅ともに最大になる。また出力U3は時刻t工
で入力v3が竺にはIT 守しくなるにfpい、パルス
幅及び振鈴ともに出力U1 にほぼ等しくなる。以下時
刻t2、t3・・・・・・t5から始まる?i同周期つ
いても同様に説明される。To explain the cycle that starts with 20 KfIz change even between ~t and 5 mouths and 1 lil wave number, each converter produces jj and lj), the output U1 changes as the input ■, becomes a sinusoidal waveform. Both pulse width and amplitude are large,
The pulse width and amplitude of the output U2 become maximum as the human force v2 reaches the maximum amplitude. Further, the output U3 becomes approximately equal to the output U1 in terms of pulse width and bell as the input v3 becomes actually fp at time t. Does it start from time t2, t3...t5? The same period is also explained in the same manner.
つまシこの実パ11例では多相交流入力の周波数を50
1(zとすると、その各局lす]を20 Klfzの変
換周波数で400等分し、この400等分した各周期に
おいて変換部01〜G 6′(c−前述の通り制御方法
で時分割制む11シている。4OO心分詐れた各局IJ
Iにおける出力Uよ〜U3の総和は制?i11量、つま
り出力’+IL圧検出イ11′号Vd と基準値との
差である誤差信号に比例し、この検出43号Vd が一
定であれば、上記式(5)よシ各周期における出力U1
〜U3の総和がすべて等しくなることが分る。In this 11th example, the frequency of the polyphase AC input is set to 50
1 (where z represents each station) is divided into 400 equal parts with a conversion frequency of 20 Klfz, and in each of these 400 equal parts, the conversion parts 01 to G6' (c--time division control using the control method as described above) are performed. There are 11 cases. 400 IJ stations that have been deceived.
Output U at I ~ Is the sum of U3 a limit? It is proportional to the error signal which is the difference between the i11 quantity, that is, the output '+IL pressure detection No. 11' Vd and the reference value, and if this detection No. 43 Vd is constant, the output in each period is U1
It can be seen that the sums of ~U3 are all equal.
従って前述の(ろ)式よ多入力側の瞬時電力Pi は一
定であるので、出力側に得られる1舜峙覧力が一定であ
れば当然に入力側では正弦波形状の■(−流が流れるが
、この実施例でも多才(]交流入力の周波数よりも充分
に高い20KfXzの変換周波数による各周期の出力U
l〜U3の総和がほぼ一定なので、入力側には高1.’
M波成分の極めて少ない正弦波形状の電流が流れること
が容易に理!71できる。Therefore, according to the above equation (ro), the instantaneous power Pi on the multi-input side is constant, so if the one-plane viewing power obtained on the output side is constant, it is natural that the input side will have a sinusoidal However, in this embodiment, the output U of each cycle is also versatile due to the conversion frequency of 20KfXz, which is sufficiently higher than the frequency of the AC input.
Since the sum of l to U3 is almost constant, high 1. '
It is easy to understand that a sinusoidal current with extremely low M-wave components flows! 71 I can do it.
またこのA C−D C変換によれば、リップルの小さ
い1α流出力電圧全得ることが出来、前述からも分る様
に変換部G1のスイッチングトランジスタのオフに伴い
変換部G2のスイッチングトランジスタがターンオンし
、そのターンオフに伴い変換部G6のスイッチングトラ
ンジスタがターンオンする様に制御し得るので、高周波
化し易く、シかも実Fa1例に用いたコンバータの最大
チューティである1/2まで利用r:1を、τらめるこ
とが出来る。Moreover, according to this A C-DC conversion, it is possible to obtain the entire 1α output voltage with small ripples, and as can be seen from the above, when the switching transistor of the converting section G1 is turned off, the switching transistor of the converting section G2 is turned on. However, since the switching transistor of the converter G6 can be controlled to turn on when it is turned off, it is easy to increase the frequency, and it is possible to use r:1 up to 1/2, which is the maximum duty of the converter used in the actual Fa1 example. τ can be considered.
この様l追従?1iil 4・;■1を可f!f’:と
するためには、各久]も3部におけるスイッチングトラ
ンジスタのギヤリア蓄積時間の影響を除くためにほぼ等
しい時間だけ遅延してオン信号が与えられる様にすると
共に、パルス幅における人、力電圧との比例鞘度を向上
坏せるため、コンデンサ7の充電はこの遅延時間が始ま
る前より行われt!r?めることがq;J ’i (、
い。Follow like this? 1iil 4・;■1 possible f! f': In order to eliminate the influence of the gear storage time of the switching transistor in the third part, the ON signal is delayed by approximately the same amount of time, and the pulse width is In order to improve the proportionality with respect to the power voltage, the capacitor 7 is charged before the start of this delay time t! r? q;J 'i (,
stomach.
次に斯かるAC−DCグ【換によりイ1#られた具体的
な特性例を述べる。但し高1114波は2次から45次
までの範囲である。Next, a specific example of the characteristics obtained by such AC-DC conversion will be described. However, the high 1114 waves range from the 2nd order to the 45th order.
入力が3 ′A11交流(50Hz )の200V、出
力力D C48V % 30 A (D 場合:入力電
圧の高調渡分−U V:1.67%、V−W:1.4
1%、W−U:2.22チ
入力電流の高調渡分−U:5.02チ、V: 4.07
%、W:4.75饅
力率−0,982、効率−88,6チ
となる。Input is 3'A11 AC (50Hz) 200V, output power DC48V% 30A (D case: harmonic distribution of input voltage -UV: 1.67%, V-W: 1.4
1%, W-U: 2.22ch Input current harmonic distribution -U: 5.02ch, V: 4.07
%, W: 4.75, sophistication rate -0,982, efficiency -88.6.
第6図は本発明の他の一笑施例全説IJIJするための
整流装置を示し、ふく流器D9、D9′及びD9″の各
出力はダイオードD11、D工1′及びDよ、″などを
介してIR列接続される。仁の整流装置の制御方法とし
ては2通りあって、21の制御方法は前記実施例の方法
と全く同じであり、第2の制御方法は出力が直列になっ
ているため時分割せずに変換部01〜G5のすべてのス
イッチング素子を同時にターンオンまたは導通1す]間
の一部が重なる様に動作させて夫々パルス幅制御するこ
とが可能である。この第2の制御コ11方法においても
本発明の基本的な技術思想をなす点、つまりスイッチン
グ素子′?!r、6相交流入力の周波数よりも充分に高
い変換周波数でスイッチングさせること、及びこの変換
周波数による周期毎に、6相交流入力の各相よ)出力側
に取り出される電力を6相交流の1ilti時的な電圧
の値の2乗に比例する(fjと制04Inとの債に比例
場せると共に多相交流の各相から取り出す″電力の総和
を制御ユ、にに比例する4ゑに制御する仁とは前記実施
例と全< lilじである。FIG. 6 shows a rectifier for rectifying another embodiment of the present invention, in which the respective outputs of the flow bubbles D9, D9' and D9'' are connected to diodes D11, D1' and D,'', etc. The IR string is connected via the IR string. There are two ways to control the rectifier, and control method 21 is exactly the same as the method in the above embodiment, and the second control method converts without time division because the output is in series. It is possible to control the pulse widths of all the switching elements of sections 01 to G5 by turning them on or conducting them at the same time so that they partially overlap. This second control method also has the basic technical idea of the present invention, that is, the switching element'? ! r, switching at a conversion frequency that is sufficiently higher than the frequency of the 6-phase AC input, and for each cycle of this conversion frequency, the power taken out to the output side of each phase of the 6-phase AC input is 1ilti of the 6-phase AC input. It is proportional to the square of the temporal voltage value (proportional to the bond between fj and control 04In, and the total sum of power extracted from each phase of the multiphase alternating current is controlled to 4, which is proportional to is completely the same as the above embodiment.
従ってこの第2の(!iU仰方法を75 Filをも用
いて簡単にi′翻Lしjすると、変(;、6部G1、G
2・G6の各スイッチング莞子は予め決めらitた周波
数による各時刻で同時にターンオンし、出力電圧仕出信
号Sd と多相父流入力のIi’:411+’、c値
とのfofに比例する夫々のバk ス1i54でもッテ
fb1.l i’il サt1−4 o ヨッテもb’
l 11)Jにおける各相の出力Uよ、U2 、U3は
各周期の始めの時刻における411当する人力相v1.
■2、U3の振幅と、その周期の出力電圧仕出信号Sd
と基4に電圧との差と多相又v1し入力の1tt時f
的との積に比例する値とにより決定ネれる。この制御方
法では出力側の整流器D9、D9′、D9″の出力U□
、U2、U3が重畳される。Therefore, by simply translating this second (!iU method using 75 Fil), we get
Each switching capacitor of 2.G6 is turned on simultaneously at each time according to a predetermined frequency, and the output voltage output signal Sd is proportional to the fof of the multiphase father input Ii':411+', c value, respectively. Even the bus 1i54 is fb1. l i'il sat1-4 o Yotte mo b'
l 11) The output U of each phase at J, U2, U3 is the human power phase v1 .
■2. Amplitude of U3 and its period output voltage output signal Sd
and the difference between the voltage and the polyphase V1 and the input voltage at 1tt f
It is determined by the value proportional to the product of the target and the target. In this control method, the output U□ of the output side rectifiers D9, D9', D9''
, U2, and U3 are superimposed.
°次にオフ図は変換部01〜G3がスイッチング素子に
よりブリッジ借1反され、セッタタップの両波整流回路
が直夕1目X続されている↓:)合を示す。Next, the OFF diagram shows a case in which the converters 01 to G3 are bridge-crossed by switching elements, and the setter tap double-wave rectifier circuits are connected directly to each other.
この整流装置1′iにおいても215本的な制御方法は
前に述べた実m例の方法と全く同じであるので詳述しな
い。The 215 control methods in this rectifying device 1'i are exactly the same as those in the example m described above, and therefore will not be described in detail.
次に刀′8図に示すヨ、′;流装置は出力τI11の活
流回路を全波整流ブリッジD9、D9′、D9″とし、
夫々の一方の整流アームdi、dl’、dlを並列接続
して第1のインダクタL2に直列し、他方の整流アーム
d2、U2、d2ヲ並列接続して別の第2のインダクタ
L iK直列している。この装置の基本的な制御方法も
最初の実施例と同じであるが、各変換部が1個のインダ
クタし2又はL12に供給する電圧の波形の最大デユー
ティは1に制限されるから、正、負のサイクルに分けて
各変J9j部の出力nz圧波形の最大デユーティの1/
2まで利用できるよう、別々のインダクタL2、L12
から電流を取シ出す様にしたことを特徴とし、スイッチ
ング素子の利用重金向上させることが出来る。Next, in the current device shown in Figure 8, the active circuit of the output τI11 is a full-wave rectifier bridge D9, D9', D9''.
One rectifier arm di, dl', dl is connected in parallel and connected in series with the first inductor L2, and the other rectifier arm d2, U2, d2 is connected in parallel and connected in series with another second inductor L iK. ing. The basic control method of this device is also the same as in the first embodiment, but since the maximum duty of the voltage waveform that each converter supplies to one inductor 2 or L12 is limited to 1, positive, The maximum duty of the output nz pressure waveform of each variable J9j section is divided into negative cycles.
Separate inductors L2, L12 can be used up to 2
The feature is that the current is extracted from the switching element, which improves the utilization of switching elements.
次に第9図は6個の双方向性スイッチング素子S1〜S
6を6相全波整流41を成に接続した基本的なオン−オ
ン型の6相整流装置k示し、平滑用インタ゛クタL2は
これ電流れる電流が変換周期で一定になる程度に大きな
インダクタンスを有する。Next, FIG. 9 shows six bidirectional switching elements S1 to S.
6 is connected to a 6-phase full-wave rectifier 41, and the smoothing inductor L2 has an inductance large enough to maintain a constant current in the conversion period. .
基本的な制御技術は第2図に(基9連して述べた制御方
法と同じ力ので詳述しないが、下記表にU −■相間電
圧の0°から2π;tてのIt’J間に」やけるスイッ
チング素子81〜S6のスイッチング!IIIJ作のシ
ーケンスの一例を示す。The basic control technology is shown in Fig. 2 (Basic 9 Although it will not be explained in detail since it is the same as the control method described above, the table below shows An example of the switching sequence of the switching elements 81 to S6 made by IIIJ is shown.
上記シーケンスについて説明すると、U−V相間電圧の
0〜π/6の位相では最初にスイッチング素子S1と8
5が、次に85と83が、更に次に慨
S6と84が6相交流入力の周波数よシも充分に高い周
波数で且つ前記制御方法によって順次スイッチング動作
を縁り返す。U −V III電圧のπ/6〜2π/6
の期間ではスイッチング素子S1と85、S5ど33、
S6.とSlが同保にしてjii1次スイツテング動作
を桧シ返す。同様に他の位相においても相当するスイッ
チング素子がスイッチング動作を行う。To explain the above sequence, in the phase of 0 to π/6 of the UV phase voltage, first the switching elements S1 and 8
5, then 85 and 83, and then S6 and 84 sequentially repeat the switching operation at a frequency sufficiently higher than the frequency of the six-phase AC input and by the control method described above. π/6 to 2π/6 of U-V III voltage
During the period, switching elements S1 and 85, S5 and 33,
S6. SL responded to Doho and returned the jii primary switching action. Similarly, corresponding switching elements perform switching operations in other phases as well.
次にJ′10図はオン−オフ型の6相整流装置の一例を
示し、スイッチングぶ子81〜s6の制御方法及びスイ
ッチングのシーケンスとオ90の装置庁の場合と同様な
ので説明を省略する。この装置では、スイッチング素子
81〜S6の内のいずれかの1対のスイッチング素子が
オンのときにインダクタL3にエネルギ金蓄え、スイッ
チング素子81〜S6のすべてがオフのとき負荷Fにイ
ンダクタL3 の蓄積エネルギが供給される。Next, Fig. J'10 shows an example of an on-off type six-phase rectifier, and the control method and switching sequence of the switching knobs 81 to s6 are the same as those of the device shown in Fig. 90, so a description thereof will be omitted. In this device, energy is stored in the inductor L3 when any pair of switching elements 81 to S6 is on, and energy is stored in the inductor L3 in the load F when all of the switching elements 81 to S6 are off. Energy is supplied.
第11図はオ9図において、各双方向スイッチング素子
$1〜S6の夫々を1対の双方向性半導体スイッチング
素子S1と81”、82と82′、・・・・・・S6と
S 6’で17・γ成し、入出力1!1すを変圧器Tで
直流的に絶縁した(1q成し我整流装置を示す。制御方
法はオ9区1の場合の制御における正の出力を得る動作
に負の出力を得る動作(180°位相のずれた動作)を
加え、前記表において180′位相のずれたシーケンス
同士k /Jnえてf:ill (ilするものであり
、各変換サイクル毎に正、負の出力をトランスに印加す
る。In FIG. 11, each of the bidirectional switching elements $1 to S6 in FIG. The input/output 1!1 is DC-isolated by the transformer T (1q is formed and the rectifier is shown.The control method is to convert the positive output in the control in case of By adding the operation to obtain a negative output to the operation to obtain a negative output (operation with a 180° phase shift), in the table above, the sequences with a 180' phase shift are k Apply positive and negative outputs to the transformer.
尚、制御の簡単な例についてj」(べて米だが、オ6図
及びオフ図に示した整流装置の4.+1に変圧器の2次
側jを直列接続した場合、各変l央部のスイッチング素
子のパルス幅制御をパルス幅の中央を基準罠その前後で
パルス幅を制心・(1することによシ、また刃・2図及
び2・8図に示しyc Ji−流値を庁の様に出力側を
並列接続した場合に駆動44号のパルス幅の大きい、或
いは小心い川11にスイッチング素子全ターンオンさせ
Jtば、制御の対称性が良くなり、力率の向上と入力電
流における高調波の低減を行うことができ、大幅に特性
を改善できる。As for a simple example of control, if the secondary side of the transformer is connected in series to 4.+1 of the rectifier shown in Figures 6 and 5, the central part of each transformer The pulse width of the switching element is controlled by using the center of the pulse width as a reference trap.The pulse width is controlled before and after the center of the pulse width. When the output sides are connected in parallel like in the case, if the pulse width of drive No. 44 is large or if all the switching elements are turned on for the cautious river 11, the symmetry of control will be improved, the power factor will be improved, and the input current will be reduced. It is possible to reduce harmonics in , and the characteristics can be significantly improved.
更にまた以上述べた災施例では固定された周期で発生こ
れる基鵡信号に茫づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
にIl;1次各変換部がスイッチング動作を行ったが、
入力iL流の波形の歪みを更に低減するICめに、各相
の入力電圧を検出 ゛して検出電圧の大きい相或いは小
孕いイ1の順序で変換部をスイッチング動作させること
も可能である。Furthermore, in the above-mentioned disaster example, the switching element of the first converter is turned on in response to the basic signal that is generated at a fixed period, and as it is turned off, the switching element of the next converter starts its switching operation. Each primary conversion unit performed a switching operation as shown in FIG.
In order to further reduce the distortion of the waveform of the input iL current, it is also possible to detect the input voltage of each phase and switch the converter in the order of the phase with the highest detected voltage or the phase with the lowest detection voltage. .
J″:J、上の説明では比状器の一方の入力端子に印加
するpl、’、 孕正弦波形として入力゛ti IEを
用いたが、この代りにPLL回路などを利用して入力周
波数に同期した正弦波信号を発生する正弦波発生器を使
用することも出来る。J'': J, In the above explanation, the input ゛ti IE was used as the pl, ', pregnant sine waveform applied to one input terminal of the ratio generator, but instead of this, a PLL circuit etc. can be used to adjust the input frequency. A sine wave generator that generates synchronized sine wave signals can also be used.
また実際の装置ではスイッチング素子を介して 。Also, in actual equipment, through switching elements.
入力から出力に通流する電流は各変換部内の漏洩インダ
クタンス及び出力側インダクタの値によって変換周期内
で変動する。この影響を低減するための制御方法として
は、スイッチング素子全通流する電流全積分した値が相
当する相の入力電圧の瞬時値の絶対i+t+に比例する
梯に制御する方法がある。しかし前記積分値はパルス幅
と電流値とに依存するためにその値が大幅に変動し、制
御が困難になる場合がある。この場合には入力からスイ
ッチング素子を介して通流する電流と制御量との積に相
当するイi’、’j’ f石”(分することにより11
1J記積分(Bitの変!!:IIを充分に小8く出来
゛るのでfji’l gllが容易になる。The current flowing from the input to the output varies within the conversion period depending on the leakage inductance in each conversion section and the value of the output side inductor. As a control method for reducing this influence, there is a method of controlling in a ladder in which the total integrated value of the current flowing through all the switching elements is proportional to the absolute value i+t+ of the instantaneous value of the input voltage of the corresponding phase. However, since the integral value depends on the pulse width and the current value, the value fluctuates considerably, and control may become difficult. In this case, 'i' and 'j' correspond to the product of the current flowing from the input through the switching element and the control amount (by dividing it into 11
1J integral (Bit change!!: Since II can be made sufficiently small, fji'l gll becomes easy.
この場合におけるfill (:I’ 1^はその辿’
j’、父が出力1a力に比例する値となり、iii!述
の1+、)合のtrillイ]+15・Xと逆になる。In this case, fill (:I' 1^ is the trace'
j', the father is a value proportional to the output 1a force, and iii! This is the opposite of the above-mentioned 1+, ) trill A]+15・X.
以上述べた(・云に本発明によれば、スイッチング素子
を多相交流の周波数よりかなり高い変換周波i改でスイ
ッチングさせ、その変」臭周波数による周期毎に各相よ
り出力ip、ljに取り出すエネルギが多相 −、
交流の2乗と制?1’l’ zjiとの積に比例すると
共に、各相から取り出すエネルギのr、済′A、nが前
記fijll r=R1量に比例する柱に制御している
ので、高d[8]波成分の非常に小訟い入力電流を流す
ことが出来るために;jT+信回路などにおける高1.
fl波成分に上る誘導障害を防ぐことが出来、また(F
1周波リップルの小さ一一定の出力亀圧全得ることが出
来る。更にこの発明によれば、入力i1+11の整流回
路と変か部との間に平?it回路を設ける必要がないの
で装置を小型比できる。As stated above, according to the present invention, the switching element is switched at a conversion frequency i which is considerably higher than the frequency of the multiphase alternating current, and the outputs ip and lj are extracted from each phase at each cycle according to the odd frequency. Energy is polyphase −,
AC squared and controlled? The high d[8] wave is Because it is possible to flow an input current with a very small component;
It is possible to prevent the induced disturbance on the fl wave component, and also (F
It is possible to obtain a constant output torque with a small one-frequency ripple. Further, according to the present invention, there is a horizontal line between the input i1+11 rectifier circuit and the strange part. Since there is no need to provide an IT circuit, the device can be made smaller.
尚、スイッチング素子としてトランジスタの他にサイリ
スタなど音用いることが出来るのは当然であり、以上の
実施例では対称6相交がし人力について述べたが、他の
多相人力又は2相6v式でも同様であり、入力波形が多
少変形している場合でも帰ユ1ループでもって入力にお
けるエネルギの流れを一定に制御1することにより出力
にひけるクツ5プルの低減を行える。It goes without saying that in addition to transistors, other devices such as thyristors can also be used as switching elements, and although the above embodiments are based on symmetrical 6-phase crossed manual power, other multi-phase manual power or 2-phase 6V systems can also be used. Even if the input waveform is slightly deformed, the energy flow at the input is controlled to be constant using the return loop, thereby reducing the drop in the output.
4.1ンInffの簡単外説明
第1図は従来の整流装置の制御方法を説明するための図
、第2図は本発明の一実施例全実施するための512流
装置の一例を示す図、第6図はそのl[Hlj 1゜(
i!11回路のブロック4黄成を示す図、第4図は各部
の動作のタイミングを示す信号を表わした図、泳5図は
人、出力側の波形を説明する1cめの図、第6図乃至1
・8図及び第9図乃至ツ・11図は夫々本発明に係る全
・流装置のfi+lJ御方法を実施するための塾15流
装置の異なる例を示す図である。4.1 Brief explanation of Inff Fig. 1 is a diagram for explaining a conventional method of controlling a rectifier, and Fig. 2 is a diagram showing an example of a 512 flow device for fully implementing an embodiment of the present invention. , Figure 6 shows that l[Hlj 1゜(
i! Figure 4 is a diagram showing the timing of the operation of each part; Figure 5 is a diagram showing the output waveform of the output side; 1
8 and 9 to 11 are diagrams showing different examples of the cram school 15 flow device for carrying out the fi+lJ control method of the full flow device according to the present invention, respectively.
Recl 〜Rec5− 堅(IT、 回路01〜G6
・・・変JV4部
F・・・負荷
Con・・・制御回路
1・・・基第情号発生器
2.2’、2”−リセットパルス形H,回路6.6′、
3″・・・遅延回路
4.4′、4″・・・11ス動ラッチ回路5・・・OR
回路
8・・・誤差増幅器
9・・・可制御定型流源
10.10′、10″・・・比較器
% U’l’出&li4人 オリジン電気株式会社第
11図
手続補正書
昭和58年12月27日
特許庁長官殿
1、事件の表示 昭和57年特許願第173646号
2、発明の名称 整流装置の制御方法6、補正をする
者
事件との関係 特許出願人
住 所 東京都豊島区高田1丁目18番1号〒17
1 電話(983)7111(代)4、補正命令の日付
自 発
5、補正の対象 「発明の詳細な説明」の欄(1)
本件明細書オ6頁第12行目1ら直流・・・・・・すれ
ば、」を下記の通り補正する。Recl ~Rec5- Hard (IT, circuit 01~G6
...Variable JV4 part F...Load Con...Control circuit 1...Basic information generator 2.2', 2''-reset pulse type H, circuit 6.6',
3''...delay circuit 4.4', 4''...11 latch circuit 5...OR
Circuit 8... Error amplifier 9... Controllable regular flow source 10. 10', 10''... Comparator % U'l' output & li 4 people Origin Electric Co., Ltd. Figure 11 Procedure amendment document 1988 12 May 27th, Mr. Commissioner of the Japan Patent Office 1, Indication of the case Patent Application No. 173646 of 1982, 2 Title of the invention Control method of rectifier device 6, Relationship with the amendment person case Patent applicant address Takada, Toshima-ku, Tokyo 1-18-1 〒17
1 Telephone (983) 7111 (Main) 4. Date of amendment order Voluntary 5. Subject of amendment ``Detailed description of the invention'' column (1)
In the present specification, page 6, line 12, 1, direct current... is corrected as follows.
1ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」
■ 同書オフ負第15行目1・・・・・・01′を介し
て放出する・・・・・・」を下記の通り補正する。1) If the load on the AC input is linear and the DC output side is controlled so as to obtain a constant amount of energy, it will be released through the same book Off Negative Line 15 1...01' ” is corrected as follows.
「・・・・・・C1′に帰還する・・・・・・」(3+
)同書第10頁第4行目F・・・・・・大きさに比例し
て上昇する。」を下記の通り補正する。"...Return to C1'..." (3+
) Same book, page 10, line 4 F...It rises in proportion to the size. ' shall be corrected as follows.
[・・・・・・大きさに比例する上昇率をもって上昇す
る。]
(4)同書第16頁の第14行目乃至第16行目「・・
・・・・インダクタL2、・・・・・・通流する。」を
下記の通シ補正する。[...It rises at a rising rate proportional to its size. ] (4) Lines 14 to 16 of page 16 of the same book “...
. . . Inductor L2, . . . conducts current. ” shall be amended as follows.
l・・・・・・インダクタL2に蓄えられたエネルギが
ダイオードD1o’を介して通流する。」(5)同書第
17貞のオ8行目及びオ9行目「定であれば、・・・・
・・流れるが、」を下記の通シ補正する。l...The energy stored in the inductor L2 flows through the diode D1o'. (5) In the same book, No. 17, line 8 and line 9, “If it is fixed,...
"...Flows, but" is corrected as follows.
「定となり、前述のパルス幅制御が入力周波数に対して
十分に高い変換周波数であれば、当然に入力側では高周
波成分を除くだけで正弦波形状の電流が流れる。」
(6) 同書同頁の第11行目1・・・・・・一定な
ので、入jを下記の通シ補正する。"If the above-mentioned pulse width control has a sufficiently high conversion frequency with respect to the input frequency, a sinusoidal current will naturally flow on the input side simply by removing the high frequency component." (6) Ibid., same page. The 11th line 1... is constant, so the input j is corrected as follows.
[・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、入」
(力 同書同頁の第14行目及び第15行目「・・・・
・・リップル・・・・・・ことが出来、」全削除する。[...Since it is constant, it is possible to obtain a DC output voltage with small ripples, and the input voltage is constant.''
・・Ripple・・・・can be done, ``Delete all.''
(a 同書同頁の第20行目[・・・・・・制御し得る
ので、高周波化・・・・・・]會下記の通り補正する。(a, same book, same page, line 20 [...It can be controlled, so the frequency is increased...]) Correct as shown below.
「・・・・・・制御し得るので、オン−オフ型の:″バ
ータ利用して出力側を並列接続でき、かつ低電圧大電流
において高周波化・・・・・・」(9)同書刈・19頁
の第1行目乃至第20頁の第16行目「オ6図は・・・
・・・重畳される。」を下記の通り訂正する。"...Since it can be controlled, the output side can be connected in parallel using an on-off type converter, and high frequency can be achieved at low voltage and large current..." (9) Ibid.・From the 1st line on page 19 to the 16th line on page 20, “Figure 6 is...
...is superimposed. ” is corrected as follows.
Claims (1)
ン時に該スイッチング素子會介して出力にエネルギを送
出して出力電圧を得る整流装置の制御方法において、前
記各相のスイッチング素子を多相交流の周波数よシ高い
変換周波数で、且つこの変換周波数で決まる各周期にお
いてオンしている相のスイッチング素子のオフに伴い他
の相のスイッチング素子がオンするごとくして上記各相
のスイッチング素子が順次−通りスイッチングfjhn
k行う様に制御すると共に、前記変換周波数で決まる各
周期において多相交流の各相より出力側に取り出される
電力が多相交流の瞬時電圧の2乗に比例する値と検出信
号に応じた制御量との所定の関係に依存する様に制御す
ることを特徴とする整流装′敢の制御方法。 (2) 各相の前記スイッチング素子が予め決められ
たシーケンスでスイッチング動作全行うことを特徴とす
る特許請求の範囲(1)に記載した整流装置の制御方法
。 (6) 各相の前記スイッチング素子が多相交流入力
の各相における検出婆れた電圧値の大きい又は小さい相
の順序でスイッチング動作を行うこと全特徴とする特許
請求の範囲(1)に記載された肝流装置の制御方法。[Scope of Claims] (1) A method for controlling a rectifier which receives polyphase alternating current as input and obtains an output voltage by sending energy to an output through a switching element when a switching element is turned on, comprising: switching of each phase; The elements are operated at a conversion frequency higher than the frequency of the polyphase alternating current, and in each period determined by this conversion frequency, the switching elements of the other phases are turned on as the switching element of the phase that is turned on turns on. The switching elements are sequentially switched fjhn
control so that the power extracted from each phase of the polyphase alternating current to the output side in each period determined by the conversion frequency is proportional to the square of the instantaneous voltage of the polyphase alternating current and the detection signal. A method for controlling a rectifier, characterized in that the control is performed in a manner dependent on a predetermined relationship between the flow rate and the flow rate. (2) The method for controlling a rectifier according to claim (1), wherein the switching elements of each phase perform all switching operations in a predetermined sequence. (6) Claim (1) characterized in that the switching elements of each phase perform switching operations in the order of the phases with larger or smaller detected voltage values in each phase of the multiphase AC input. A method for controlling a hepatic flow device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173646A JPS5963976A (en) | 1982-10-01 | 1982-10-01 | Controlling method for rectifier |
| JP1030640A JPH01252174A (en) | 1982-10-01 | 1989-02-09 | Rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173646A JPS5963976A (en) | 1982-10-01 | 1982-10-01 | Controlling method for rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963976A true JPS5963976A (en) | 1984-04-11 |
| JPS642033B2 JPS642033B2 (en) | 1989-01-13 |
Family
ID=15964467
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173646A Granted JPS5963976A (en) | 1982-10-01 | 1982-10-01 | Controlling method for rectifier |
| JP1030640A Pending JPH01252174A (en) | 1982-10-01 | 1989-02-09 | Rectifier |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030640A Pending JPH01252174A (en) | 1982-10-01 | 1989-02-09 | Rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPS5963976A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163576A (en) * | 1986-01-11 | 1987-07-20 | Hitachi Ltd | Controller for converter of pwm type |
| US4768141A (en) * | 1986-02-01 | 1988-08-30 | Guido Hubertus | D.c.-a.c. converter having an asymmetric half-bridge circuit |
| JPS645357A (en) * | 1987-06-25 | 1989-01-10 | Mitsubishi Electric Corp | Power converter |
| JP2005223978A (en) * | 2004-02-04 | 2005-08-18 | Fuji Electric Fa Components & Systems Co Ltd | Motor drive device |
| JP2013158239A (en) * | 2012-01-31 | 2013-08-15 | Delta Electronics Inc | Three-phase soft-switched power-factor correction rectifiers |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523983U (en) * | 1991-05-10 | 1993-03-30 | 東京ユタカ電子株式会社 | Pseudo incense holder |
| JPH05336752A (en) * | 1992-05-27 | 1993-12-17 | Hitachi Ltd | Switching regulator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133170A (en) * | 1982-01-29 | 1983-08-08 | Matsushita Electric Works Ltd | Dc power source device |
-
1982
- 1982-10-01 JP JP57173646A patent/JPS5963976A/en active Granted
-
1989
- 1989-02-09 JP JP1030640A patent/JPH01252174A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163576A (en) * | 1986-01-11 | 1987-07-20 | Hitachi Ltd | Controller for converter of pwm type |
| US4768141A (en) * | 1986-02-01 | 1988-08-30 | Guido Hubertus | D.c.-a.c. converter having an asymmetric half-bridge circuit |
| JPS645357A (en) * | 1987-06-25 | 1989-01-10 | Mitsubishi Electric Corp | Power converter |
| JP2005223978A (en) * | 2004-02-04 | 2005-08-18 | Fuji Electric Fa Components & Systems Co Ltd | Motor drive device |
| JP2013158239A (en) * | 2012-01-31 | 2013-08-15 | Delta Electronics Inc | Three-phase soft-switched power-factor correction rectifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS642033B2 (en) | 1989-01-13 |
| JPH01252174A (en) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7050311B2 (en) | Multilevel converter based intelligent universal transformer | |
| US5124904A (en) | Optimized 18-pulse type AC/DC, or DC/AC, converter system | |
| Kim et al. | Dynamic voltage restorer using switching cell structured multilevel AC–AC converter | |
| US20080290845A1 (en) | Charge-transfer apparatus and method | |
| EA008239B1 (en) | Charge transfer apparatus and method therefor | |
| US7402983B2 (en) | Method for use of charge-transfer apparatus | |
| US9787211B1 (en) | Power converter for AC mains | |
| Alammari et al. | Matrix converters for electric power conversion: Review of topologies and basic control techniques | |
| Green et al. | Three-phase step-down reversible AC-DC power converter | |
| Liu et al. | Multi-level voltage sourced conversion by voltage reinjection at six times the fundamental frequency | |
| JPS5963976A (en) | Controlling method for rectifier | |
| JP3129971B2 (en) | Transformerless three-phase converter | |
| Zhang et al. | Novel three-phase AC-AC Z-Source converters using matrix converter theory | |
| US4038592A (en) | Voltage and frequency control circuit | |
| Singh et al. | Modeling & simulation of multi-pulse converters for harmonic reduction | |
| Peterson et al. | Modeling and analysis of multipulse uncontrolled/controlled ac-dc converters | |
| Takahashi et al. | Power decoupling method for isolated DC to single-phase AC converter using matrix converter | |
| Bellar et al. | Comparative analysis of single-phase to three-phase converters for rural electrification | |
| Rivera et al. | Three-Phase AC-DC Converters with Passive, Active and Hybrid Current Injection Circuits-Part I | |
| de Freitas et al. | Programmable PFC based hybrid multipulse power rectifier with sinusoidal input line current imposed by digital controller | |
| JPS5963975A (en) | Controlling method for rectifier | |
| RU83878U1 (en) | AC / DC COMBINED POWER SUPPLY DEVICE | |
| JPS5963977A (en) | Rectifier | |
| JPS6311869B2 (en) | ||
| Masud et al. | Study of AC-DC converter |