JPS5963976A - 整流装置の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多相交流入力の周期よりも充分に短い周期毎に
多ａ５！流の瞬時電圧値の２乗に比例する値と制御片と
のｎｒ定の関係に依存するエネルギを出力に得るＡＣ−
ＤＣ変換に関する。

多相交流式ノへ例えは商用の３相交流入力から所望のイ
Ｕ”Ｉの直流電圧を得たい場合の従来の代表的なスイッ
チングモードの整流装置としては之・１図に示す碌なも
のがある。この従来の整流装置は各６相又流入力端子に
匣列に接続されたインダクタＬｕ％Ｌｖ％ＬＷ、６個の
整流器Ｄ工〜Ｄ６からなシ、３相交流入力を全波整流す
る６相全波整流回路１ｅｃ１、この６相全波整流回路の
出力を平滑する平滑回路ｔ−構成するインダクタＬｌ　
とコンデンサＣ１、トランスＴの１次巻線Ｎｌ　ｆ介し
て互いに直列接続されたスイッチングトランジスタＱｌ
　　ｓ　Ｑｌ　％　これらスイッチングトランジスタの
オフＪυ」間に等連してトランスにおけるエネルギをコ
ンデンサＣ１に流すダイオードＤ７　とＤ８、トランス
Ｔの２次巻線Ｎ２の電圧を整流する整流器Ｄ９、フライ
ホイールダイオードＤＩＯ−出力フィルタ回路を４：’
：　成するインダクタＬ２　　とコンデンサＣ２、出力
文１：、１子０．０′及び出カイ、：ｉ、１子Ｏ１０′
間の直流出力面、圧を一定にする様にスイッグーングト
ランジスタＱｌ、Ｑ！、をパルス幅制仰する制御回路Ｃ
ｏｎからなっている。

斯かる従来の整流装置では６相父＋ｊｉｕ入力を３相全
波ｊ俵流回路Ｒｅｅ１で整流した後にインダクタＬｌと
コンデンサＣ１とからなる平ｒｉ１回路でもって平溝さ
れた１区流にしているので、最も電圧の高い相のダイオ
ードを介して各相ｔパルス状電流が通流する１ｃめに高
調波成分を多く含んでいる、整流回路Ｒｅｅ１に設け１
ｃインダクタしｕｌＬｖｌＬｗｔもってしても少くとも
低次の凸Ｖ、′】波成分は除去出来ない。この高調波成
分は通信回路に誘導障害會与えてこれを誤動作させる大
きな原因となるばかシで力く、同じ給屯綜に接続されｆ
ｃ周辺ｉ壷器にも悪影ｇを与えｒｃシ・、多相反流の給
電緑の１１Ｃ力損失の」ρ大及び発電機との組合せでは
発電機の電力損失の増加などによる容量のＫｌ大’ｉｃ
　４（３米する。また平滑用インダクタＬ１とコンデン
サＣ１が必要であるという欠点がある。

不発明はこの様な従来の欠点を除去するものであって、
対称の多相反流及び２相６緑式の入力側とその一定負向
ヲ有するＤＣ出力側においてはエネルギの流れの瞬時値
が一定になるという知見に八づき、多相交流入力電流が
正弦波状の波形で流れる様に各スイッチング素子の尋通
期間ｆｒ％定の方法で制御することによシ、多相交流入
力電流の高調波成分を低減し、且つリップル分の小さい
一定の１α流出力ヲ１１）ることが出来ることを特徴と
している。

対称負荷を有する対称ｎ相又流装置（ｎ≧６）において
は、入力１ｉ１！ｌのＩｌｔ’ｊ時電圧ｖｊは、Ｖｊ−
ＪＦｖｍＳｉｎ　（ωＬ　−２π（ｊ、−１）／ｎ）　
・・・・憔で表わされる。但しｊ＝１．２．６、・・・
・・・ｎ１■　は入力電圧ｖｊの実効値である。

ここで各相間に接航嘔れる負荷が夫り抵抗値Ｒ含有する
抵抗負荷の場合には、入力部に供給される１Ｃ１［時電
力Ｐｉば、 になる。

この６）式は対称ｎ４（」交流装置４において流れるエ
ネルギが一足であることを示す。従ってこのことから直
流出力側に一定のエネルギを引する様にす１％ば、入力
ｆ１１）には正弦波状の多（（］交流入力１２Ｉ、流が
流ｉするので十分に高ｈτ：ツ波成分全低減できる。

また直流出力側に一定のエネルギを取り出すに。

は、上記の式から多相又流入力の各時点における各相の
瞬時電圧値の２乗に比例するエネルギを取り出せば良い
ことが分７＋。

本発明は以上述べｆｃ様な知見に、Ｊ、Ｉｊつく具体的
なＡＣ−ＤＣ変換を提供するものである。

以下図面により本発明に係るＡ　Ｃ−Ｄ　Ｃ変換の各実
施例について詳述する。

先ず第２図乃主第５図により本発明の一実施例を説明す
る。

第２図に示す整流装置の主回路は３相交流入力の各、１
０　Ｕ％ｖ１Ｗの各ラインに直列接続されたインダクタ
Ｌｕ％　Ｌｖ％ＬＷ％相間に接続されたコンデンサＭ相
全波整流器りと・ンデンサＣ’　　とよりなる同−栂成
のふ〉流回路Ｒｅｅｌ、Ｒｅｅ２、Ｉｔｅｅ３、同時に
スイッチング動作を行う一対のスイッチングトランジス
タＱｌ　　とＱｌ、１次巻ＬＡＮよ　と２次巻線Ｎ２　
とを有する変圧器Ｔ及びスイッチングトランジスタＱ１
　　と婿のオフ時に等連して変圧器Ｔに蓄えられた励磁
エネルギなどをコンデンサＣｆヲ介して放出するための
ダイオードＤツ　と１）８から々る同一オｔ’を成の変
換部Ｇ１、Ｇ２、Ｇ３．６変（４部の出力を並列に組合
せる様に接続され゛７Ｃ整流器Ｄ９、Ｄ９、Ｄ９、フラ
イホイーリング用ダイオードｊ−）１０−平滑回ｍｋ　
根にするインＰ！ｌ’Ｌ２、ｉ、ｇ　　と’：１７７７
Ｖに２　、Ｌ：２　及びコンデンサＣ３からなり、その
出力）“ｊ“２１には負＜：：ｊ　Ｆが接続？れている
。

この火ｈ’、Ｑ　＋１における表、゛・流値（；ムは各
（１）旧電圧全工≦流する整流回路と変Ｌ’：Ｓ　ｆ；
３との間に入力ｈ′、１波餘又用の平滑回路を設ける心
上のないことケ４１″！成上の１つの特徴としておシ、
後述する全く新規な制仰方法によって各スイッチングト
ランジスタＱ１　とＱ１′をスイッチング動作ζせてＮ
、ｉ＋、流された正弦波状の電圧を開閉することにより
入力端子の高ｉ、ｊｌｔ波成分を大幅に低減すると共に
、リップル分の（１趣めて低い安定化し７Ｃ直流出力を
待るものである。

第６図はこのｔ；１］御方法金行う制子３１１回路のブ
ロック宿成の一例を示し、第４図は各部の動作のタイミ
ングを示すイａ＠を表示しておシ、第５図（イ）、０３
）は夫々変換部の人、出力波形を説明するための図であ
る。、第３図において、凸ｊ％’４　（ｉ’ｆ号発号器
振器１相又流入力のＪ、’ｄ波数よりも充分に高い周波
数、例えば２０１Ｇｆｚの基ｊいパルス信号音生ずる。

この基準パルス信号は第４図においてｏ；７．刻ｔよで
発生されるイΔ号ａで示感れる。この（ｊ号ａの立上り
でリセットパルス形成回路２は所定パルス’＋’１Ｍ　
、例えば１μ秒のパルスＩｉ’＋ｉｆのリセットパルス
を生ずる。こノリセットパルスｔ！ＯＲ回路５奮介して
リセット用ＦＥＴ６のゲートに印加され、このＦＥＴ６
　ｔそのパルス幅だけターンオンさせてキャパシタ７の
電荷をほぼ零まで放電Δせる。遅延回路３はリセットパ
ルスの立下がシからスイッチングトランジスタＱよ、Ｑ
□′のキャリア蓄積時間にはに等しい時間だけ遅れた時
刻、りまシ信４′ｊａ″がら時間τだけ遅延した時刻ｔ
２　　にオン信号すを駆動ラッチ回路４に与える。これ
に伴い駆動ラッ□チ回路４は第１の変換部Ｇ１のスイッ
チング）＞ンジスタ。１１Ｑ１′のベースに駆動信号ｓ
ｌを与えて、信号ｄで示す様にターンオンさせる。

ＦＥＴ６に並列に接続されたキャパシタ７は誤差増＋１
傷器８からの誤差信号によって定電流値が制な１ｊされ
る可制仰定電流源９からの定電流にょシ充電きれる。誤
差増ば、Ｓ器８が出力する誤差信号は整流Ｋ　ｉＲ’に
おける直流出力電圧に比例する検出信号Ｓｄ　　と基部
値との間の差に依存する。従ってキャパシタ７の充１よ
々圧は基準信号ａに〆、（つくリセットパルスにより一
且はぼ５Ｄ値までｌｉ′＋：下した後、Ｇｉｉ制御歇、
この実カニＨ１でに１：出プバ（ｊ５圧検出イシ号Ｓｄ
　　とシ、（準値との差の太きびに比例して上昇する。

苺ヤパシタ７の充’ｉ：ｊ　々圧は各比較？、’ｉｒ　
１０　、　１０’、１０″の正）ｌｉｌ“４子に印加さ
れる。これら比く象″ｒ：）の魚船１子には夫々全波５
ト流器１１．１１′、１１″のｉｒｊ流側端子と抵抗１
２．１２′、１２″が夫々Ｊ：’Ａ　＜、’、；込ｔ１
２、全波整流器１１の父流側Ｑ：ｔ３子１３．１４間に
は３相交流入力のＵ−Ｖ’相聞電圧に比例する１：Ｌ圧
が、全波整流器１１′の交流側端子１６′、１４′間に
はｖ−ｗ相間電圧罠比例する電圧が、また全波８．＞流
器１１″の交流ｆ！！ｌ端子１３″、１−４”間にはＷ
　　Ｕ　相間ｔｒｙ、　圧に比例する電圧が夫々印加さ
り、ているので、比較器１０の負ｌＸ１ｌｉ子にはＵ　
−Ｗ相間の交流電圧を全波整流した正弦波形状の電圧が
現出し、同行に比較器１０′、１０”＋７）夫々ノ負端
子にはＶ　−Ｗ　４１１間の９流電圧、〜Ｖ−Ｕ相間の
交流電圧金夫々ｂ、＼流した正弦波形状の電圧が印加さ
れる。夫々の比ｅｚ器１ｏ、１０′、１０″は正、負Ｄ
ｊｉｊ子に印加杯ノＬる前述の様な電圧を比較し、正舊
１１１子の電圧が負端子の電圧に等しくなったときオフ
イδ号を出力する。比較器１０のオフ信号Ｃは時刻ｔ３
　でｌｆｆ１　ｆｉＩノラッチ回路４に入力され、これ
に伴いＩハ動ジッチ回路４は変換部Ｇ１におけるスイッ
チングトランジスタＱ工、Ｑ工′に対するベース駆動信
号Ｓ１の供給を停止する。

従ってトランジスタＱよ、Ｑ０′は第４図において１３
号ｄで示す様に蓄積時間の０過し′７Ｃ後の時刻ｔ４で
ターンオフする。

次に比較器１０からの出力信号９は回路２と同＄１．’
Ｊ成のリセットパルス形成回路２′に入力される。

これに伴い回路２′は回路２が生ずるリセットパルスと
同様なリセットパルスをＯＲ回路５を介してＦＥＴ６の
ゲートに与え、これをターンオンしてキャパシタ７の電
荷を放電させる。また回路６と同ＦＪ成の遅延回路３′
はリセットパルスを受けて信号Ｃよりキャリア菩４７ｆ
時間にほぼ心しい時間τだけ遅延した時刻ｔ５　にオン
信号ｅｔ督勤ラッチ回路４′に与える。これに伴い回路
４′は変換部Ｇ２のスイッチングトランジスタにｊ必ｇ
１υ信号Ｓ２　を与えてこれをターンオン芒ぜる（情−
けｇ）。１ｔ）びキャパシタ７は変ｆト部Ｇ２のオン「
・０作）（旧；１１にｊ？ける出力電圧検出信号Ｓｄの
大きさに依存する冗ｊｌｊ−流によシ充電される。この
充７；丸に圧は比Ｎ　Ｒ７４１０′によって前述と同様
にｖ−Ｗ相間電、圧に比１：ｉｌする電圧を全波整流し
た正弦波形状の電圧と比較され、メ（方の電圧が静しく
なった時点ｔ６　で信号ｆＷｒ［メ動ラッチ回路４’に
与えると共にリセットパルス形成回路２″に与える。駆
動ラッチ回路４′は信号ｆ會受けると直ちにベース駆動
信号Ｓ２　の送出會停止し、これに伴い変換部Ｇ２はそ
のスイッチングトランジスタの蓄積時間経過後の時刻１
．　でターンオフする。

次にリセットパルス形成回路２″は比較回路１０’から
信号ｆを受けてリセットパルスｋ　ＯＲ回路５を介して
ＦＥＴ６のゲートに与え、これ全ターンオンさせてキャ
パシタＺの電荷ヲｉ′・目３に放１代させる。

第３の遅延回路６″は回路２″からのリセットパルスを
受けて、信号ｆから時間τだけ迎帆≧れた時刻ｔ８　に
オンイ８号りをＩｕ動クラッチ１０１路４″与える。

これに伴い該回路４″はＡハ動信号８３　を変換部Ｇ６
のスイッグングトランジスタに印加してこれをターンオ
ンさせる（信号ｊ）。キャパシタ７はＦＥＴ６のオンに
より一且放電され、ｒｌｊび出力電圧検出信号Ｓｄ　に
比例する定′１；Ｌ流で充電される。キャパシタ７０充
−々圧は比較器１０″によシロ相父流入力のＷ−Ｕ相間
電圧に比例する電圧を全波整流した正弦波形状電圧と比
較され、比較器１０″はこれら双方の電圧が等しくなっ
た時点ｔ９　でオフ信号ｉを駆動ラッチ回路４″に与え
る。これに伴い回路４″は駆動信号Ｓ３の供給を停止し
、変換部Ｇ６はそのスイッチングトランジスタの容積時
間の経ｉ１４後ターンオフする（イボ号ｊ）。Ｊｉｆ流
器９．９′、９″のいずれもが非等連の区間ではインダ
クタし２、Ｌ２′に蓄えられたエネルギがダイオードＤ
ＩＯ及び負荷Ｆｔ介して逆流する。この様に各部が動作
して１囚１１ＪＩ　Ｔが終了する。尚、）・６図におい
て１５は各全波整流器１１．１１’、１１”Ｏ順方向ド
ロップによる悪影替奢打粕すための４１１慣用ダイオー
ドである。以上の動作説明をを約′すれは、各変換部に
おけるスイッチングトランジスタは時分；ζ；１」、つ
ｌシ多相交流入力電圧のＩ　Ｊ１’、ｌ　ｉｌｌよりも
充分に小きい各周ル」内で＋＋Ａ次スイッチングＱ９作
し、（〜かもオンしているスイッチングトランジスタの
ターンメツに伴い次のスイッチングトランジスタがオン
する様になっておシ、すまに各変換部におけるスイッチ
ングトランジスタは出力電圧検出信号と各相間電圧に比
例する正弦波状電圧との私に比例するパルス幅で制御さ
れ、且つ各スイッチング素子は各相間電圧の整流された
正弦波状車圧を開閉している。従って各変換部のスイッ
チングトランジスタは、多イ１］文流の周期よシも充分
に短い周１υＪ毎に多相交流の各相より出力側に取シ出
きノするエネルギが多相交゛流の１４４時電圧イ１（１
の２米に比例する値（Ｋｓｉｎ”　Ｏｔ　：　Ｋは定数
）と制御（２Ｙとの積に比例する様に、スイッチング制
御されるのが分る。

更にこの制御方法を分シ易くするために第５図によって
Ｕ相を中心にした１８０°区間における変換部の６相又
流入力波形と出力１ｉ’１波形を１祝明する、ツ・５図
面においてｖｌはＵ−Ｖ相間’Ｉ’ｉｊ圧波形、ｖ２は
Ｖ　−Ｗ相間電圧波形、Ｖ３　はＷ−Ｕ相間電圧波ＩＩ
ジを示し、同図（Ｊ３）においてＵｌ、Ｕ２、Ｕ３は６
相交流入力波形の６０°間Ｕｉ１％　＆Ｃ相当する時刻
ｔｏ−ｔ５〜Ｇ６は、例えば２０１（Ｈｚの変換周波数
で動作し、６変ｊ＞↓部Ｇ１〜Ｇ６が６相交流入力の対
応する相間’ｒＦ’ｉ＋圧を２０１ｕｔｚの変換周波数
で開閉する。第５図において鎖線で示す様に、Ｕ−Ｖ相
間１ｆｉ：　ＬＥ　ｖｌが零値である時刻ｔｏから始は
る１周期における各出力電圧波形は、前記実施例で詳述
し′１′ｃ様に出力電圧検出（＋’ｆ号Ｓｄに依存する
キャパシタ７の充電々圧と相当する′６（（］間電圧の
ｌｉ！’１．時値との比較によって決定されるパルス幅
で各変換部０１〜Ｇ６のスイッチングトランジスタがｆ
ｉｉ制御きれ、且つこれらスイッチングトランジスタが
イ（１轟する各イ１間°市圧を全波療流した正弦波状電
圧を開閉すること全考え併せれば、時刻ｔｏＫ、おける
入力ＶＩＫ対応する出力Ｕ１　けパルス１１へ４及び振
幅ともに非常に小ツ＜、人力ｖ２に対応する出力Ｕ２　
及び入力Ｖ３に対応する出力Ｕ５　は双万共には１才畳
しく、かつ出力Ｕ□に比べてパルス１１・、〜とｊ、７
．ｉ、　＋ｌ；、％の双方とも充分に大きくなることが
容易に理解″：５）しる。

次に図示のトる１係上、相反流入力のＵ　；（ｉ］の、
５　ＣＩ’に１＋１当する時刻ｔエ　（勿論「３刻ｔ。

〜ｔよの間でも２０　ＫｆＩｚの変」５口１ｌｉｌ波数
で各変換部はｊｊ、ｌＪ作している）で始まる周期につ
いて説明すると、出力Ｕ１　は入力■、が正弦波形で土
丹するに伴いパルス幅及び振幅ともにｊ“：′Ｉ大し、
出力Ｕ２は人力ｖ２が最大振幅になるに伴いそのパルス
幅及び振幅ともに最大になる。また出力Ｕ３は時刻ｔ工
で入力ｖ３が竺にはＩＴ　守しくなるにｆｐい、パルス
幅及び振鈴ともに出力Ｕ１　にほぼ等しくなる。以下時
刻ｔ２、ｔ３・・・・・・ｔ５から始まる？ｉ同周期つ
いても同様に説明される。

つまシこの実パ１１例では多相交流入力の周波数を５０
１（ｚとすると、その各局ｌす］を２０　Ｋｌｆｚの変
換周波数で４００等分し、この４００等分した各周期に
おいて変換部０１〜Ｇ　６′（ｃ−前述の通り制御方法
で時分割制む１１シている。４ＯＯ心分詐れた各局ＩＪ
Ｉにおける出力Ｕよ〜Ｕ３の総和は制？ｉ１１量、つま
り出力’＋ＩＬ圧検出イ１１′号Ｖｄ　　と基準値との
差である誤差信号に比例し、この検出４３号Ｖｄ　が一
定であれば、上記式（５）よシ各周期における出力Ｕ１
〜Ｕ３の総和がすべて等しくなることが分る。

従って前述の（ろ）式よ多入力側の瞬時電力Ｐｉ　は一
定であるので、出力側に得られる１舜峙覧力が一定であ
れば当然に入力側では正弦波形状の■（−流が流れるが
、この実施例でも多才（］交流入力の周波数よりも充分
に高い２０ＫｆＸｚの変換周波数による各周期の出力Ｕ
ｌ〜Ｕ３の総和がほぼ一定なので、入力側には高１．’
Ｍ波成分の極めて少ない正弦波形状の電流が流れること
が容易に理！７１できる。

またこのＡ　Ｃ−Ｄ　Ｃ変換によれば、リップルの小さ
い１α流出力電圧全得ることが出来、前述からも分る様
に変換部Ｇ１のスイッチングトランジスタのオフに伴い
変換部Ｇ２のスイッチングトランジスタがターンオンし
、そのターンオフに伴い変換部Ｇ６のスイッチングトラ
ンジスタがターンオンする様に制御し得るので、高周波
化し易く、シかも実Ｆａ１例に用いたコンバータの最大
チューティである１／２まで利用ｒ：１を、τらめるこ
とが出来る。

この様ｌ追従？１ｉｉｌ　４・；■１を可ｆ！ｆ’：と
するためには、各久］も３部におけるスイッチングトラ
ンジスタのギヤリア蓄積時間の影響を除くためにほぼ等
しい時間だけ遅延してオン信号が与えられる様にすると
共に、パルス幅における人、力電圧との比例鞘度を向上
坏せるため、コンデンサ７の充電はこの遅延時間が始ま
る前より行われｔ！ｒ？めることがｑ；Ｊ　’ｉ　（、
い。

次に斯かるＡＣ−ＤＣグ【換によりイ１＃られた具体的
な特性例を述べる。但し高１１１４波は２次から４５次
までの範囲である。

入力が３　′Ａ１１交流（５０Ｈｚ　）の２００Ｖ、出
力力Ｄ　Ｃ４８Ｖ　％　３０　Ａ　（Ｄ　場合：入力電
圧の高調渡分−Ｕ　　Ｖ：１．６７％、Ｖ−Ｗ：１．４
１％、Ｗ−Ｕ：２．２２チ 入力電流の高調渡分−Ｕ：５．０２チ、Ｖ：　４．０７
％、Ｗ：４．７５饅 力率−０，９８２、効率−８８，６チ となる。

第６図は本発明の他の一笑施例全説ＩＪＩＪするための
整流装置を示し、ふく流器Ｄ９、Ｄ９′及びＤ９″の各
出力はダイオードＤ１１、Ｄ工１′及びＤよ、″などを
介してＩＲ列接続される。仁の整流装置の制御方法とし
ては２通りあって、２１の制御方法は前記実施例の方法
と全く同じであり、第２の制御方法は出力が直列になっ
ているため時分割せずに変換部０１〜Ｇ５のすべてのス
イッチング素子を同時にターンオンまたは導通１す］間
の一部が重なる様に動作させて夫々パルス幅制御するこ
とが可能である。この第２の制御コ１１方法においても
本発明の基本的な技術思想をなす点、つまりスイッチン
グ素子′？！ｒ、６相交流入力の周波数よりも充分に高
い変換周波数でスイッチングさせること、及びこの変換
周波数による周期毎に、６相交流入力の各相よ）出力側
に取り出される電力を６相交流の１ｉｌｔｉ時的な電圧
の値の２乗に比例する（ｆｊと制０４Ｉｎとの債に比例
場せると共に多相交流の各相から取り出す″電力の総和
を制御ユ、にに比例する４ゑに制御する仁とは前記実施
例と全＜　ｌｉｌじである。

従ってこの第２の（！ｉＵ仰方法を７５　Ｆｉｌをも用
いて簡単にｉ′翻Ｌしｊすると、変（；、６部Ｇ１、Ｇ
２・Ｇ６の各スイッチング莞子は予め決めらｉｔた周波
数による各時刻で同時にターンオンし、出力電圧仕出信
号Ｓｄ　　と多相父流入力のＩｉ’：４１１＋’、ｃ値
とのｆｏｆに比例する夫々のバｋ　ス１ｉ５４でもッテ
ｆｂ１．ｌ　ｉ’ｉｌ　サｔ１−４　ｏ　ヨッテもｂ’
ｌ　１１）Ｊにおける各相の出力Ｕよ、Ｕ２　、Ｕ３は
各周期の始めの時刻における４１１当する人力相ｖ１．
■２、Ｕ３の振幅と、その周期の出力電圧仕出信号Ｓｄ
　と基４に電圧との差と多相又ｖ１し入力の１ｔｔ時ｆ
的との積に比例する値とにより決定ネれる。この制御方
法では出力側の整流器Ｄ９、Ｄ９′、Ｄ９″の出力Ｕ□
、Ｕ２、Ｕ３が重畳される。

°次にオフ図は変換部０１〜Ｇ３がスイッチング素子に
よりブリッジ借１反され、セッタタップの両波整流回路
が直夕１目Ｘ続されている↓：）合を示す。

この整流装置１′ｉにおいても２１５本的な制御方法は
前に述べた実ｍ例の方法と全く同じであるので詳述しな
い。

次に刀′８図に示すヨ、′；流装置は出力τＩ１１の活
流回路を全波整流ブリッジＤ９、Ｄ９′、Ｄ９″とし、
夫々の一方の整流アームｄｉ、ｄｌ’、ｄｌを並列接続
して第１のインダクタＬ２に直列し、他方の整流アーム
ｄ２、Ｕ２、ｄ２ヲ並列接続して別の第２のインダクタ
Ｌ　ｉＫ直列している。この装置の基本的な制御方法も
最初の実施例と同じであるが、各変換部が１個のインダ
クタし２又はＬ１２に供給する電圧の波形の最大デユー
ティは１に制限されるから、正、負のサイクルに分けて
各変Ｊ９ｊ部の出力ｎｚ圧波形の最大デユーティの１／
２まで利用できるよう、別々のインダクタＬ２、Ｌ１２
から電流を取シ出す様にしたことを特徴とし、スイッチ
ング素子の利用重金向上させることが出来る。

次に第９図は６個の双方向性スイッチング素子Ｓ１〜Ｓ
６を６相全波整流４１を成に接続した基本的なオン−オ
ン型の６相整流装置ｋ示し、平滑用インタ゛クタＬ２は
これ電流れる電流が変換周期で一定になる程度に大きな
インダクタンスを有する。

基本的な制御技術は第２図に（基９連して述べた制御方
法と同じ力ので詳述しないが、下記表にＵ　−■相間電
圧の０°から２π；ｔてのＩｔ’Ｊ間に」やけるスイッ
チング素子８１〜Ｓ６のスイッチング！ＩＩＩＪ作のシ
ーケンスの一例を示す。

上記シーケンスについて説明すると、Ｕ−Ｖ相間電圧の
０〜π／６の位相では最初にスイッチング素子Ｓ１と８
５が、次に８５と８３が、更に次に慨 Ｓ６と８４が６相交流入力の周波数よシも充分に高い周
波数で且つ前記制御方法によって順次スイッチング動作
を縁り返す。Ｕ　−Ｖ　ＩＩＩ電圧のπ／６〜２π／６
の期間ではスイッチング素子Ｓ１と８５、Ｓ５ど３３、
Ｓ６．とＳｌが同保にしてｊｉｉ１次スイツテング動作
を桧シ返す。同様に他の位相においても相当するスイッ
チング素子がスイッチング動作を行う。

次にＪ′１０図はオン−オフ型の６相整流装置の一例を
示し、スイッチングぶ子８１〜ｓ６の制御方法及びスイ
ッチングのシーケンスとオ９０の装置庁の場合と同様な
ので説明を省略する。この装置では、スイッチング素子
８１〜Ｓ６の内のいずれかの１対のスイッチング素子が
オンのときにインダクタＬ３にエネルギ金蓄え、スイッ
チング素子８１〜Ｓ６のすべてがオフのとき負荷Ｆにイ
ンダクタＬ３　　の蓄積エネルギが供給される。

第１１図はオ９図において、各双方向スイッチング素子
＄１〜Ｓ６の夫々を１対の双方向性半導体スイッチング
素子Ｓ１と８１”、８２と８２′、・・・・・・Ｓ６と
Ｓ　６’で１７・γ成し、入出力１！１すを変圧器Ｔで
直流的に絶縁した（１ｑ成し我整流装置を示す。制御方
法はオ９区１の場合の制御における正の出力を得る動作
に負の出力を得る動作（１８０°位相のずれた動作）を
加え、前記表において１８０′位相のずれたシーケンス
同士ｋ　／Ｊｎえてｆ：ｉｌｌ　（ｉｌするものであり
、各変換サイクル毎に正、負の出力をトランスに印加す
る。

尚、制御の簡単な例についてｊ」（べて米だが、オ６図
及びオフ図に示した整流装置の４．＋１に変圧器の２次
側ｊを直列接続した場合、各変ｌ央部のスイッチング素
子のパルス幅制御をパルス幅の中央を基準罠その前後で
パルス幅を制心・（１することによシ、また刃・２図及
び２・８図に示しｙｃ　Ｊｉ−流値を庁の様に出力側を
並列接続した場合に駆動４４号のパルス幅の大きい、或
いは小心い川１１にスイッチング素子全ターンオンさせ
Ｊｔば、制御の対称性が良くなり、力率の向上と入力電
流における高調波の低減を行うことができ、大幅に特性
を改善できる。

更にまた以上述べた災施例では固定された周期で発生こ
れる基鵡信号に茫づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
にＩｌ；１次各変換部がスイッチング動作を行ったが、
入力ｉＬ流の波形の歪みを更に低減するＩＣめに、各相
の入力電圧を検出　゛して検出電圧の大きい相或いは小
孕いイ１の順序で変換部をスイッチング動作させること
も可能である。

Ｊ″：Ｊ、上の説明では比状器の一方の入力端子に印加
するｐｌ、’、　孕正弦波形として入力゛ｔｉ　ＩＥを
用いたが、この代りにＰＬＬ回路などを利用して入力周
波数に同期した正弦波信号を発生する正弦波発生器を使
用することも出来る。

また実際の装置ではスイッチング素子を介して　。

入力から出力に通流する電流は各変換部内の漏洩インダ
クタンス及び出力側インダクタの値によって変換周期内
で変動する。この影響を低減するための制御方法として
は、スイッチング素子全通流する電流全積分した値が相
当する相の入力電圧の瞬時値の絶対ｉ＋ｔ＋に比例する
梯に制御する方法がある。しかし前記積分値はパルス幅
と電流値とに依存するためにその値が大幅に変動し、制
御が困難になる場合がある。この場合には入力からスイ
ッチング素子を介して通流する電流と制御量との積に相
当するイｉ’、’ｊ’　ｆ石”（分することにより１１
１Ｊ記積分（Ｂｉｔの変！！：ＩＩを充分に小８く出来
゛るのでｆｊｉ’ｌ　ｇｌｌが容易になる。

この場合におけるｆｉｌｌ　（：Ｉ’　１＾はその辿’
ｊ’、父が出力１ａ力に比例する値となり、ｉｉｉ！述
の１＋、）合のｔｒｉｌｌイ］＋１５・Ｘと逆になる。

以上述べた（・云に本発明によれば、スイッチング素子
を多相交流の周波数よりかなり高い変換周波ｉ改でスイ
ッチングさせ、その変」臭周波数による周期毎に各相よ
り出力ｉｐ、ｌｊに取り出すエネルギが多相　　　−、
交流の２乗と制？１’ｌ’　ｚｊｉとの積に比例すると
共に、各相から取り出すエネルギのｒ、済′Ａ、ｎが前
記ｆｉｊｌｌ　ｒ＝Ｒ１量に比例する柱に制御している
ので、高ｄ［８］波成分の非常に小訟い入力電流を流す
ことが出来るために；ｊＴ＋信回路などにおける高１．
ｆｌ波成分に上る誘導障害を防ぐことが出来、また（Ｆ
１周波リップルの小さ一一定の出力亀圧全得ることが出
来る。更にこの発明によれば、入力ｉ１＋１１の整流回
路と変か部との間に平？ｉｔ回路を設ける必要がないの
で装置を小型比できる。

尚、スイッチング素子としてトランジスタの他にサイリ
スタなど音用いることが出来るのは当然であり、以上の
実施例では対称６相交がし人力について述べたが、他の
多相人力又は２相６ｖ式でも同様であり、入力波形が多
少変形している場合でも帰ユ１ループでもって入力にお
けるエネルギの流れを一定に制御１することにより出力
にひけるクツ５プルの低減を行える。

４．１ンＩｎｆｆの簡単外説明 第１図は従来の整流装置の制御方法を説明するための図
、第２図は本発明の一実施例全実施するための５１２流
装置の一例を示す図、第６図はそのｌ［Ｈｌｊ　１゜（
ｉ！１１回路のブロック４黄成を示す図、第４図は各部
の動作のタイミングを示す信号を表わした図、泳５図は
人、出力側の波形を説明する１ｃめの図、第６図乃至１
・８図及び第９図乃至ツ・１１図は夫々本発明に係る全
・流装置のｆｉ＋ｌＪ御方法を実施するための塾１５流
装置の異なる例を示す図である。

Ｒｅｃｌ　〜Ｒｅｃ５−　堅（ＩＴ、　回路０１〜Ｇ６
・・・変ＪＶ４部 Ｆ・・・負荷 Ｃｏｎ・・・制御回路 １・・・基第情号発生器 ２．２’、２”−リセットパルス形Ｈ，回路６．６′、
３″・・・遅延回路 ４．４′、４″・・・１１ス動ラッチ回路５・・・ＯＲ
回路 ８・・・誤差増幅器 ９・・・可制御定型流源 １０．１０′、１０″・・・比較器 ％　Ｕ’ｌ’出＆ｌｉ４人　　オリジン電気株式会社第
１１図 手続補正書 昭和５８年１２月２７日 特許庁長官殿 １、事件の表示　　昭和５７年特許願第１７３６４６号
２、発明の名称　　整流装置の制御方法６、補正をする
者 事件との関係　　　特許出願人 住　所　　　東京都豊島区高田１丁目１８番１号〒１７
１　電話（９８３）７１１１（代）４、補正命令の日付
　　　自　発 ５、補正の対象　　　「発明の詳細な説明」の欄（１）
本件明細書オ６頁第１２行目１ら直流・・・・・・すれ
ば、」を下記の通り補正する。

１ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 ■　同書オフ負第１５行目１・・・・・・０１′を介し
て放出する・・・・・・」を下記の通り補正する。

「・・・・・・Ｃ１′に帰還する・・・・・・」（３＋
）同書第１０頁第４行目Ｆ・・・・・・大きさに比例し
て上昇する。」を下記の通り補正する。

［・・・・・・大きさに比例する上昇率をもって上昇す
る。］ （４）同書第１６頁の第１４行目乃至第１６行目「・・
・・・・インダクタＬ２、・・・・・・通流する。」を
下記の通シ補正する。

ｌ・・・・・・インダクタＬ２に蓄えられたエネルギが
ダイオードＤ１ｏ’を介して通流する。」（５）同書第
１７貞のオ８行目及びオ９行目「定であれば、・・・・
・・流れるが、」を下記の通シ補正する。

「定となり、前述のパルス幅制御が入力周波数に対して
十分に高い変換周波数であれば、当然に入力側では高周
波成分を除くだけで正弦波形状の電流が流れる。」 （６）　　同書同頁の第１１行目１・・・・・・一定な
ので、入ｊを下記の通シ補正する。

［・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、入」 （力　同書同頁の第１４行目及び第１５行目「・・・・
・・リップル・・・・・・ことが出来、」全削除する。

（ａ　同書同頁の第２０行目［・・・・・・制御し得る
ので、高周波化・・・・・・］會下記の通り補正する。

「・・・・・・制御し得るので、オン−オフ型の：″バ
ータ利用して出力側を並列接続でき、かつ低電圧大電流
において高周波化・・・・・・」（９）同書刈・１９頁
の第１行目乃至第２０頁の第１６行目「オ６図は・・・
・・・重畳される。」を下記の通り訂正する。

Claims (1)

1. 【特許請求の範囲】 （１）　　多相交流を入力とし、スイッチング素子のオ
   ン時に該スイッチング素子會介して出力にエネルギを送
   出して出力電圧を得る整流装置の制御方法において、前
   記各相のスイッチング素子を多相交流の周波数よシ高い
   変換周波数で、且つこの変換周波数で決まる各周期にお
   いてオンしている相のスイッチング素子のオフに伴い他
   の相のスイッチング素子がオンするごとくして上記各相
   のスイッチング素子が順次−通りスイッチングｆｊｈｎ
   ｋ行う様に制御すると共に、前記変換周波数で決まる各
   周期において多相交流の各相より出力側に取り出される
   電力が多相交流の瞬時電圧の２乗に比例する値と検出信
   号に応じた制御量との所定の関係に依存する様に制御す
   ることを特徴とする整流装′敢の制御方法。 （２）　　各相の前記スイッチング素子が予め決められ
   たシーケンスでスイッチング動作全行うことを特徴とす
   る特許請求の範囲（１）に記載した整流装置の制御方法
   。 （６）　　各相の前記スイッチング素子が多相交流入力
   の各相における検出婆れた電圧値の大きい又は小さい相
   の順序でスイッチング動作を行うこと全特徴とする特許
   請求の範囲（１）に記載された肝流装置の制御方法。