JPS596546A - 絶縁膜のエツチング方法 - Google Patents

絶縁膜のエツチング方法

Info

Publication number
JPS596546A
JPS596546A JP57115760A JP11576082A JPS596546A JP S596546 A JPS596546 A JP S596546A JP 57115760 A JP57115760 A JP 57115760A JP 11576082 A JP11576082 A JP 11576082A JP S596546 A JPS596546 A JP S596546A
Authority
JP
Japan
Prior art keywords
film
etching
silicon oxide
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57115760A
Other languages
English (en)
Inventor
Kazuhiro Sawa
沢 和弘
Susumu Furuike
進 古池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57115760A priority Critical patent/JPS596546A/ja
Publication of JPS596546A publication Critical patent/JPS596546A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はn型■−■族化合物半導体に選択拡散させるだ
めのマスクとなる絶縁膜のエツチング方法に関する。
n型m −v族化合物半導体上にp型頭域を形成する方
法としては液相エピタキシャル法と拡散法があり、現在
発光ダイオード、レーザー等に広く用いられている。後
者は前者と比較して量産性に富み、pn接合のプラナ化
が容易であるなどの優れた特長がある。
n型III −V族化合物半導体にp型拡散する場合p
型不純物としては…族元素、例えばZnが用いられる。
酸化珪素膜はZni通過させるためZnの選択拡散のだ
めのマスクとしては一般に窒化珪素膜やアルミナ膜がよ
く用いられている。
第1図はこの選択拡散のマスクの作製工程を示す。n型
III −V族化合物半導体1の上に、直接、窒化珪素
膜又はアルミナ膜2を形成し、更にその上に酸化珪素膜
3を形成する(第1図(a) ) oこの後、フォトレ
ジスト等を用いて酸化珪素膜3のパターンを形成する(
第1図(k’) ) oこの酸化珪素膜3をマスクとし
て窒化珪素膜又はアルミナ膜2をエツチング除去し、拡
散用の窓4を形成する(第1図(C) )oこの窓あけ
のエツチングではエソテング不足を避けるために過剰エ
ツチングするのが普通である。ところが窒化珪素膜やア
ルミナ膜のエツチング液として用いるリン酸液はIII
 −V族化合物をおかしてしまう。そのため過剰エツチ
ングすることができず、基板との界面でエツチング処理
を停止させて、窒化珪素膜又はアルミナ膜を完全に除去
することは非常に困難となりこのことが特性不良の大き
な要因となりている。
本発明はこの問題点を解決するものであり、l−V族化
合物半導体と窒化珪素膜又はアルミナ膜との間に酸化珪
素膜を介在させて形成しておくことにより、窒化珪素膜
又はアルミナ膜の窓あけエツチング液にm −v族化合
物半導体表面がエツチング液におかされることを防ぎ、
かつ完全々選択拡散のだめのマスクを形成出来る絶縁膜
のエツチング方法を提供せんとするものである。
以下1本発明の実施例を図面をもとに説明する。
第2図は本発明の絶縁膜のエツチング方法を示す工程断
面図である。まず、n型[1−V族化合物半導体基板1
の表面にシラン(SiH4)の熱分解法によって膜厚1
00o人の酸化珪素膜5を形成する゛(第2図(a) 
) O次に、シラン及びアンモニアガス系の熱分解決に
より膜厚1600人の窒化珪素膜6を形成し、再び膜厚
6000人の酸化珪素膜3を形成する。次に通常の写真
食刻法により弗酸。
弗化アンモニウム混合液で酸化珪素膜3を除去し窓7を
形成する(第2図(b) ) Oそして、この酸化珪素
膜3をマスクにしてリン酸液で窓部7f:通して窒化珪
素膜6の窓あけを行なう(第2図(C))。
このエツチング条件は160°C46分程度で窒化珪素
膜6は完全に選択除去される。このようにすれば、過剰
エツチングの条件で処理してもリン酸液では酸化珪素膜
6のエツチング速度が遅いため窓部8では基板表面は酸
化珪素膜6で被膜されているため損傷はうけない。そし
て最後に酸化珪素膜6の選択除去、ならびに上層の酸化
珪素膜3の除去を弗酸、弗化アンモニウム混合液で同時
処理を行なう(第1図(d) ) o この混合液はI
ll −V族化合物と反応しないため過剰エツチングの
条件に設定しても窓部9の基板表面には損傷が発生しな
い〇尚、上記実施例においては、窒化珪素膜を用いた実
施例について述べたが、アルミナ膜の場合でも同様の効
果が期待できる。
以上のように1本発明はIII −V族化合物基板表面
に酸化珪素膜の第1膜を形成し、次いで第2膜の窒化珪
素膜を形成する2重膜構造にすることにより、窒化珪素
膜のエツチング液の基板表面への損傷を第1膜の酸化珪
素膜で防止し、かつ基板表面に損傷を与えない液でこの
酸化珪素膜を除去することにより、選択拡散用のマスク
を形成するので、基板に何ら悪影響を辱えること塀ない
。
【図面の簡単な説明】
第1図(a)〜(C)は従来の選択拡散マスクの形成法
を示す工程断面図、第2図(a)〜(d)は本発明の絶
縁膜のエツチング方法の一実施例を示す工程断面図であ
る。 1・・・・・・n型III −V族化合物半導体基板、
3・・・・・・酸化珪素膜、6・・・・・・酸化珪素膜
、6・・・・・・窒化珪素膜、7,8・・・・・・窓部
、9・・・・・・拡散窓。 代理人の氏名 弁理士 中 尾 敏 男 はが1名−1
9〔 −セ       ミ       。 +−+−,+c−3対 塚               城 −0θ        − 197−

Claims (1)

    【特許請求の範囲】
  1. III −V族化合物半導体基板表面に第1膜および第
    2膜の絶縁膜をそれぞれ積ねて形成し、前記第2膜を所
    定のエツチング液により、選択エツチング処理し、続い
    て前記に不活性なエツチング液で前記第1膜を選択的に
    除去することを特徴とする絶縁膜のエツチング方法。
JP57115760A 1982-07-02 1982-07-02 絶縁膜のエツチング方法 Pending JPS596546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115760A JPS596546A (ja) 1982-07-02 1982-07-02 絶縁膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115760A JPS596546A (ja) 1982-07-02 1982-07-02 絶縁膜のエツチング方法

Publications (1)

Publication Number Publication Date
JPS596546A true JPS596546A (ja) 1984-01-13

Family

ID=14670363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115760A Pending JPS596546A (ja) 1982-07-02 1982-07-02 絶縁膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS596546A (ja)

Similar Documents

Publication Publication Date Title
US5320685A (en) Thin solar cell
US4039359A (en) Method of manufacturing a flattened semiconductor device
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JPS61123152A (ja) 半導体デバイスの分離方法
JPH0336302B2 (ja)
JP2943950B2 (ja) 半導体装置と、その製造方法
JPS59144123A (ja) 半導体集積回路装置の製造方法
JPS6215876A (ja) 半導体発光装置の製造方法
JP3219969B2 (ja) 発光ダイオードの製造方法
JPS613469A (ja) 双方向性ツエナ−ダイオ−ド
JPS60101945A (ja) 半導体装置の製造方法
JPS6116545A (ja) 半導体集積回路装置の製造方法
JPS60240131A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPS62232143A (ja) 半導体装置の製造方法
JPS5994844A (ja) 半導体装置の製造方法
JPS63302576A (ja) 半導体装置の製造方法
JPS60198811A (ja) 半導体装置の製造方法
JPS6190426A (ja) 有機金属気相エピタキシヤル成長方法
JPH02264489A (ja) 埋込型半導体装置の製造方法
JPS61112375A (ja) 半導体装置の製造方法
JPH01199449A (ja) 半導体集積回路の製造方法
JPS61150240A (ja) 半導体装置の製造方法
JPS59218725A (ja) 半導体装置の製造方法
JPS62118582A (ja) 半導体装置の製造方法