JPS596546B2 - 周波数分周方式 - Google Patents

Description

【発明の詳細な説明】 本発明は周波数分周方式、さらに詳しくは変調周波数を
高周波発振器の出力を分周によつて得る周波数変調回路
における周波数分周方式に関するものである。

２値の入力データを周波数変調する回路としては従来２
種の周波数を用意して入力デーダｏ″・゛１″によりこ
れらの周波数を切替えて出力する方法が考えられるがそ
の１例を第１図に示す。

第１図に示す方法においては高周波発振器１の出力を分
周回路２ａ、２ｂによつて異なる周波数ｆＨ、ｆＬに分
周しておきこれを入力データ０、１によつてゲート回路
３ａ、３ｂおよびゲート回路４を介して出力するもので
ある。しかしながらこの回路はコンデンサやコイルを用
いたアナログ高周波発振器を用いたアナログ回路であり
且つ各周波数ごとに発振器あるいは分周回路が必要とな
る。したがつて回線のデータ速度や機種によつて多数の
周波数を必要とする場合にはその周波数ごとに分周回路
を準備しなければならないので回路規模が大となり実現
困難である。さらにアナログ回路を用いていたため将来
ＬＳＩ化を行うにあたつて障害となることは勿論である
。本発明の目的は一種の発振器と一種の分周回路とによ
つて小数を含んだ分周比で分周を行なつて多種の所要周
波数を得、且つＬＳＩ化に適するようにディジタル化さ
れた周波数分周方式を提供することにある。

本発明によれば入力データに対応して基本周波数信号を
他の周波数信号に分周する周波数変調回路において、分
周値がプリセツトされるプリセツタブルカウンタを有し
、プリセツトされた分周値に基いて前記基本周波数信号
を分周する第１の分周回路と、該第１の分周回路の分周
出力を計数する手段を有し、一定周期内に複数の計数出
力を発する第２の分周回路と、前記入力データ、回線速
度データ、および該第２の分周回路からの出力計数値に
対応した前記第１の分周回路へのプリセツト値を記憶す
る分周比可変手段とを備え、前記第２の分周回路からの
周期的な計数出力に基いて該第１の分周回路の分周比を
変化せしめることを特徴とする周波数分周方式が提案さ
れる。

以下本発明にかかる周波数分周方式の実施例について第
２図以下に詳細に説明する。

本発明の要旨とするところは１種の発振器と１種の分周
回路で多種の所要周波数を得る方式としてプリセツタブ
ルカウンタを分周回路に使用し必要な各機種各入力デー
タごとに対応させたモードを切替える方法で分周比の設
定を変えて各種の周波数を送出させようというものであ
る。

その１実施例を第２図に示す。第２図において高周波発
振器１１は高周波クロツクパルスを発生し、それに接続
される分周回路１２は分周比の設定を適宜に選択できる
プリセツタブルカウンタを使用する。この分周比可変回
路１３は入力データ、および機種等のモード切替によつ
て前記分周回路１２の分周比を制御するプリセツト入力
を分周回路１２にあたえる。分周回路１２の出力は公知
の方法によりカウンタ１４により計数されＤ−Ａコンバ
ータ１５によりアナログ信号に変換されフイルタ１６を
介して周波数ＦＨ，ｆＬを出力する。第２図のごとく構
成された回路においては高周波発振器１１から分周によ
り所要の周波数を得る場合高周波発振器１１の発振周波
数を複数のキヤリア周波数の公倍数に選ぶ必要がある。

ところが一般にはキヤリア周波数の種類が限られている
からその公倍数の主発振周波数を選ぶことは可能である
が１個の高周波発振器でその周波数を変えることなくモ
ード切替だけで多数の機種のキヤリア周波数を得たい場
合多数たとえば５〜１０種類のキヤリア周波数の公倍数
の高周波発振器を選択することは困難である。ここで整
数の分周比にこだわらず小数を含んだ分周比で分周を行
なつて所要の周波数が得られれば好都合である。本発明
の特徴とするところは第２図に示す分周回路１２におい
て小数を含む分周比の設定ができることにある。

第３図に本発明の分周回路１２と分周比可変回路１３と
の相互関係を示す。第３図において分周回路１２は第１
分周回路２１および第２分周回路２２を含んで構成され
る。第３図の回路において小数を含む分周比の設定はこ
の場合まず小数部分を分数で近似することにより行なわ
れる。

すなわち回路的にはさらに第１分周回路２１の出力を計
数する第２分周回路により１／８分周し、その分周回路
の各分周素子２２ａ，２２ｂ，２２ｃの出力を分周比可
変回路１３に入力しそれらの出力のゲート条件により第
４図のごとき１／８〜８／８までの分周比を設定する。
そしてこれら１／８〜８／８までの分周比の中から選択
された１つが小数部分として第１分周回路２１に印加さ
れる。第１分周回路２１はプリセツト可能なカウンタを
使用して形成される。

そして例えば２０．３７５分周換言すれば２０一分周を
行なう場合には第４図Ｃの出力を最小ビツト入力として
プリセツト入力端子に入力し２０分周と２１分周の設定
（２進数）を５周期分と３周期分交互に入力する。そう
すると出力２の周波数は第２分周回路２２の出力には２
０分周が５回、２１分周が３回行なわれた周波数となり
出力１には近似的に２０一分周された周波数が得られ、
出力１の周波数波形はカウンタ１４に印加される。第５
図は分周回路１２の各部における波形のタイミングチヤ
ートを示し、第５図ａは高周波発振器１１のクロツクパ
ルス波形、第５図ｂが出力１にあられれる波形、第５図
Ｃ，ｄおよびｅはそれぞれ素子２２ａ，２２ｂおよび出
力２にあられれる波形を示す。

なお第５図ｆはそれぞれ５周期分と３周期分が交互に２
０分周と２１分周を繰返す模様を示す図、第５図ｇはプ
リセツト入力すなわち最小ビツト位置を示す。第６図は
分周比可変回路１３に含まれる記憶装置の内容を示し、
入力データ、速度すなわち機種モード、分周比条件、出
力データを記憶する。

そして（ａ）入力データゞＯ″あるいはＳ１″、（ｂ）
回線速度条件および（ｃ）分周比条件をアドレスするこ
とによつて出力データがプリセツト端子に出力される。
以上詳細に説明したごとく本発明によれば分周比可変回
路と１個の発振器と１個の分周回路により整数の分周比
にこだわらず小数を含んだ分周比で分周を行つて各機種
に対応させた多種類の周波数を発生することができるの
みならず、本発明にかかる回路はすべてデイジタル的に
処理できるため、集積回路により小型に構成することが
でき、ＬＳＩ化するにあたつても本発明にかかる効果は
頗る大である。

【図面の簡単な説明】

第１図は従来の分周回路の１例のプロツク図、第２図は
本発明にかかる周波数分周方式のプロツク図、第３図は
第２図における分周回路および分周比可変回路の詳細な
プロツク図、第４図は第３図の分周回路のプリセツト入
力の波形図、第５図は第４図のプロツク図における各部
波形図、第６図は第３図の分周比可変回路の記憶装置の
内容を示す。 図において１２が分周回路、１３が分周比可変回路、２
１が第１分周回路、２２が第２分周回路である。

Claims (1)

1. 【特許請求の範囲】 １ 入力データに対応して基本周波数信号を他の周波数
   信号に分周する周波数変調回路において、分周値がプリ
   セットされるプルセッタブルカウンタを有し、プリセッ
   トされた分周値に基いて前記基本周波数信号を分周する
   第１の分周回路と、該第１の分周回路の分周出力を計数
   する手段を有し、一定周期内に複数の計数出力を発する
   第２の分周回路と、前記入力データ、回線速度データ、
   および該第２の分周回路からの出力計数値に対応した前
   記第１の分周回路へのプリセット値を記憶する分周比可
   変手段とを備え、前記第２の分周回路からの周期的な計
   数出力に基いて該第１の分周回路の分周比を変化せしめ
   ることを特徴とする周波数分周方式。 ２ 該分周回路は該基本信号を整数分周する手段により
   構成されて成ることを特徴とする特許請求の範囲第１項
   記載の周波数分周方式。 ３ 該可変手段は、該分周回路の分周した信号の周期を
   計数し、当該計数値に応じ、分周回路の分周比を変化せ
   しめることを特徴とする特許請求の範囲第１項又は第２
   項記載の周波数分周方式。