JPS596564A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS596564A JPS596564A JP57115942A JP11594282A JPS596564A JP S596564 A JPS596564 A JP S596564A JP 57115942 A JP57115942 A JP 57115942A JP 11594282 A JP11594282 A JP 11594282A JP S596564 A JPS596564 A JP S596564A
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- lead wire
- solder
- main body
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁基板上Ｉζ鑵子回路部品を加熱融着して
なる混成集積回路（以ド１（ＩＣという）の製造方法の
改良に関するものである。
なる混成集積回路（以ド１（ＩＣという）の製造方法の
改良に関するものである。
最近、小型化、低廉化、信頼性の向上の理由から厚膜抵
抗基板や絶縁金属基板上に電子部品を実装するＨＩＧが
多く採用されているが、第１図に示すのが従来の製造方
法にて製造したＨＩＣの一例である。この従来の製造方
法は第２図に示す如く、厚膜抵抗基板（１）上に、ＩＣ
チップ（２）、積層チップコンデンサ（３）を、あらか
じめ印刷塗布した半田ペース）（５ａ）上に仮置きし、
図に示す如く、半田ペース）（５ａ）を加熱融着後、リ
ード線付きコンデンサ（４）を半田ゴテを用い、別の半
田（６）にて厚膜抵抗基板（１）上に半田付けし、）（
ＩＣとしたものである。
抗基板や絶縁金属基板上に電子部品を実装するＨＩＧが
多く採用されているが、第１図に示すのが従来の製造方
法にて製造したＨＩＣの一例である。この従来の製造方
法は第２図に示す如く、厚膜抵抗基板（１）上に、ＩＣ
チップ（２）、積層チップコンデンサ（３）を、あらか
じめ印刷塗布した半田ペース）（５ａ）上に仮置きし、
図に示す如く、半田ペース）（５ａ）を加熱融着後、リ
ード線付きコンデンサ（４）を半田ゴテを用い、別の半
田（６）にて厚膜抵抗基板（１）上に半田付けし、）（
ＩＣとしたものである。
しかしながらこの従来の製造方法は、部品を厚膜抵抗基
板（１）上に半田付けするのに半田ペーストを使って融
着する工程とリード線付き、成子部品のみ半田ごてにて
半田付けする工程との２工程を必要とすること、半田ご
てにてリード線付きぺ子回路部品を半田付けする際は、
部品の位置決めを片方の手でしながらもう一方の手で半
田付けするが、半田が完全に凝固するまで片方の手は微
動もしてはならず、この作業の困雉さが１（ＩＣの信頼
性低Ｆの大きな要因であること、及び作業者の熟練。
板（１）上に半田付けするのに半田ペーストを使って融
着する工程とリード線付き、成子部品のみ半田ごてにて
半田付けする工程との２工程を必要とすること、半田ご
てにてリード線付きぺ子回路部品を半田付けする際は、
部品の位置決めを片方の手でしながらもう一方の手で半
田付けするが、半田が完全に凝固するまで片方の手は微
動もしてはならず、この作業の困雉さが１（ＩＣの信頼
性低Ｆの大きな要因であること、及び作業者の熟練。
経験が必要であること等により、前述の如き、）ＩＩＧ
が多く採用される理由であるところの低廉化、１目頼性
同上を満たすことができず、高価で。
が多く採用される理由であるところの低廉化、１目頼性
同上を満たすことができず、高価で。
歩留り、信頼性の悪いｔ（ＩＣとなる欠点があり斥。
本発明は以上のような従来のものの欠点を除去するため
になされたもので、リード線付き成子部品も、半田ペー
スト＜右後に他の成子部品と同時に加熱ＭｊＩｔ看し、
従来の１（ＩＣの２工程の融着工程を１工程に短縮し、
かつ熟練者を必要とせずに。
になされたもので、リード線付き成子部品も、半田ペー
スト＜右後に他の成子部品と同時に加熱ＭｊＩｔ看し、
従来の１（ＩＣの２工程の融着工程を１工程に短縮し、
かつ熟練者を必要とせずに。
加熱融着を可能とすること番こより、安価で信頼性の高
い１（ＩＣを提供することを目的としている。
い１（ＩＣを提供することを目的としている。
以ドこの発明の実施例を図について説明する。
本発明は、絶縁基板上の各部の電極端子部に半田ペース
トを塗布し、この上に半導体チップ、積層コンデンサ等
の成子部品を仮置きして加熱融着する混成集積回路の製
造方法において、リード線付きコンデンサやリード線付
抵抗等のリード線付き罐子回路部品の本体を絶縁基板上
に塗布した半田ペーストで仮接蒼し、リード線部を加熱
融着する時は前記本体部分のドの加熱溶融された半田ペ
ーストの浮力によりリード線付き成子回路のリード線部
が半田融着されるべき正常な位置を保ちながら半田融着
されるようにしたものである。
トを塗布し、この上に半導体チップ、積層コンデンサ等
の成子部品を仮置きして加熱融着する混成集積回路の製
造方法において、リード線付きコンデンサやリード線付
抵抗等のリード線付き罐子回路部品の本体を絶縁基板上
に塗布した半田ペーストで仮接蒼し、リード線部を加熱
融着する時は前記本体部分のドの加熱溶融された半田ペ
ーストの浮力によりリード線付き成子回路のリード線部
が半田融着されるべき正常な位置を保ちながら半田融着
されるようにしたものである。
第３図は本発明の製造方法を説明するための）ＩＩＧを
示す図である。この製造方法は第４図に示す如く厚膜抵
抗基板１１）上に半田ペース） （５ａ）を印刷塗布し
、ＩＣチップ＋２）、５１ＮＩチツプコンデンサ（３）
、リード線付きコンデンサＬ４）を前記半田ベース）
（５ａ）上に配置せしめ、加熱融着したものである。こ
の時、リード線付きコンダンｆ（４）の本体（４ａ）の
下部には半田ペースト（５ａ）が印刷塗布しである。こ
れは半田ペーストに＃ｉ７ラツクスや樹脂が配合されて
いるため、不休（４ａ）のＰｇの半田ペーストは加熱融
４１１１仮接看剤の役目を果し、加熱融着時は半田の浮
力により、本体（４ａ）を上部にもち上げようとするの
で、リード線部（４ｂ）は厚膜抵抗基板（１）側に接着
しゃすくなり、リード線部の半田のぬれが良好となる働
きを有する。
示す図である。この製造方法は第４図に示す如く厚膜抵
抗基板１１）上に半田ペース） （５ａ）を印刷塗布し
、ＩＣチップ＋２）、５１ＮＩチツプコンデンサ（３）
、リード線付きコンデンサＬ４）を前記半田ベース）
（５ａ）上に配置せしめ、加熱融着したものである。こ
の時、リード線付きコンダンｆ（４）の本体（４ａ）の
下部には半田ペースト（５ａ）が印刷塗布しである。こ
れは半田ペーストに＃ｉ７ラツクスや樹脂が配合されて
いるため、不休（４ａ）のＰｇの半田ペーストは加熱融
４１１１仮接看剤の役目を果し、加熱融着時は半田の浮
力により、本体（４ａ）を上部にもち上げようとするの
で、リード線部（４ｂ）は厚膜抵抗基板（１）側に接着
しゃすくなり、リード線部の半田のぬれが良好となる働
きを有する。
又、凝固後の不休（４ａ）のドの半田は洗浄時除去され
るが、特にリードＭ （４ｂ）部に外部からの振切によ
り本体（４ａ）部の振動が伝わり、リード線（４ｂ）部
に機械的な負荷がかかるので、その支え ・とじて用い
ることができる。すなわち厚膜抵抗基板Ｉｌｌ上のリー
ド線付きコンダンテ本体（４１）の下部に当る部分に半
田ペーストの融着できる導体パターンを一部設けること
によシ、加熱融暫後＃′ｉ凝固した半田のスペーサーが
できたことと同じとなるためである。
るが、特にリードＭ （４ｂ）部に外部からの振切によ
り本体（４ａ）部の振動が伝わり、リード線（４ｂ）部
に機械的な負荷がかかるので、その支え ・とじて用い
ることができる。すなわち厚膜抵抗基板Ｉｌｌ上のリー
ド線付きコンダンテ本体（４１）の下部に当る部分に半
田ペーストの融着できる導体パターンを一部設けること
によシ、加熱融暫後＃′ｉ凝固した半田のスペーサーが
できたことと同じとなるためである。
なお第５図に示す如く、リード線付き成子部品の外周部
の一部に半田付は可能なメタライズ（４Ｃ）が施こされ
ているなら、そのメタライズ（４Ｃ）と厚膜抵抗基板＋
１１上の導体パターン（５ｂ）とが半田付けされるため
前述の帽〈機械的負荷に対して強くなること、及び成子
部品の外周部の接地（アース）にも役立たせることも可
能である。
の一部に半田付は可能なメタライズ（４Ｃ）が施こされ
ているなら、そのメタライズ（４Ｃ）と厚膜抵抗基板＋
１１上の導体パターン（５ｂ）とが半田付けされるため
前述の帽〈機械的負荷に対して強くなること、及び成子
部品の外周部の接地（アース）にも役立たせることも可
能である。
以上のように本発明によれば、絶縁基板上の各部の４匝
喘子部に半田ペーストを塗布し、この上に半導体チップ
、積層コンデンサ等の成子部品を仮置きして加熱融着す
る混成集積回路の製造方決にどいて、リード線付きコン
デンサやリード線付抵抗等のリード線付き電子回路部品
の不休を絶縁基板上に塗布した半田ペーストで仮接着し
、リード線部を加熱融偕する時は前記本体部分の溶融さ
れた半田ペーストの浮力によりリード線付き成子回路部
品のリード＃部が半田融着されるべき正常な位置を保ち
ながら半田融着されるようにすることにより、従来の＊
（Ｉ Ｇの２つの半田融ａ工程を１つにでき、かつ熟練
者、４ａ験者を必要としなくなシ、作業も簡単になるた
め、安価で信頼性の高−混成集積回路を得ることができ
る。
喘子部に半田ペーストを塗布し、この上に半導体チップ
、積層コンデンサ等の成子部品を仮置きして加熱融着す
る混成集積回路の製造方決にどいて、リード線付きコン
デンサやリード線付抵抗等のリード線付き電子回路部品
の不休を絶縁基板上に塗布した半田ペーストで仮接着し
、リード線部を加熱融偕する時は前記本体部分の溶融さ
れた半田ペーストの浮力によりリード線付き成子回路部
品のリード＃部が半田融着されるべき正常な位置を保ち
ながら半田融着されるようにすることにより、従来の＊
（Ｉ Ｇの２つの半田融ａ工程を１つにでき、かつ熟練
者、４ａ験者を必要としなくなシ、作業も簡単になるた
め、安価で信頼性の高−混成集積回路を得ることができ
る。
第１図は従来の１（ＩＣの主要断面図、第２図は第１図
の前工程を表わす主要断面図、第３図は本発明の一実施
例を示す主要断面図、・第４図は第３図の前工程を示す
主要断面図、第５図は本発明の他の実施例を示す断面図
である。 図中、（１）は厚膜抵抗基板、（２）はＩ Ｃチップ、
（３）は積層チップコンデンサ、（４）はリード線付コ
ンデンサ、（５ｍ）（５ｂ）は半田又は半田ペースト、
（６）は半田ごてにて半田付けする半田である。
の前工程を表わす主要断面図、第３図は本発明の一実施
例を示す主要断面図、・第４図は第３図の前工程を示す
主要断面図、第５図は本発明の他の実施例を示す断面図
である。 図中、（１）は厚膜抵抗基板、（２）はＩ Ｃチップ、
（３）は積層チップコンデンサ、（４）はリード線付コ
ンデンサ、（５ｍ）（５ｂ）は半田又は半田ペースト、
（６）は半田ごてにて半田付けする半田である。
Claims (1)
- （１）絶縁基板上の各部のべ極端子部に半田ペーストを
塗布し、この上に成子部品を仮置きして加熱融着する混
成集積回路の製造方法に３いて、リード線付き成子回路
部品の本体を絶縁基板上に塗布した半田ペーストで仮接
着し、該成子回路部品リード線部を加熱融着する際前記
本体の下の加熱溶融された半田ペーストの浮力によシ上
記鑵子回路部品のリード線部が半田融着されるべき正常
な位置を保ちながら半田融着されるようにしたことを特
徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115942A JPS596564A (ja) | 1982-07-02 | 1982-07-02 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115942A JPS596564A (ja) | 1982-07-02 | 1982-07-02 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596564A true JPS596564A (ja) | 1984-01-13 |
Family
ID=14674984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115942A Pending JPS596564A (ja) | 1982-07-02 | 1982-07-02 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596564A (ja) |
-
1982
- 1982-07-02 JP JP57115942A patent/JPS596564A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4332341A (en) | Fabrication of circuit packages using solid phase solder bonding | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JPS596564A (ja) | 混成集積回路の製造方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH02192792A (ja) | 低耐熱性電子部品の半田付け方法 | |
| JPH0191494A (ja) | プリント基板への部品の半田付け方法 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPS59993A (ja) | 金属板電極接合方法 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| JPS5933858A (ja) | 混成集積回路の製造方法 | |
| KR0182423B1 (ko) | 플립 칩 아이씨의 범프 본딩 방법 | |
| JPH0120559B2 (ja) | ||
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JPH08316605A (ja) | ボールグリッドアレイ実装方式 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0435917B2 (ja) | ||
| JPS59204265A (ja) | 混成集積回路の製造方法 | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JP2543856B2 (ja) | 混成集積回路装置 | |
| JPH0389597A (ja) | ハイブリッドｉｃの半田付け方法 |