JPS596570A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS596570A JPS596570A JP57115248A JP11524882A JPS596570A JP S596570 A JPS596570 A JP S596570A JP 57115248 A JP57115248 A JP 57115248A JP 11524882 A JP11524882 A JP 11524882A JP S596570 A JPS596570 A JP S596570A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- eutectic
- semiconductor device
- lead
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は外部取り出し用突出電極と外部引き出し用リー
ドとの接合を改善し九半導体装置に関するＯ 〔発明の技術的背景〕 半導体装置の外部取シ出し用突出電極は、半導体装置と
外部引き出し用リードとの接続のために形成されるもの
で、通常最上層がＡｕの多層構造電極（例えば、Ｃｒ／
ｅ ＄ＡｕあるいはＴＩ／Ｎｉ／Ａｕ ）となっている
。また、外部引き出し用リード（インナーリード）は、
例えばＳｎメッキされたＣｕによって形成されている。
ドとの接合を改善し九半導体装置に関するＯ 〔発明の技術的背景〕 半導体装置の外部取シ出し用突出電極は、半導体装置と
外部引き出し用リードとの接続のために形成されるもの
で、通常最上層がＡｕの多層構造電極（例えば、Ｃｒ／
ｅ ＄ＡｕあるいはＴＩ／Ｎｉ／Ａｕ ）となっている
。また、外部引き出し用リード（インナーリード）は、
例えばＳｎメッキされたＣｕによって形成されている。
上記突出電極とインナーリードとの接合は、熱圧着法に
より突出電極およびインナーリード間にＡｕ −８ｎ共
晶を形成することによって行なわれている。この熱圧着
法によって接合された接合部は非常に良好なＡｕと８１
１の濡れ性を示す。
より突出電極およびインナーリード間にＡｕ −８ｎ共
晶を形成することによって行なわれている。この熱圧着
法によって接合された接合部は非常に良好なＡｕと８１
１の濡れ性を示す。
しかし、従来のインナーリードボンディングされた半導
体装置は、ポンディング時の条件（温度、圧力）あるい
はインナーリードのＳｎメッキ厚等により、第１図に示
すようにＡｕ−８ｎ共晶４がインナーリード３に沿って
移動してシリコン基板ｌ゛と接触したフ、するいはＡｕ
−Ｓｎ共晶４の一部が突出１極２に伝わってシリコン
基板１上に流れ出すといった現象によって、信頼性およ
び歩留りの低下を招いていた。
体装置は、ポンディング時の条件（温度、圧力）あるい
はインナーリードのＳｎメッキ厚等により、第１図に示
すようにＡｕ−８ｎ共晶４がインナーリード３に沿って
移動してシリコン基板ｌ゛と接触したフ、するいはＡｕ
−Ｓｎ共晶４の一部が突出１極２に伝わってシリコン
基板１上に流れ出すといった現象によって、信頼性およ
び歩留りの低下を招いていた。
そこで、従来は最適なボンディング条件およびメッキ厚
等を選んで上記問題点を解決しようとしているが、生産
性および信頼性の点では良策といえるものではなかった
。
等を選んで上記問題点を解決しようとしているが、生産
性および信頼性の点では良策といえるものではなかった
。
本発明は上記実情に鑑みてなされたもので、外部引き出
し用リードの構造を改善することによって共晶による不
具合の発生を防止し、信頼性、歩留りの向上を図った半
導体装置を提供することを目的とする。
し用リードの構造を改善することによって共晶による不
具合の発生を防止し、信頼性、歩留りの向上を図った半
導体装置を提供することを目的とする。
そこで本発明は、外部引き出し用リードの突出磁極との
接合部のみに共晶に必要な金属を被覆することによシ、
ボンディングによって形成される共晶がシリコン基板に
接触しないようにしている。
接合部のみに共晶に必要な金属を被覆することによシ、
ボンディングによって形成される共晶がシリコン基板に
接触しないようにしている。
以下本発明を添付図面を参照して詳細に説明す第２図は
本分明に係る半導体装置のインナーリードの一実施例を
示すもので、第２図（ＩＬ）はその平面図、第２図（切
はその側面図である。このインナーリードは、インナー
リード本体（Ｃｕ ） ５とインナーリード本体（Ｃｕ
） ５の一部にＳｎメッキが施された突出電極との接
合部６とから構成されている。
本分明に係る半導体装置のインナーリードの一実施例を
示すもので、第２図（ＩＬ）はその平面図、第２図（切
はその側面図である。このインナーリードは、インナー
リード本体（Ｃｕ ） ５とインナーリード本体（Ｃｕ
） ５の一部にＳｎメッキが施された突出電極との接
合部６とから構成されている。
Ｓｎメッキが施された接合部６の幅は、突出電極２０幅
（１００μｍ）以内に納まる９０μｍに設定されている
（第４図参照）。
（１００μｍ）以内に納まる９０μｍに設定されている
（第４図参照）。
次に、第３因を用いて上記インナーリードの形成方法に
ついて説明する。
ついて説明する。
スプ四ケントホール８および半導体装置取付部分の開口
部１２が穿設され、 ＣＵ箔９がラミネート加工された
フィルムキャリ社に、まずＣｕ箔９上にレジストを塗布
し、Ｃｕ箔９の中央部のみに無゛蝋界メッキによってＳ
ｎ膜１０ｔ−形成する。続いて上記レジストを剥離した
後、インナーリード１１ （その先端部のみがＳｎメッ
キされ＆Ｃｕ箔）のみを残して不要なＣｕ箔およびＳｎ
膜を写真蝕刻法によってエツチング除去する。なお、不
要なＣｕ箔およびＳｎ膜のエツチングは、同一のエツチ
ング液で同時に行なうことができる。
部１２が穿設され、 ＣＵ箔９がラミネート加工された
フィルムキャリ社に、まずＣｕ箔９上にレジストを塗布
し、Ｃｕ箔９の中央部のみに無゛蝋界メッキによってＳ
ｎ膜１０ｔ−形成する。続いて上記レジストを剥離した
後、インナーリード１１ （その先端部のみがＳｎメッ
キされ＆Ｃｕ箔）のみを残して不要なＣｕ箔およびＳｎ
膜を写真蝕刻法によってエツチング除去する。なお、不
要なＣｕ箔およびＳｎ膜のエツチングは、同一のエツチ
ング液で同時に行なうことができる。
このようにして、接合部６のみにＳｎメッキされたイン
ナーリードを容易に形成することができる。なお、この
インナーリードの形成方法は上記実施例に限定されない
。
ナーリードを容易に形成することができる。なお、この
インナーリードの形成方法は上記実施例に限定されない
。
第４図は突出成極２と接合部６のみにＳｎメッキが施さ
れたインナーリードとのボンディング時の側面図である
。ここで、ボンディングを４００ ｔ、０．５秒間の加
熱および加圧によって行なった場合の結果について説明
する。
れたインナーリードとのボンディング時の側面図である
。ここで、ボンディングを４００ ｔ、０．５秒間の加
熱および加圧によって行なった場合の結果について説明
する。
ボンディング結果は良好で、インナーリードのＳｎメッ
キを施していない部分へのＡｕ −Ｓ ｎ共晶は見られ
ず、インナーリードとシリコン基板１との接触も認めら
れなかっ九。また、信頼性の点では、突出電極２のシリ
コン基板１に対する引っ張り強度は６０ｇ以上６シ、全
く問題がなかった。
キを施していない部分へのＡｕ −Ｓ ｎ共晶は見られ
ず、インナーリードとシリコン基板１との接触も認めら
れなかっ九。また、信頼性の点では、突出電極２のシリ
コン基板１に対する引っ張り強度は６０ｇ以上６シ、全
く問題がなかった。
なお、引っ張り強度試験による不良モードは、全てイン
ナーリード中央部のＳｎメッキが施されていない部分で
生じた。さらに、突出電極２近傍での断線はなく、接合
部６のみのＳｎメッキによるインナーリードの欠点は見
あたらなかった。
ナーリード中央部のＳｎメッキが施されていない部分で
生じた。さらに、突出電極２近傍での断線はなく、接合
部６のみのＳｎメッキによるインナーリードの欠点は見
あたらなかった。
なお、突出電極の電極材料および接合部６におけるメッ
キの種類はこの実施例に限定されず、ボンディング時に
共晶が形成されるものであれば倒如なるものでもよ−。
キの種類はこの実施例に限定されず、ボンディング時に
共晶が形成されるものであれば倒如なるものでもよ−。
以上説明したように本発明によれば、突出成極とシリコ
ン基板との短ＩＩＩＩを防止することができ、これによ
り半導体装置の信頼性、歩留シの向上を図ることができ
る。また、材料費の節減も図ることができる。
ン基板との短ＩＩＩＩを防止することができ、これによ
り半導体装置の信頼性、歩留シの向上を図ることができ
る。また、材料費の節減も図ることができる。
【図面の簡単な説明】
第１図は従来の半導体装置におけるＡｕ−８ｎ共晶の移
動を説明するために用いたボンディング部の側面図、第
２図（ａ）は本発明に係る半導体装置のインナーリード
の一実施例を示す平面図、第２図（呻は第２図（ａ）の
側面図、第３図は本発明に糸る半導体装置のインナーリ
ードの形成方法の一例を説明するために用いたフィルム
キャリアの平面図、第４図は本発明に係る半導体装置の
インナーリードと芙出醒極とのボンディング断面図であ
る。 １・・・シリコン基板、２・・・突出−極、３・・・全
面出メッキされたインナーリード、４・・・Ａｕ −Ｓ
ｎ共晶、５・・・インナーリード本体（Ｃｕ）、６・・
・Ｓｎメッキがされた接合部、７・・・フィルムキャリ
ア、８・・・スプロケットホール、９・・・Ｃｕ箔、
１０・・・Ｃｕ？ｉ上のＳｎ膜、ｌｌ・・・インナーリ
ード、 １２・・・開口部。
動を説明するために用いたボンディング部の側面図、第
２図（ａ）は本発明に係る半導体装置のインナーリード
の一実施例を示す平面図、第２図（呻は第２図（ａ）の
側面図、第３図は本発明に糸る半導体装置のインナーリ
ードの形成方法の一例を説明するために用いたフィルム
キャリアの平面図、第４図は本発明に係る半導体装置の
インナーリードと芙出醒極とのボンディング断面図であ
る。 １・・・シリコン基板、２・・・突出−極、３・・・全
面出メッキされたインナーリード、４・・・Ａｕ −Ｓ
ｎ共晶、５・・・インナーリード本体（Ｃｕ）、６・・
・Ｓｎメッキがされた接合部、７・・・フィルムキャリ
ア、８・・・スプロケットホール、９・・・Ｃｕ箔、
１０・・・Ｃｕ？ｉ上のＳｎ膜、ｌｌ・・・インナーリ
ード、 １２・・・開口部。
Claims (2)
- （１） 外部取シ出し用突出電極と外部引き出し用リ
ードとの接合を該突出電極およびリード間に共晶を形成
することによシ行なう半導体装置において、前記リード
の接合部のみに共晶に必要な金ｌＩ４を複機することを
特徴とする半導体装置。 - （２） 前記突出電極およびリード間に形成される共
晶は、Ａｕ−８ｎ共晶である特許請求の範囲第（１）項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115248A JPS596570A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115248A JPS596570A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596570A true JPS596570A (ja) | 1984-01-13 |
Family
ID=14657994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115248A Pending JPS596570A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596570A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163676A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
| JPS5645044A (en) * | 1979-09-19 | 1981-04-24 | Matsushita Electric Ind Co Ltd | Forming method for electrode lead |
-
1982
- 1982-07-02 JP JP57115248A patent/JPS596570A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163676A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
| JPS5645044A (en) * | 1979-09-19 | 1981-04-24 | Matsushita Electric Ind Co Ltd | Forming method for electrode lead |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP3003624B2 (ja) | 半導体装置 | |
| JPS596570A (ja) | 半導体装置 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPH0426149A (ja) | リードフレームおよびリードフレームと半導体素子の接続方法 | |
| JPS62234352A (ja) | ハンダバンプ電極の形成方法 | |
| JPH10294394A (ja) | 半導体パッケージ及びその製法 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS62196840A (ja) | 半導体装置及びその製造方法 | |
| JPH0311646A (ja) | フィルムキャリア | |
| JP2643141B2 (ja) | 転写用バンプの製造方法 | |
| JPS62249435A (ja) | 半導体装置 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPH0287538A (ja) | テープキャリアモジュール | |
| JPS5943734Y2 (ja) | 半導体装置 | |
| JPH0837188A (ja) | 接合電極およびその形成方法 | |
| JPS62299041A (ja) | 半導体装置の製造方法 | |
| JPH10223682A (ja) | 半導体装置及びその製造方法 | |
| JPH0311741A (ja) | 半導体装置の製造方法 | |
| JPH10242220A (ja) | 半導体装置 | |
| JPS63312647A (ja) | 半導体装置 | |
| JPH03191527A (ja) | 半導体素子の電極構造 | |
| JPH04276638A (ja) | 半導体装置及びその製造方法 |