JPH0426149A - リードフレームおよびリードフレームと半導体素子の接続方法 - Google Patents

リードフレームおよびリードフレームと半導体素子の接続方法

Info

Publication number
JPH0426149A
JPH0426149A JP2131864A JP13186490A JPH0426149A JP H0426149 A JPH0426149 A JP H0426149A JP 2131864 A JP2131864 A JP 2131864A JP 13186490 A JP13186490 A JP 13186490A JP H0426149 A JPH0426149 A JP H0426149A
Authority
JP
Japan
Prior art keywords
lead frame
hole
bonding
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2131864A
Other languages
English (en)
Inventor
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2131864A priority Critical patent/JPH0426149A/ja
Publication of JPH0426149A publication Critical patent/JPH0426149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣ，ＬＳＩ″等の半導体素子の実装に用い
られるリードフレームおよびリードフレームと半導体素
子の接続方法に関するものである。
〔従来の技術〕
従来のリードフレームのインナーリード１５の表面は、
第５図に示す様に、平坦なものであった。
また、リードフレームと半導体素子５との接続方法は、
キャピラリー１０から供給されるボンデングワイヤーを
トーチ】１により加熱、溶融し、ポール１２を作成しく
第５図（ａ）参照）、半導体素子５上の電極４にポール
１２を接触させ、第１ボンデイング（ポールボンディン
グ）を行い（第５図（′ｂ）参照）、ボンディングワイ
ヤ１３を引きのばし、リードフレームに第２ボンデイン
グ（ウェッジボンディング）を行い（第５図（Ｃ）参照
）、ボンディングワイヤ１３を切断する（第５図（ｄ）
参照）所謂ワイヤーボンディング法により行なわれてい
た。
〔発明が解決しようとする課題〕
上記したような、従来のリードフレームでは、インナー
リードとボンディングワイヤーが面で接合しているため
に、剥離等の不良が発生しゃす（１という課題があった
。また、従来の接続方法では、接続に２回のボンディン
グが必要となるため、ボンディング時間が長く、また不
良率も多いという問題、さらに、主に金からなるボンデ
ィングワイヤ材の消費量が多いため、コスト高であると
ｐｚう課題があった。
〔課題を解決するための手段］ すなわち、本発明は、上記の欠点を改良すべく、リード
フレームのインナーリードの先端部に、エツチング法等
により設けられた貫通穴を有することを特徴とするリー
ドフレームである。
また、リードフレームと、半導体素子の接続方法は、イ
ンナーリードの貫通穴と、半導体素子上の電極との位置
合わせを行い、前記貫通穴を貫通して半導体素子上の電
極とボンディングを行うことによりなされる。
〔作用〕 本発明のリードフレームおよびリードフレームと半導体
素子との接続方法は、リードフレームのインナーリード
の貫通穴を貫通する１度のボンディングで行なわれる。
よって、インナーリードとボンディング材との接続面積
が、従来の平坦なインナーリードとボンディングワイヤ
ーとの接続よりも大きいので、接合力が増大する。
なお、貫通穴をエツチング法により設ければ、サイドエ
ッチの影響で、貫通穴の断面中央部に微小なくびれが形
成されるので、アンカー効果による機械的強度も加わり
、より好ましい。
〔実施例〕
第１図〜第４図を用いて、本発明のリードフレームおよ
び半導体素子との接続方法の一実施例を示す。
第２図（ａ）に示す様に、厚さ１００μｍのＦｅ−Ｎｉ
合金からなるリードフレーム素材６両面に、フ第１・レ
ジスト７を塗布後、露光、現像を行い、リードフレーム
の形状と貫通穴となる部分８の形状を露出したフォトレ
ジスト７を形成した。次に塩化第二鉄溶液（液温４０°
Ｃ１６６５ｇ／／ｌりで工・ンチングをおこなった（第
２図℃）参照）、さらに、フォトレジスト７を剥離しく
第１図、第２図（Ｃ）参照）、電気めっき法により、貫
通穴２周辺にめつき９を施した（第２図（ｄｌ参照）。
なお、本実施例では、貫通穴をエツチング法により設け
たので、その断面中央部（図示せず）には、サイドエッ
チの影響による微小なくびれが生していた。
第３図（ａ）〜（ｄ）に、本発明のリードフレームと半
導体素子との接続方法の実施例を示す。
リードフレームのインナーリード１の貫通穴２と半導体
素子５上のＡｌ材からなる電極４との位置合わせを行い
、半導体素子５を２５０〜３５０°Ｃに加熱すると同時
に、キャピラリーｌＯから供給されるボンデングワイヤ
ーをトーチ１１により加熱溶融し、ボール１２を作成し
た（第３図（ａ）参照）。
ボンディング温度（キャピラリ温度）常温、ボンディン
グ荷重５０〜７０ｇの条件で、貫通穴２を貫通して、半
導体素子５上の電極４にボンディングを行い（第３図［
有］）参照）、キャピラリー１０を上げ（第３図（Ｃ）
参照）、トーチ１１によりボンディングワイヤー１４を
切断する（第３図（ｄ）参照）ことにより接続体３を形
成し、リードフレームと半導体素子との接続が完了した
（第４図参照）。
〔発明の効果〕
本発明のリードフレームは、インナーリードと半導体素
子の接合力が大きいため、剥離等のボンディング不良の
心配の少ない、信転性の高いものである。
また、本発明の接続方法では、１度のボンディングで接
続が完了するので、従来の方法より、ボンディング時間
が短縮される。さらに、ボンディングワイヤー材の使用
量が少ないので、大幅なコス１−の低減が可能となる。
【図面の簡単な説明】 第１図は、本発明のリードフレームの平面図、第２図（
ａ）〜（ｄ）は、本発明のリードフレームの製造例を工
程順に示す断面図、第３図（ａ）〜（ｄ）は、本発明の
リードフレームと半導体素子との接続方法を工程順に示
す説明図、第４図は、本発明のリードフレームの接続後
の状態を示す平面図、第５図（ａ）〜（ｄ）は、従来の
リードフレームと半導体素子との接続方法を工程順に示
す説明図である。 １・・・リードフレームのインナーリード２・・・貫通
穴 ３・・・接続体 ４・・・電極 ５・・・半導体素子 ６・・・リードフレーム素材 ７・・・フォトレジスト ８・・・貫通穴となる部分 ９・・・めっき ｌＯ・・・キャピラリー １１・・・トーチ Ｉ２・・・ボール 】３・・・ボンディングワイヤ １４・・・ポンディングワイヤ １５・・・リードフレームのインナーリード第 図 第 図 ｆｃ） Ｈ）１ 免 図

Claims (3)

    【特許請求の範囲】
  1. （１）リードフレームのインナーリードの先端部に、貫
    通穴を有することを特徴とするリードフレーム。
  2. （２）貫通穴がエッチング法により形成されたことを特
    徴とする請求項（１）に記載のリードフレーム。
  3. （３）リードフレームのインナーリードの先端部に、貫
    通穴を有するリードフレームと、半導体素子の接続方法
    であって、 インナーリードの貫通穴と、半導体素子上の電極との位
    置合わせを行い、前記貫通穴を貫通して半導体素子上の
    電極とボンディングを行うことを特徴とするリードフレ
    ームと半導体素子の接続方法。
JP2131864A 1990-05-22 1990-05-22 リードフレームおよびリードフレームと半導体素子の接続方法 Pending JPH0426149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2131864A JPH0426149A (ja) 1990-05-22 1990-05-22 リードフレームおよびリードフレームと半導体素子の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131864A JPH0426149A (ja) 1990-05-22 1990-05-22 リードフレームおよびリードフレームと半導体素子の接続方法

Publications (1)

Publication Number Publication Date
JPH0426149A true JPH0426149A (ja) 1992-01-29

Family

ID=15067914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131864A Pending JPH0426149A (ja) 1990-05-22 1990-05-22 リードフレームおよびリードフレームと半導体素子の接続方法

Country Status (1)

Country Link
JP (1) JPH0426149A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323528A (ja) * 1999-05-14 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002067072A (ja) * 2000-06-16 2002-03-05 Apic Yamada Corp ランナー突き貫通穴を有するリードフレーム
JP2010267667A (ja) * 2009-05-12 2010-11-25 Jtekt Corp 配線接続構造
US20210194220A1 (en) * 2019-12-23 2021-06-24 Diamond Electric Mfg. Co., Ltd. Igniter
EP4080563A1 (de) * 2021-04-22 2022-10-26 Siemens Aktiengesellschaft Auf einen schaltungsträger aufbringbares schaltungselement, elektrischer verbinder sowie verfahren zum herstellen einer elektrischen verbindung
JP2023538874A (ja) * 2020-08-11 2023-09-12 インフラソリッド ゲー・エム・ベー・ハー 半導体技術およびマイクロシステム技術用の耐熱金属製の熱放射源のグローワイヤの機械的な接触接続および電気的な接触接続のための装置および方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323528A (ja) * 1999-05-14 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002067072A (ja) * 2000-06-16 2002-03-05 Apic Yamada Corp ランナー突き貫通穴を有するリードフレーム
JP2010267667A (ja) * 2009-05-12 2010-11-25 Jtekt Corp 配線接続構造
US20210194220A1 (en) * 2019-12-23 2021-06-24 Diamond Electric Mfg. Co., Ltd. Igniter
US12155180B2 (en) * 2019-12-23 2024-11-26 Diamond & Zebra Electric Mfg. Co., Ltd. Igniter
JP2023538874A (ja) * 2020-08-11 2023-09-12 インフラソリッド ゲー・エム・ベー・ハー 半導体技術およびマイクロシステム技術用の耐熱金属製の熱放射源のグローワイヤの機械的な接触接続および電気的な接触接続のための装置および方法
EP4080563A1 (de) * 2021-04-22 2022-10-26 Siemens Aktiengesellschaft Auf einen schaltungsträger aufbringbares schaltungselement, elektrischer verbinder sowie verfahren zum herstellen einer elektrischen verbindung

Similar Documents

Publication Publication Date Title
JPH0426149A (ja) リードフレームおよびリードフレームと半導体素子の接続方法
KR100534219B1 (ko) 반도체 장치 및 그 제조 방법
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS61241953A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2780375B2 (ja) Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート
JP2780376B2 (ja) バンプ付きｔａｂテープの製造方法
JPH10223682A (ja) 半導体装置及びその製造方法
JP2848373B2 (ja) 半導体装置
JPS62299041A (ja) 半導体装置の製造方法
JPS58161352A (ja) 半導体装置
JP3116395B2 (ja) バンプ付金属リード及びその製造方法
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JPS5844597Y2 (ja) Ｉｃパツケ−ジ用リ−ド構造
JPH0290662A (ja) リードフレームのインナーリード
JPS6418245A (en) Ceramic substrate having metal pin and its manufacture
JPS58175838A (ja) 半導体装置の製造方法
JPS62166548A (ja) 半田バンプ形成方法
JPS61287138A (ja) 半導体装置
JPS596570A (ja) 半導体装置
JPH0465158A (ja) 半導体装置の製造方法
JPS60144943A (ja) 半導体装置の製造方法
JPS61287136A (ja) 半導体装置
JPH04199739A (ja) 半導体装置用リードフレーム
JPH08288419A (ja) 半導体装置およびその実装方法
JPS6410936B2 (ja)