JPS5966219A - Voltage-frequency converter - Google Patents
Voltage-frequency converterInfo
- Publication number
- JPS5966219A JPS5966219A JP17637082A JP17637082A JPS5966219A JP S5966219 A JPS5966219 A JP S5966219A JP 17637082 A JP17637082 A JP 17637082A JP 17637082 A JP17637082 A JP 17637082A JP S5966219 A JPS5966219 A JP S5966219A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- constant current
- circuit
- resistor
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000007599 discharging Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 241000208125 Nicotiana Species 0.000 description 1
- 235000002637 Nicotiana tabacum Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
この発明は、簡易な構成でＩＣ化しても広面積を必要と
せず低価格なＶ−Ｆコンバータに関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a V-F converter that has a simple configuration, does not require a large area, and is inexpensive even when integrated into an IC.
（背景技術）
第１図は従来のＶ−Ｆ：、１ンバータの一例である（ト
ランジスタ技術、１９８１．８月号、Ｉ）２７３）。同
図に示すＶ−Ｆコンバータは精度が高く、電源や温度の
変動に対して安定な回路であるが、オペアンプやタイマ
回路、トランジスタ、その他の素子を必要とし、ＩＣ化
が困難である。また、ＩＣ化されｒ、：、 Ｖ −Ｆ’
コンバータも提供されているが、回路構成は第１図に示
す回路構成よりも複雑である。(Background Art) FIG. 1 shows an example of a conventional V-F:1 inverter (Transistor Technology, August 1981 issue, I) 273). The V-F converter shown in the figure is a highly accurate circuit that is stable against fluctuations in power supply and temperature, but it requires an operational amplifier, a timer circuit, transistors, and other elements, making it difficult to integrate into an IC. Moreover, it is converted into an IC r, :, V −F'
Converters have also been provided, but the circuitry is more complex than that shown in FIG.
一方、ｆ、ｔ１度はあまり必要としないが、より簡易な
回路でＩＣ化されたものより小さな面積で構成できる低
価格な■−Ｆコンバータが要求されていた。On the other hand, there has been a demand for a low-cost ■-F converter that does not require much f and t1 degrees, but can be configured with a simpler circuit and a smaller area than an IC-based converter.
（発明の目的）
この発明は、入力電圧に比例した電流を流す定電流回路
をＭＯＳトランジスタと抵抗で構成した簡便な手段でＶ
−Ｆコンバータを構成することを特徴とし、その目的は
ＩＣ化可能な低価格Ｖ−Ｆコンバータを提供することに
ある。より具体的処は一マイクロコ、ンピュータのよう
なＬＳＩの一部□分として内蔵する。 Ｖ 、、１．、
Ｆコンバータを小さ（よ専、有面積で実現□するこμ
にある。 □ □１・−、□（発明の構成及び
作用つ
以下、この発明を図面−基、づ、？・て説明１“る。(Object of the Invention) The present invention provides a simple means in which a constant current circuit that flows a current proportional to the input voltage is constructed of a MOS transistor and a resistor.
-F converter, and its purpose is to provide a low-cost V-F converter that can be integrated into an IC. More specifically, it is built in as a part of an LSI such as a microcomputer or computer. V,,1. ,
It is possible to realize a small F converter in a small area.
It is in. □ □1.
第２図はこの発明の第１の実施例であって、１は電圧入
力端子で、ＰチャネルトランジスタＰのゲートに接続さ
れている。Ｐチャネルトランジスタのソースは、抵抗Ｒ
，を介してシュミットトリガインバータＳの出力及びイ
ンバータＩの入力に接続されている。Ｐチャネル・トラ
ンジスタのドレインは、コンデンサＣと抵抗Ｒ２とシュ
ミットトリガインバータＳの入力に接続されている。コ
ンデンサＣの他方の端子はアースに、抵抗Ｊ（２の他方
の端子はＮチャネルトランジスタＮのドレインに、各々
接続されている。インバータ■の出力はＮチャネルトラ
ンジスタのドレインに、Ｎチャネルトランジスタのソー
スはアースに、各々接続されている。FIG. 2 shows a first embodiment of the present invention, in which 1 is a voltage input terminal connected to the gate of a P-channel transistor P. The source of the P-channel transistor is connected to the resistor R
, to the output of the Schmitt trigger inverter S and the input of the inverter I. The drain of the P-channel transistor is connected to a capacitor C, a resistor R2, and an input of a Schmitt trigger inverter S. The other terminal of the capacitor C is connected to ground, and the other terminal of the resistor J (2) is connected to the drain of the N-channel transistor N.The output of the inverter are each connected to ground.
第３図は第１図の回路の動作を説明するための・タイム
チャートであり、同図（ａｌは第１図の参照番号′：？
点１おり信号波形・（″）は参照番号３′：′点にお０
゛る信号波形を示している。FIG. 3 is a time chart for explaining the operation of the circuit shown in FIG. 1.
Signal waveform at point 1・(″) is reference number 3′: 0 at point ′
This shows the signal waveform.
′重下、第２図の回路動作について第３図を−、いて説
明する。抵抗Ｒ２及びＰチャネルトランジスタから成る
回路は、シーミツトトリガインバータＳの出力が５Ｖの
時に動作し、抵抗■（、による負帰還のため入力電圧に
比例した電流が流れる定電流回路を構成する。従って、
コンデンサＣを定電流で充電するため、シュミットトリ
ガインバータＳの入力波形は第３図（ａ）に示すように
、直線的に上昇する。Ｔ１はこの期間を示す。この電圧
がシュミツｊ−トリガインバータＳのスレッショルド電
圧Ｖ籟に達すると、シュミットトリガインバータＳの出
力が反転し、第３図（］〕）のようにＯｖとなるので、
Ｐチャネルトランジスタの動作は停止し、インバータエ
の出力が５ＶとなってＮチャネルトランジスタがオンに
なり、抵抗Ｒ２及びコンデンサＣの時定数でコンデンサ
Ｃの電荷が放電する。Ｔ２ばこの期間を示す。シュミッ
トトリガインバータＳの入力電圧がスレッショルド電圧
ｖ、Ｌに達すると、再びシュミットトリガインバータＳ
の出力が反転して５ｖとなるので、Ｎチャネルトラレジ
スタがオフ、Ｐチャネルトランジスタが動作状態となっ
てコンデンサＣの充電を再開する。以後、同様な繰り返
しとなる。Ｔ１の期間、入力電圧に比例した電流でコン
デンサＣを充電し、Ｔ２が一定なので、発振周波数Ｆは
入力電圧に比例する。すなわち、第２図の構成で、Ｖ−
Ｆ変換が可能である。The operation of the circuit shown in FIG. 2 will now be explained with reference to FIG. 3. The circuit consisting of the resistor R2 and the P-channel transistor operates when the output of the seamit trigger inverter S is 5V, and constitutes a constant current circuit in which a current proportional to the input voltage flows due to negative feedback by the resistor (). ,
Since the capacitor C is charged with a constant current, the input waveform of the Schmitt trigger inverter S rises linearly as shown in FIG. 3(a). T1 indicates this period. When this voltage reaches the threshold voltage V of the Schmitts j-trigger inverter S, the output of the Schmitts trigger inverter S is inverted and becomes Ov as shown in Figure 3 (]).
The operation of the P-channel transistor is stopped, the output of the inverter becomes 5V, the N-channel transistor is turned on, and the charge in the capacitor C is discharged by the time constant of the resistor R2 and the capacitor C. It shows the period of T2 tobacco. When the input voltage of the Schmitt trigger inverter S reaches the threshold voltage v, L, the Schmitt trigger inverter S
Since the output of is inverted and becomes 5V, the N-channel transistor is turned off, the P-channel transistor is activated, and charging of the capacitor C is restarted. After that, the same process will be repeated. During the period T1, the capacitor C is charged with a current proportional to the input voltage, and since T2 is constant, the oscillation frequency F is proportional to the input voltage. That is, with the configuration shown in FIG.
F conversion is possible.
第４図は、この発明の第２の実施例であって、第２図の
回路においてＰチャネルトラレジスタのドレインとコン
デンサＣとの間にＮチャネルトランジスタ４を追加し、
電流のオン・オフ制御を行なうもので、定電流回路の電
源電圧を安定化電源（ＶＲ，Ｆ）に接続して、発振周波
数の安定化を図る場合の回路である。FIG. 4 shows a second embodiment of the invention, in which an N-channel transistor 4 is added between the drain of the P-channel resistor and the capacitor C in the circuit of FIG.
This circuit performs on/off control of current, and is used when the power supply voltage of a constant current circuit is connected to a stabilized power supply (VR, F) to stabilize the oscillation frequency.
第５図はこの発明の第３の実施例であって、パルス発振
器への応用例であり、Ｐチャネルトラレジスタ５を追加
してＰチャネルトランジスタＰのバイアスを固定化した
ものである。抵抗Ｒ，は周波数の微調整に用いる。FIG. 5 shows a third embodiment of the present invention, which is an example of application to a pulse oscillator, in which a P-channel transistor P is added to fix the bias of the P-channel transistor P. The resistor R is used for fine adjustment of the frequency.
なお、上記実施例ではＰチャネルトランジスタによる定
電流回路を用いて説明したが、Ｎチャネルトランジスタ
によっても同じ構成可能であり、更に、Ｐ 、 Ｎ′両
）ランジスタによってコンデンサの充放電２定電流で行
なうことも可能である。また、バイポーラトランジスタ
によっても同様な機能を実現できることは言うまでもな
い。Although the above embodiment has been explained using a constant current circuit using a P-channel transistor, the same configuration can also be made using an N-channel transistor. It is also possible. It goes without saying that similar functions can also be achieved using bipolar transistors.
（発明の効果）
以上説明したように、この発明によれば、以下の効果を
得ることができる。(Effects of the Invention) As explained above, according to the present invention, the following effects can be obtained.
（ａ） 構成が非常に単純であり、ＩＣ化してイ）大
きな面積を必要とせず、低価格である（このような回路
は、本来積分速度を問題としないような用途に適し′Ｃ
いする）。(a) It has a very simple configuration and is integrated into an IC. (a) It does not require a large area and is inexpensive (such a circuit is originally suitable for applications where integration speed is not an issue).
).
（ｂ）動作原理上、コンデンサの電圧波形が電源電圧板
ヒあるいは０■以下になることがないので、ラッチｒツ
ブや誤動作を起すことがない。(b) Due to the principle of operation, the voltage waveform of the capacitor never becomes lower than the power supply voltage plateau or 0. Therefore, there is no possibility of latch r-bulk or malfunction.
（ｃｌ 定電流で充電するので、単純なＣＢの充放電
に比較して１（、Ｃの値を小さくできる。(cl) Since charging is performed with a constant current, the value of C can be made smaller compared to simple CB charging and discharging.
（ｄ）更に、第５図に示したように、Ｐチャネルトラン
ジスタを適当にバイアスすることにより、数１０１（Ω
の抵抗でＩＣ化困難な数ＭΩに相当する電流を設定する
ことができ、抵抗の占める面積を減少することができる
。(d) Furthermore, as shown in FIG. 5, by appropriately biasing the P-channel transistor,
A current corresponding to several MΩ, which is difficult to implement in an IC, can be set with a resistor of 1, and the area occupied by the resistor can be reduced.
第１図は従来のＶ−Ｆコンバータの回路図、第２図はこ
の発明によるＶ−士゛コンバータの第１実施例の回路図
、第３図は第２図の回路の動作を説明するためのタイミ
ング図、第４図はこの発明の第２笑施例の回路図、及び
第５図はこの発明の第３実施例の回路図である。
Ｐ・・・・・・・・・ＰチャネルトランジスタＮ・・・
・・・・・・ＮチャネルトランジスタＳ・・・・・・・
・・シュミットトリガインバータ■・・・・・・・・・
インバータ
１’Ｌ、 、 Ｒ２，几、・・・・・・抵抗Ｃ・・・・
・・・・・コンデンサ
第１図Fig. 1 is a circuit diagram of a conventional V-F converter, Fig. 2 is a circuit diagram of a first embodiment of a V-F converter according to the present invention, and Fig. 3 is for explaining the operation of the circuit shown in Fig. 2. FIG. 4 is a circuit diagram of a second embodiment of the invention, and FIG. 5 is a circuit diagram of a third embodiment of the invention. P...P channel transistor N...
...N-channel transistor S...
・・Schmitt trigger inverter■・・・・・・・・・
Inverter 1'L, , R2, 几... Resistor C...
...Capacitor diagram 1
Claims (1)
接続され該コンデンサを充電するために定電流で入力電
圧に比例した電流を流す定電流回路と、該定電流回路と
前記コンデンサの接続点に一端が接続され前記コンデン
サの充放電を制御するための手段と、該接続点に入力端
が接続され出力端は前記定電流回路と前記コンデンサの
充放電を制御するための手段の各々の他端に接続され、
前記定電流回路と前記コンデンサの充放電を制御するた
めの手段のオン・オフを制御するためのシュミットトリ
ガインバータとを有し、該シュミットトリガインバータ
の出力端から供給される出力信号の発振周波数は前記定
電痺回路に供給される入力電圧に比例することを特徴と
するＶＬＦコンバータ。A capacitor whose one end is grounded, a constant current circuit connected to the other end of the capacitor and which flows a constant current proportional to the input voltage in order to charge the capacitor, and a connection point between the constant current circuit and the capacitor. one end is connected to a means for controlling charging and discharging of the capacitor, and an input end is connected to the connection point and an output end is the other end of each of the constant current circuit and the means for controlling charging and discharging of the capacitor. connected to,
It has the constant current circuit and a Schmitt trigger inverter for controlling on/off of the means for controlling charging and discharging of the capacitor, and the oscillation frequency of the output signal supplied from the output terminal of the Schmitt trigger inverter is A VLF converter characterized in that it is proportional to the input voltage supplied to the constant electrostatic circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17637082A JPS5966219A (en) | 1982-10-08 | 1982-10-08 | Voltage-frequency converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17637082A JPS5966219A (en) | 1982-10-08 | 1982-10-08 | Voltage-frequency converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966219A true JPS5966219A (en) | 1984-04-14 |
Family
ID=16012430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17637082A Pending JPS5966219A (en) | 1982-10-08 | 1982-10-08 | Voltage-frequency converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966219A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097159A (en) * | 1988-02-22 | 1992-03-17 | Fujitsu Limited | Delay circuit for delaying an output signal relative to an input signal for a specified time interval |
| CN113097984A (en) * | 2021-04-29 | 2021-07-09 | 珠海格力电器股份有限公司 | Energy storage discharge circuit, variable frequency drive circuit, variable frequency motor and electric equipment |
-
1982
- 1982-10-08 JP JP17637082A patent/JPS5966219A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097159A (en) * | 1988-02-22 | 1992-03-17 | Fujitsu Limited | Delay circuit for delaying an output signal relative to an input signal for a specified time interval |
| CN113097984A (en) * | 2021-04-29 | 2021-07-09 | 珠海格力电器股份有限公司 | Energy storage discharge circuit, variable frequency drive circuit, variable frequency motor and electric equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102452B1 (en) | Temperature-compensated RC oscillator | |
| EP0658974B1 (en) | Oscillator circuit having a CMOS inverter and resonant element | |
| KR930001402B1 (en) | Oscillation Circuit | |
| US4513258A (en) | Single input oscillator circuit | |
| CN117477910A (en) | Load current detection circuit of power tube | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| JPH08213886A (en) | Delay circuit | |
| JPS5966219A (en) | Voltage-frequency converter | |
| JP3963421B2 (en) | Controlled oscillation system and method | |
| JPH0258806B2 (en) | ||
| JPH0869334A (en) | Current source circuit | |
| JPH08195659A (en) | Pulse width modulator and pulse width modulation type switching power source | |
| JPS6234281B2 (en) | ||
| JPS59175218A (en) | CMOS inverter | |
| CN209283188U (en) | A kind of built-in oscillator compensated | |
| JPS59110209A (en) | Complementary mos semiconductor integrated circuit | |
| JP3671773B2 (en) | Oscillator circuit | |
| JPS607854B2 (en) | Monostable multivibrator circuit | |
| JP2607304B2 (en) | Semiconductor integrated circuit device | |
| CN109951155A (en) | An oscillator with built-in compensation | |
| JPS6243367B2 (en) | ||
| JPH048668Y2 (en) | ||
| JPH09121142A (en) | Oscillation circuit | |
| JPH02224518A (en) | Cr oscillation circuit | |
| JPH0418255Y2 (en) |