JPS5966220A - Ａ／ｄ変換ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電圧、電流、抵抗というアナ・グ量デジタル
マルチメーター（以下ＤＭＭ”と称する）Ｋ使用するＡ
／Ｄ変抑ＬＳＩＫ関する。

従朶のＤ　Ｍ　Ｍけ、電圧、電流、抵抗の測定という機
能を有しているが、近年アナログマルチメーターとの・
競争から付加機能のアップが要求され、またコストダウ
ンの要求も強くなっている６特にＤＭＭｔｆ、アナログ
マルチメーターに比較して、消費電力が大きいため、電
源電圧低下を警告する機能は必要不可欠になっており、
９在はとんどのＤＭＭＫは：電源電圧低下検出回路が設
けられている。一方、ＤＭＭの抵抗測定轡能の中の１つ
に１時導通検出機能がある。本機能は被測定抵抗が一定
の値以下の時す、瞬時ＩＣブザー又は表示によりて測蓚
者１知らせる機−である。しかし、９在え、１カ、−、
ＣいＸ　Ｄ’　Ｍ□。４７つゆ、ゆ１．］　。３〜０．
５秒以上あるため、　’Ａ／Ｄ変換の結果によって導通
の有無を検出すると、時間がかかりすぎるため、瞬時導
通検出回路としては使えない。そのため通常は、独立に
瞬時導通検出回路を設けている。

第１図は、従来の電源電圧低下検出回路である。

１けオペアンプ（演算増１〕器）、２け基準電圧ｖ８３
は電源電圧ＶＤｎ、４．５．１６は抵抗である。ここで
、オペアンプの■端子には、ｖｓが抵抗６を介して寿え
られしる。この時Ｖ・・３の電圧ｔ・低く□ｔ（す、従
って抵抗４．Ｈ５′、により分割でれた電圧、Ｖｓ’　
、。

が■８より低くなると、オペアンプ１の出力ｌｄ　Ｖｌ
）Ｄ側に跳び、以前と反対になる。この゛雷、圧を受け
て表示デコーダー７は点灯信号を出し表示体８に電源電
圧低下を警告するマーク９を点灯させる。１゜は電位の
基準レベルである。

第２図は、従来の瞬時導通検出回路である。１１１２．
１３．’１４け、基準電圧、ｖｓ２の分割抵抗、１５は
端子、１６は被抵抗、１７．はオ大アンプである。

オペアンプ１７の■端子匹は抵抗１１．１２によって分
割された電圧Ｖ８“が与えられている□・′抵抗１３を
小ざく、抵抗′１４を大きくすると、オペアンプ１７の
Ｏ端子には、■８″より大きな電圧が与先もれ、オペア
ンプ１７の出力けＶＳＳ側にある。この時端子１５と基
準レベル１ｏとの間Ｋ、一定値以下の被抵抗Ｒｘ１６を
接続すると、オペアンプのＯ端子の電圧は基準レベルに
近づき、ｖｓ“より小さくなる。その時オペアンプ１７
の出力は、ＶＤＩ）側に跳び１表示デコーダー１８を通
して表示体８に導通マーク２０を点灯はせる。またこの
時、ＮＡ封ｄゲート？１を通して、ブザー２２を鳴らす
と□ ともできる。　。

以上のようｌｃＪこの２つの析卵は：Ｄ’　ｑ”ｌ’Ｈ
にとって必要不可欠の機能であるにもかかわらず、独立
の回路を使っているため、素子数も多く、又、ｂＳ工化
するに際しても、オペアンプは大きな面積を必すと、す
るため、コストダウンの、ネックになっていた。本発明
は、かかる欠点を除去したもので、その目的は、Ａ／Ｄ
変換ＬＳＩの素子をできるだけ少なくしてＬ　’ＳＩ化
を容易にし、低価格のＤＭＭを供給することにある。本
発明の仙の１・的は価格アップをしないで・、多機能の
Ｄ・−Ｍを籾供することにある。

υ下、実施例に基づいて、本発明の詳細な説明する。

第３図において、抵抗２６け電圧分割用で、第１図の５
、第２図の１４に相当する。２４はオペアンプで、第１
図の１、第２図の１７に相当する。

２７〜３０はスイッチで、タイミング信号によりＡ側又
はＢ側に入る。

が、Ａ側に入−たとする。この時、ｆ′ｉの回路は、雷
、原電圧低下検出回路として動作する。抵抗４と２３に
より分圧されてオペアンプ２４の０４ると、オペ゛アッ
プ２４の出カフＶｒｎ　＠ＩＩに跳び、表示デコーダ２
５、スイッチ２９をＢて表示体２６上にマーク９を点灯
濾せる。

次にスイッチ２７〜３０がＢ側に入ったとすると、この
時第３図の回路は、瞬時導通検出回路として動作する。

端子１５と基準レベル□のｌ’［ｃ被抵抗１６を接続し
た時、抵抗１３，１６．？ｖｃより分割されオペアンプ
２４のθ端子に寿え？れる電圧が、抵抗１１．１２によ
り分割されオペアンプ２４の■端子に与えられる電圧ｖ
Ｅｆ′よりｌト言ければ、オペアンプ２４の出力は、Ｖ
ｏｍｌｌｌｌへ跳ぶ。こ（２）時表示デコーダ２５、ス
イッチ２９を経て、表示体２６上にマーク２０を点灯き
せる６ζらＫＮＡＮＤゲート２１、スイッチ６０を経て
ブザー２２を鳴らすこともできる。

以上のように本発明だよれば、ｗ原電圧低下検出回路と
瞬時導通検出回路という、ＩＩ　Ｍ　Ｍ　Ｋとって必要
不可欠の２つの回路を１つのオペアンプと２つのタイミ
ング信号で容易に構成できる。特にオペアンプは％５つ
以十のトランジスターで構成はれるため、１つ減らすこ
とは、ＴＪＢｌ化にとりて、弁開に大きな効果となシス
ペースメリツ）、コストメリットは大きい。又第３図に
おいて抵抗１１．１３を共通する事も可能であり、又抵
抗１２゜２３を共通にすることも可能である。ζらに！
、戸１圧低丁検出回路の場合、乙のＶｌ）Ｔ）を、Ｌｏ
側の電源にしてもよい。その時はオペアンプの■端子と
Ｏ端子の働きを逆にすればよい。濾らにヌ、近年のＬＳ
Ｉ技術の進歩により、第３図の回路は、２２゜２６を除
いて全てＬＳＩに内蔵できることはいうまでもない。

本発明は％　Ａ／Ｄ変換ＬＳＩの集積度が増加していき
、何個かのオペアンプを内蔵するようになった場合、素
子数を減らすという観点から、その応用性は非常に広く
有効である。

【図面の簡単な説明】

第１図は、従来の電源電圧低下検出回路第２図は、従来
の瞬時導通検出回路 第３図は、本発明によ石電原電圧低下兼瞬時導辿検出回
路 １、１７．２４　　・・・・・・オペアンプ（演算増巾
器）２・・・・・・基準電圧 ３・・・・・・Ｈｉｇｈ、側１源Ｖｌ）Ｄ１５・・・・
・・端子 ７．１８．２’５　　・・・・・・表示デコーダー８．
２６・・・・・・表示体 ９・・・・・・電源電圧低下警告マーク２０・・・・・
・瞬時導通告知マーク ２１　・・・・・・ＮＡＮＤゲート ２２・・・・・・ブザー ２７、２８．２９．３０　　・・・・・・スイッチ以　
　上 出願人　塩尻工業株式会社 代理人　弁理士　最上　務

Claims (1)

1. 【特許請求の範囲】 ジタル量に変更するＡ／Ｄ　＃換ＬＥｊｌにおいて、電
   源電圧低下検出回路と瞬時導通検出回路を内蔵し□ ることを＠徴とするＡ／Ｄ変換ＬＳＩ。 ２）前Ｂｅオーアンプは、レイ８ング門号により電源電
   圧検出回路、瞬時導通検出回路′７１２つに使囮第１項
   記載のＡ／Ｄ変換ＬＳＩ。