JPS5967702A - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS5967702A JPS5967702A JP57178758A JP17875882A JPS5967702A JP S5967702 A JPS5967702 A JP S5967702A JP 57178758 A JP57178758 A JP 57178758A JP 17875882 A JP17875882 A JP 17875882A JP S5967702 A JPS5967702 A JP S5967702A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- muting
- resistor
- current
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、増幅器のミューティング回路に関するもので
ある。
ある。
第１図は、従来のミー−ティング回路の一例である。こ
のミューティング回路は、入力端子１゜出力端子５，１
Ｆｊ、源端子２．接地端子３および制御ズ１４子４を翁
シフ、入力端子ｌは信号源に、出方端子５は増幅器の入
力端子にそれぞれ接続される。制御端子４には抵抗１５
が接続され、抵抗１５の他端はコンテンツ”１６と抵抗
１３が接続され、コンテンザ１６の他端は接地端子３に
接続される。また、抵抗１３の他端はＮＰＮ トランジ
スタ８のペースと抵抗１４とに接続され、抵抗１４の他
端は接地端子３に接続される。ＮＰＮ ）ランジスタ８
のエミッタは接地端子３に接続され、そのコレクタは抵
抗１２を介してＰＮＰ トランジスタ６のベースと抵抗
１１に接続される。抵抗１１の他端とＰＮＰ ）ランジ
スタロのエミッタは電源端子２に接続される。一方、Ｐ
ＮＰ ）ランジスタ１６のコレクタは、抵抗１０を介
してＮＰＮ）う／シスタフのペースに接続され、そのＮ
ＰＮ トランジスタ７のエミッタは接地端子３に、その
コレクタはミーーテング回路の出力端子５と抵抗９を介
してミューティング回路の入力端子１とにそれぞれ接続
される。
のミューティング回路は、入力端子１゜出力端子５，１
Ｆｊ、源端子２．接地端子３および制御ズ１４子４を翁
シフ、入力端子ｌは信号源に、出方端子５は増幅器の入
力端子にそれぞれ接続される。制御端子４には抵抗１５
が接続され、抵抗１５の他端はコンテンツ”１６と抵抗
１３が接続され、コンテンザ１６の他端は接地端子３に
接続される。また、抵抗１３の他端はＮＰＮ トランジ
スタ８のペースと抵抗１４とに接続され、抵抗１４の他
端は接地端子３に接続される。ＮＰＮ ）ランジスタ８
のエミッタは接地端子３に接続され、そのコレクタは抵
抗１２を介してＰＮＰ トランジスタ６のベースと抵抗
１１に接続される。抵抗１１の他端とＰＮＰ ）ランジ
スタロのエミッタは電源端子２に接続される。一方、Ｐ
ＮＰ ）ランジスタ１６のコレクタは、抵抗１０を介
してＮＰＮ）う／シスタフのペースに接続され、そのＮ
ＰＮ トランジスタ７のエミッタは接地端子３に、その
コレクタはミーーテング回路の出力端子５と抵抗９を介
してミューティング回路の入力端子１とにそれぞれ接続
される。
第１図のミューデング回路の制御端子４にバイアスを与
え、ある適当な電流でＮＰＮ トランジスタ８が導通状
態になるように抵抗１３．１４を設定すると、ＮＰＮ
トランジスタ８が導通したとき、ＰＮＰ ）う／ジスタ
ロが導通する。これによりＮＰＮ トランジスタ７のベ
ースに充分電流が供給サレ、とのＮＰＮ トランジスタ
７は飽和状態となり、ミューティング回路の入力端子１
の入力信号は、抵抗９とＮＰＮ トランジスタ７のコレ
クタ飽和抵抗により分圧されてミューティング回路の出
力端子５から出力されることになる。したがって、ミュ
ーティング回路の出力端子５を増幅器の入力端子に接続
すると、増幅器の出力信号は入力信号が分圧された分だ
け減衰することになる。
え、ある適当な電流でＮＰＮ トランジスタ８が導通状
態になるように抵抗１３．１４を設定すると、ＮＰＮ
トランジスタ８が導通したとき、ＰＮＰ ）う／ジスタ
ロが導通する。これによりＮＰＮ トランジスタ７のベ
ースに充分電流が供給サレ、とのＮＰＮ トランジスタ
７は飽和状態となり、ミューティング回路の入力端子１
の入力信号は、抵抗９とＮＰＮ トランジスタ７のコレ
クタ飽和抵抗により分圧されてミューティング回路の出
力端子５から出力されることになる。したがって、ミュ
ーティング回路の出力端子５を増幅器の入力端子に接続
すると、増幅器の出力信号は入力信号が分圧された分だ
け減衰することになる。
この構成のミューティング回路を使用した場合、制御端
子４にバイアスを与えるとＮＰＮ）ランジスタ８がスイ
ッチ回路となり、また、ＰＮＰ トランジスタ６への電
流変換利得が裔いためにＮＰＮトランジスタ７がＮＰＮ
）ランジスタ８のスイッチ動作と同時に動作する。換
言すれば、抵抗１５゜コンデンサ１６によシミューティ
ング動作をおそくしようとするにもかかわらず動作速度
は未だはやい。このように、ミューティング回路の動作
速度がはやいために、つまυ、出力端子５の電位変動が
大きいために、せっかく入力信号を減衰させたにもかか
わらず、減衰させた回路から異常音を発生するという欠
点を有する。
子４にバイアスを与えるとＮＰＮ）ランジスタ８がスイ
ッチ回路となり、また、ＰＮＰ トランジスタ６への電
流変換利得が裔いためにＮＰＮトランジスタ７がＮＰＮ
）ランジスタ８のスイッチ動作と同時に動作する。換
言すれば、抵抗１５゜コンデンサ１６によシミューティ
ング動作をおそくしようとするにもかかわらず動作速度
は未だはやい。このように、ミューティング回路の動作
速度がはやいために、つまυ、出力端子５の電位変動が
大きいために、せっかく入力信号を減衰させたにもかか
わらず、減衰させた回路から異常音を発生するという欠
点を有する。
本発明の目的は、ミューティング回路動作時に増幅面か
ら発生される異常音を低減させることができる回路を提
供することにある。
ら発生される異常音を低減させることができる回路を提
供することにある。
本発明によるミューティング回路は、ミューティング用
トランジスタに電流を供給するバッファ回路を定電流で
駆動して電流変換利得を下げることを特徴とする。
トランジスタに電流を供給するバッファ回路を定電流で
駆動して電流変換利得を下げることを特徴とする。
次に、本発明の実施例を図面に示し、これを参照しなが
ら本発明について詳細に説明する。
ら本発明について詳細に説明する。
第２図に示す本発明の一実施例によるミューティング回
路は、入力端子１．出力端子５．電源端子２．接地端子
３および制御端子４を有し、ミューティング回路の入力
端子１は信号源に、出力端子５は増幅器の入力端子にそ
れぞれ接続される。
路は、入力端子１．出力端子５．電源端子２．接地端子
３および制御端子４を有し、ミューティング回路の入力
端子１は信号源に、出力端子５は増幅器の入力端子にそ
れぞれ接続される。
制御端子４には抵抗１５が接続され、抵抗１５の他端は
コンデンサ１６と抵抗１３が接続され、抵抗１３の他端
は抵抗１４を介し接地端子３へ、またコンデ／す１６の
他端も接地端子３へ接続される。抵抗１３．１４の交点
は、ＮＰＮ ）ランジスタ８のベースに接続され、その
エミッタは抵抗２２を介して接地端子３へ、コレクタは
ダイオード３゜のカソード側とＰＮＰ ）ランジスタロ
のベースにそれぞれ接続される。ダイオード３ｏのアノ
ード側は抵抗２１を介し、ＰＮＰトランジスタ６のエミ
ッタは抵抗２０を介しそれぞれ電源端子２へ接続され、
一方ＰＮＰ ）う／ジスタロのコどフタはＮＰＮ）ラシ
ジスタのベースに接続され、エミッタは接地端子３へ、
コレクタはミューティング回路の出力端子５と抵抗９を
介してミューティング回路の入力端子１とにそれぞれ接
続される。
コンデンサ１６と抵抗１３が接続され、抵抗１３の他端
は抵抗１４を介し接地端子３へ、またコンデ／す１６の
他端も接地端子３へ接続される。抵抗１３．１４の交点
は、ＮＰＮ ）ランジスタ８のベースに接続され、その
エミッタは抵抗２２を介して接地端子３へ、コレクタは
ダイオード３゜のカソード側とＰＮＰ ）ランジスタロ
のベースにそれぞれ接続される。ダイオード３ｏのアノ
ード側は抵抗２１を介し、ＰＮＰトランジスタ６のエミ
ッタは抵抗２０を介しそれぞれ電源端子２へ接続され、
一方ＰＮＰ ）う／ジスタロのコどフタはＮＰＮ）ラシ
ジスタのベースに接続され、エミッタは接地端子３へ、
コレクタはミューティング回路の出力端子５と抵抗９を
介してミューティング回路の入力端子１とにそれぞれ接
続される。
このミー−ティング回路は、簡単にいえは、ミューティ
ング用ＮＰＮトランジスタ７と、ＰＮＰトランジスタ６
、ダイオード３ｏおよび抵抗２０．２１で構成されるカ
レントミラー回路５ｏのバッファー回路と、バッファ回
路駆動用ＮＰＮト？ンジスタ８とで構成されている。
ング用ＮＰＮトランジスタ７と、ＰＮＰトランジスタ６
、ダイオード３ｏおよび抵抗２０．２１で構成されるカ
レントミラー回路５ｏのバッファー回路と、バッファ回
路駆動用ＮＰＮト？ンジスタ８とで構成されている。
今、制御端子４にバイアスを与え％ＮＰＮ）ランシスタ
８が導通状態になれば、カレントミラー回路５０が動作
し、ミューティング用ＮＰＮ）ランシスタフにベース電
流を供給してミューティング動作を行なう。このように
、動作原理は同じであるが、ＮＰＮ ）ランジスタ８の
スイッチ動作ヲＮＰＮ ）ランジスタ８のエミッタに抵
抗２２を入れることでトランジスタの利得を下げ、さら
にカレントミラー回路５ｏによる定電流駆動に変換する
ことによシ、動作速度を押え、がっミー−７４７７回路
の動作速度を抵抗１５、コ／デ：／＋ｊ１６の積分回路
で決まる時定数にょシゆるやかにして、ミューティング
回路が動作することにより発生する異常音のレベルを小
さくシ、かつ周波数成分を可聴帯域の低い方へもってい
くようにすることで異常音を低減できる。また、ＮＰＮ
トランジスタ７（７）ヘ−Ｘ＼の供給電流をカレントミ
ラー回路テ設定することによシ、必要な減衰量も得るこ
とができる。
８が導通状態になれば、カレントミラー回路５０が動作
し、ミューティング用ＮＰＮ）ランシスタフにベース電
流を供給してミューティング動作を行なう。このように
、動作原理は同じであるが、ＮＰＮ ）ランジスタ８の
スイッチ動作ヲＮＰＮ ）ランジスタ８のエミッタに抵
抗２２を入れることでトランジスタの利得を下げ、さら
にカレントミラー回路５ｏによる定電流駆動に変換する
ことによシ、動作速度を押え、がっミー−７４７７回路
の動作速度を抵抗１５、コ／デ：／＋ｊ１６の積分回路
で決まる時定数にょシゆるやかにして、ミューティング
回路が動作することにより発生する異常音のレベルを小
さくシ、かつ周波数成分を可聴帯域の低い方へもってい
くようにすることで異常音を低減できる。また、ＮＰＮ
トランジスタ７（７）ヘ−Ｘ＼の供給電流をカレントミ
ラー回路テ設定することによシ、必要な減衰量も得るこ
とができる。
以上のように、本発明によれは、定電流駆動のバッファ
ー回路を付加することにょシ、ミューティング回路動作
時の異常音のレベルを低減しかつ、周波数成分も低くで
きる。
ー回路を付加することにょシ、ミューティング回路動作
時の異常音のレベルを低減しかつ、周波数成分も低くで
きる。
尚、本発明は上記実施例に限定されず、トランジスタの
導電型を適宜変更することができ、さらに、抵抗、トラ
ンジスタを新たに付加してもよい。
導電型を適宜変更することができ、さらに、抵抗、トラ
ンジスタを新たに付加してもよい。
第１図は、従来のミューティング回路図である。
第２図は本発明の一実施例を示す回路図である。−１・
・・・・・入力端子、２・・・・・・電源端子、３・・
・・・・接地端子％ ４・・・・・・制御端子％ ５・
・・・・・出力端子、６，７，８・・・・・・トランジ
スタ、９，１０，１１，１２，１３，１４゜１５．２０
．２１・・・・・・抵抗。
・・・・・入力端子、２・・・・・・電源端子、３・・
・・・・接地端子％ ４・・・・・・制御端子％ ５・
・・・・・出力端子、６，７，８・・・・・・トランジ
スタ、９，１０，１１，１２，１３，１４゜１５．２０
．２１・・・・・・抵抗。
Claims (1)
- ミューティング用トランジスタを定電流で駆動してなる
ことを％徴とするミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178758A JPS5967702A (ja) | 1982-10-12 | 1982-10-12 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178758A JPS5967702A (ja) | 1982-10-12 | 1982-10-12 | ミユ−テイング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5967702A true JPS5967702A (ja) | 1984-04-17 |
Family
ID=16054082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57178758A Pending JPS5967702A (ja) | 1982-10-12 | 1982-10-12 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967702A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428552A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Muting circuit |
| JPS56123110A (en) * | 1980-03-05 | 1981-09-28 | Hitachi Ltd | Muting circuit |
-
1982
- 1982-10-12 JP JP57178758A patent/JPS5967702A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428552A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Muting circuit |
| JPS56123110A (en) * | 1980-03-05 | 1981-09-28 | Hitachi Ltd | Muting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| KR890013876A (ko) | Am-변조신호 선형 증폭 및 복조용 회로장치와 상기 장치용 집적회로 반도체 소자 | |
| GB1452564A (en) | Hearing aid control circuit | |
| KR970013821A (ko) | 고이득 증폭 회로(high-gain amplifier circuit) | |
| JPS5753113A (en) | Push-pull amplifier | |
| US4255716A (en) | Automatic gain control circuit | |
| JPS5545264A (en) | Switch circuit | |
| KR930007294B1 (ko) | 달링턴 트랜지스터 장치 | |
| EP0354513A3 (en) | Gain controlled amplifier circuit | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPS5642409A (en) | Output amplifying circuit | |
| JPH0321062Y2 (ja) | ||
| JP3148551B2 (ja) | オーディオ用増幅回路 | |
| JPS5941617Y2 (ja) | プツシユプルカスコ−ドエミツタフオロワ | |
| KR940001340Y1 (ko) | 오디오 신호의 볼륨 및 뮤우트 제어 회로 | |
| JPS6334341Y2 (ja) | ||
| JPS6240807A (ja) | ミユ−テイング回路 | |
| TW361009B (en) | Variable gain amplifier circuit | |
| JPS5579512A (en) | Muting circuit | |
| JPH0314814Y2 (ja) | ||
| JP2842483B2 (ja) | 高周波パルス電力増幅器 | |
| JPS6245723B2 (ja) | ||
| KR910006567Y1 (ko) | 프리앰프를 이용한 뮤트회로 | |
| JPS54121644A (en) | Output amplifier | |
| JPS5989016A (ja) | ミユ−テイング回路 |